JPH07142630A - Manufacture of ceramic board for semiconductor mounting - Google Patents
Manufacture of ceramic board for semiconductor mountingInfo
- Publication number
- JPH07142630A JPH07142630A JP28634593A JP28634593A JPH07142630A JP H07142630 A JPH07142630 A JP H07142630A JP 28634593 A JP28634593 A JP 28634593A JP 28634593 A JP28634593 A JP 28634593A JP H07142630 A JPH07142630 A JP H07142630A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- ceramic substrate
- pattern
- protrusion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体ベアチップをフ
ェースダウン方式により実装するための半導体実装用セ
ラミック基板の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor mounting ceramic substrate for mounting a semiconductor bare chip by a face-down method.
【０００２】[0002]
【従来の技術】従来の半導体実装用セラミック基板は、
その表面に複数個の半導体実装用の電極端子を有してい
る。図４は従来の半導体実装用セラミック基板の斜視図
を示しており、同図において、１０はセラミック基板、
１１はセラミック基板１０の上に形成された半導体実装
用の電極端子である。2. Description of the Related Art A conventional ceramic substrate for semiconductor mounting is
It has a plurality of electrode terminals for semiconductor mounting on its surface. FIG. 4 is a perspective view of a conventional ceramic substrate for mounting semiconductors, in which 10 is a ceramic substrate,
Reference numeral 11 denotes an electrode terminal for mounting a semiconductor, which is formed on the ceramic substrate 10.
【０００３】従来の半導体実装用セラミック基板におい
ては、半導体実装用の電極端子１１をセラミック基板１
０の上に導体ペーストをスクリーン印刷法により印刷し
た後、焼成することによって得られる。In the conventional ceramic substrate for semiconductor mounting, the electrode terminals 11 for semiconductor mounting are mounted on the ceramic substrate 1.
It is obtained by printing a conductor paste on the surface of No. 0 by a screen printing method and then firing it.
【０００４】こうして得られた半導体実装用の電極端子
１１を有するセラミック基板１０に、半導体ベアチップ
をフェースダウン方式により実装することによって回路
モジュールの小型化を実現する方法が半導体装置の高密
度化を図る方法として大変有効な方法とされている。A method of realizing miniaturization of a circuit module by mounting a semiconductor bare chip on the ceramic substrate 10 having the electrode terminals 11 for semiconductor mounting thus obtained by a face-down method aims at high density of a semiconductor device. It is considered to be a very effective method.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、従来の
半導体実装用セラミック基板に半導体ベアチップを実装
するには以下に示すような問題点がある。However, there are the following problems in mounting a semiconductor bare chip on a conventional semiconductor mounting ceramic substrate.
【０００６】まず、従来の半導体実装用の電極端子を有
するセラミック基板に半導体ベアチップをフェースダウ
ン方式により実装する際に、半導体ベアチップとセラミ
ック基板との間に間隙を保持するため、半導体ベアチッ
プ側の電極に予め突起物を設けておく必要があるので、
半導体ベアチップの製造コストが高くなる。First, when mounting a semiconductor bare chip on a conventional ceramic substrate having electrode terminals for semiconductor mounting by a face-down method, an electrode on the side of the semiconductor bare chip is provided to maintain a gap between the semiconductor bare chip and the ceramic substrate. Since it is necessary to provide a protrusion in advance,
The manufacturing cost of the semiconductor bare chip increases.
【０００７】次に、セラミック基板と半導体ベアチップ
との熱膨張係数が異なっている場合には、熱応力による
接続部の破断という問題が起きる。もっとも、セラミッ
ク基板と半導体ベアチップとの隙間を大きくとることが
できれば熱応力による影響を小さくすることができ、セ
ラミック基板と半導体ベアチップとを信頼性良く接続す
ることができるが、半導体ベアチップの電極に高い突起
物を設けることは非常に困難である。Next, when the ceramic substrate and the semiconductor bare chip have different coefficients of thermal expansion, the problem of breakage of the connecting portion due to thermal stress occurs. However, if the gap between the ceramic substrate and the semiconductor bare chip can be made large, the effect of thermal stress can be reduced, and the ceramic substrate and the semiconductor bare chip can be connected reliably, but the electrode of the semiconductor bare chip is high. Providing a protrusion is very difficult.
【０００８】前記に鑑み、本発明は、半導体ベアチップ
の電極に突起物を設けることなく、セラミック基板と半
導体ベアチップとの隙間を大きくとることができる半導
体実装用セラミック基板の製造方法を提供することを目
的とする。In view of the above, the present invention provides a method of manufacturing a ceramic substrate for semiconductor mounting, which can form a large gap between the ceramic substrate and the semiconductor bare chip without providing a protrusion on the electrode of the semiconductor bare chip. To aim.
【０００９】[0009]
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、セラミック基板本体上に、所定温度では
焼結されないペーストからなり突起物と対応する部位に
開口部を有する突起物形成用パターンを形成すると共
に、該突起物形成用パターンの開口部に所定温度で焼結
される導体ペーストを充填した後、突起物形成用パター
ンと導体ペーストとからなるペースト積層体を焼成する
ことにより、セラミック基板本体上に導体ペーストの焼
結体からなる突起物を形成するものである。In order to achieve the above-mentioned object, the present invention is to form a protrusion on a ceramic substrate body, which is made of paste that is not sintered at a predetermined temperature and has an opening at a portion corresponding to the protrusion. By forming a working pattern, filling the openings of the projection forming pattern with a conductor paste that is sintered at a predetermined temperature, and then firing a paste laminate including the projection forming pattern and the conductor paste. A protrusion made of a sintered body of a conductor paste is formed on the ceramic substrate body.
【００１０】具体的に請求項１の発明が講じた解決手段
は、実装される半導体ベアチップの電極と対向する部位
に突起物を有する半導体実装用セラミック基板の製造方
法を対象とし、焼成済みのセラミック基板本体の上に無
機成分を主成分とし所定温度では焼結しない第１のペー
ストをパターン印刷することにより前記セラミック基板
本体上に前記突起物と対応する形状の開口部を有する突
起物形成用パターンを形成する工程と、前記突起物形成
用パターンの開口部に導電性の無機成分を主成分とし前
記所定温度で焼結する第２のペーストを充填する工程
と、前記突起物形成用パターン及び該突起物形成用パタ
ーンの開口部に充填された第２のペーストからなるペー
スト積層体を前記所定温度以上の温度で焼成することに
より前記セラミック基板本体上に前記第２のペーストが
焼結してなる突起物を形成する工程と、前記突起物形成
用パターンを除去する工程とを備えている構成とするも
のである。Specifically, the solution means taken by the invention of claim 1 is directed to a method for manufacturing a semiconductor mounting ceramic substrate having a protrusion at a portion facing an electrode of a semiconductor bare chip to be mounted. A pattern for forming a protrusion having an opening having a shape corresponding to the protrusion on the ceramic substrate body by pattern-printing a first paste containing an inorganic component as a main component and not sintered at a predetermined temperature on the substrate body. And a step of filling the opening of the protrusion forming pattern with a second paste containing a conductive inorganic component as a main component and being sintered at the predetermined temperature, the protrusion forming pattern, and The ceramic is obtained by firing a paste laminated body made of the second paste filled in the opening of the protrusion forming pattern at a temperature equal to or higher than the predetermined temperature. It is an arrangement that the upper to the plate body second paste includes a step of forming a projection formed by sintering, and removing the protrusion forming pattern.
【００１１】請求項２の構成は、請求項１の構成に、前
記第１のペーストはＡｌ2 Ｏ3 、ＭｇＯ、ＺｒＯ2 、Ｔ
ｉＯ2 、ＢｅＯ及びＢＮのうちの少なくとも１つを含む
という構成を付加するものである。A second aspect of the present invention is the same as the first aspect, wherein the first paste is Al 2 O 3 , MgO, ZrO 2 , T.
A configuration in which at least one of iO 2 , BeO and BN is included is added.
【００１２】請求項３の構成は、請求項１の構成に、前
記第２のペーストはＡｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ又は
Ｃｕを主成分とするという構成を付加するものである。According to a third aspect of the present invention, the second paste has a configuration in which the second paste contains Ag, Ag / Pd, Ag / Pt or Cu as a main component.
【００１３】[0013]
【作用】請求項１の構成により、セラミック基板本体の
上に所定温度では焼結しない第１のペーストからなり突
起物と対応する形状の開口部を有する突起物形成用パタ
ーンを形成する共に該突起物形成用パターンの開口部に
前記所定温度で焼結する導電性の第２のペーストを充填
した後、これら突起物形成用パターン及び第２のペース
トからなるペースト積層体を前記所定温度以上の温度で
焼成すると、第２のペーストのみが焼結するため、セラ
ミック基板本体の上に第２のペーストからなる突起物が
形成される。その後、焼結していない突起物形成用パタ
ーンを除去すると、セラミック基板本体の上には突起物
のみが残る。According to the structure of the present invention, a projection forming pattern is formed on the ceramic substrate body, which is made of the first paste that does not sinter at a predetermined temperature and has an opening having a shape corresponding to the projection. After filling the opening of the object forming pattern with the conductive second paste that is sintered at the predetermined temperature, the paste laminate including the protrusion forming pattern and the second paste is heated to a temperature equal to or higher than the predetermined temperature. When fired at, only the second paste sinters, so that protrusions made of the second paste are formed on the ceramic substrate body. After that, when the unsintered protrusion forming pattern is removed, only the protrusion remains on the ceramic substrate body.
【００１４】[0014]
【実施例】以下、本発明の一実施例に係る半導体実装用
セラミック基板の製造方法ついて図面を参照しながら説
明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor mounting ceramic substrate according to an embodiment of the present invention will be described below with reference to the drawings.
【００１５】図１は本発明の一実施例により得られる半
導体実装用セラミック基板の斜視図であって、同図に示
すように、セラミック基板１の周縁部の表面には複数の
突起物２，２，…が設けられている。FIG. 1 is a perspective view of a semiconductor mounting ceramic substrate obtained according to an embodiment of the present invention. As shown in FIG. 1, a plurality of protrusions 2, 2 are formed on the peripheral surface of the ceramic substrate 1. 2, ... are provided.
【００１６】以下、図２及び図３に基づき前記半導体実
装用セラミック基板の製造方法について説明する。A method of manufacturing the semiconductor mounting ceramic substrate will be described below with reference to FIGS.
【００１７】まず、セラミック基板１の上に無機成分を
主成分とし所定温度では焼結しない第１のペーストをパ
ターン印刷することにより、セラミック基板１上に、前
記突起物２と対応する形状の開口部を有する突起物形成
用パターン５を形成する工程について説明する。First, by pattern-printing a first paste, which has an inorganic component as a main component and does not sinter at a predetermined temperature, on the ceramic substrate 1, an opening having a shape corresponding to the protrusion 2 is formed on the ceramic substrate 1. A process of forming the projection forming pattern 5 having a portion will be described.
【００１８】前記第１のペーストは次のようにして作成
する。すなわち、無機成分としては、アルミナ（Ａｌ2
Ｏ3 ：住友アルミ社製 ＡＬＭ−４１ 平均粒径１．９
μｍ）粉末のみを用い、該アルミナ粉末に、有機バイン
ダであるエチルセルロースをターピネオールに溶かした
有機ビヒクルを加えて、３段ロールにより適度な粘度
（３０Ｐａ．ｓ）になるよう混合することにより得る。The first paste is prepared as follows. That is, as the inorganic component, alumina (Al 2
O 3: manufactured by Sumitomo Aluminum Co. ALM-41 average particle diameter of 1.9
μm) powder alone, an organic vehicle in which ethyl cellulose as an organic binder is dissolved in terpineol is added to the alumina powder, and the mixture is mixed by a three-stage roll so as to have an appropriate viscosity (30 Pa.s).
【００１９】その後、図２に示すように、絶縁層３及び
電極パターン４を有する焼結済みのセラミック基板１の
上に、前記第１のペーストをスクリーン印刷法により印
刷することにより、前記突起物２と対応する形状の開口
部を有する突起物形成用パターン５を形成する。After that, as shown in FIG. 2, the projection is printed by printing the first paste on the sintered ceramic substrate 1 having the insulating layer 3 and the electrode pattern 4 by a screen printing method. A protrusion forming pattern 5 having an opening having a shape corresponding to 2 is formed.
【００２０】次に、突起物形成用パターン５の開口部
に、導電性の無機成分を主成分とし前記所定温度で焼結
する第２のペーストとしての導体ペースト６を充填する
工程について説明する。Next, the step of filling the opening of the projection forming pattern 5 with the conductor paste 6 as the second paste which contains a conductive inorganic component as a main component and is sintered at the predetermined temperature will be described.
【００２１】導体ペーストは次のようにして形成する。
すなわち、ＣｕＯ粉末（平均粒径３μｍ）に接着強度を
得るためのガラスフリット（日本電気硝子社製 ＬＳ−
０８０３ガラス粉末、平均粒径２．５μｍ）を３重量％
加え、さらにガラス・セラミック粉末（日本電気硝子社
製 ＭＬＳ−１）を１５重量％加えたものを無機成分と
し、該無機成分に、有機バインダであるエチルセルロー
スをターピネオールに溶かした有機ビヒクルを加えて、
３段ロールにより適度な粘度になるように混合すること
により得る。The conductor paste is formed as follows.
That is, a glass frit (LS-made by Nippon Electric Glass Co., Ltd.) for obtaining adhesion strength to CuO powder (average particle size 3 μm).
0803 glass powder, average particle size 2.5 μm) 3% by weight
In addition, glass-ceramic powder (MLS-1 manufactured by Nippon Electric Glass Co., Ltd.) was added as an inorganic component, and an organic vehicle in which ethyl cellulose as an organic binder was dissolved in terpineol was added to the inorganic component.
Obtained by mixing with a three-stage roll so as to have an appropriate viscosity.
【００２２】その後、導体ペースト６を突起物形成用パ
ターン５の開口部にスクリーン印刷法により孔埋め印刷
を行なうことによって、図２に示すように、突起物形成
用パターン５の開口部に導体ペースト６を充填する。Thereafter, the conductor paste 6 is filled in the openings of the protrusion forming pattern 5 by screen printing to fill the conductor paste 6 in the openings of the protrusion forming pattern 5, as shown in FIG. Fill 6.
【００２３】次に、脱バインダ工程について説明する。
すなわち、本実施例に使用したガラス・セラミック及び
ＣｕＯペーストの有機バインダは、ＰＶＢ及びエチルセ
ルロースである。従って、空気中での分解温度は５００
℃以上であればよいので、６００℃の温度で脱バインダ
工程を行なう。Next, the binder removal step will be described.
That is, the organic binders of the glass ceramic and CuO paste used in this example are PVB and ethyl cellulose. Therefore, the decomposition temperature in air is 500
The binder removal step is performed at a temperature of 600 ° C., as long as the temperature is not lower than the temperature.
【００２４】その後、突起物形成用パターン５及び導体
ペースト６からなるペースト積層体を水素ガス１００％
雰囲気中における２００℃の温度下で５時間保持するこ
とにより還元する。このときのＣｕ層をＸ線回折により
分析したところ１００％Ｃｕであることが確認できた。After that, a paste laminated body composed of the protrusion forming pattern 5 and the conductor paste 6 was replaced with 100% hydrogen gas.
Reduction is carried out by holding at a temperature of 200 ° C. in the atmosphere for 5 hours. When the Cu layer at this time was analyzed by X-ray diffraction, it was confirmed to be 100% Cu.
【００２５】次に、突起物形成用パターン５及び導体ペ
ースト６からなるペースト積層体を焼成することによ
り、セラミック基板１上に導体ペースト６が焼結してな
る突起物２を形成する。この焼成工程は、ペースト積層
体を、メッシュベルト炉により、純窒素中における９０
０℃の温度下で保持することにより行なう。Next, by firing the paste laminated body including the protrusion forming pattern 5 and the conductor paste 6, the protrusion 2 formed by sintering the conductor paste 6 is formed on the ceramic substrate 1. In this firing step, the paste laminated body was heated in pure nitrogen at 90 ° C. in a mesh belt furnace.
It is carried out by holding at a temperature of 0 ° C.
【００２６】次に、焼成後のペースト積層体の表面に未
焼結の突起物形成用パターン５のアルミナ層が存在する
ので、該アルミナ層を酢酸ブチル溶剤中で超音波洗浄す
ることにより突起物形成用パターン５のアルミナ層を取
り除き、図３に示すように、セラミック基板１の上にＣ
ｕからなる突起物２を形成する。Next, since there is an unsintered alumina layer of the projection forming pattern 5 on the surface of the paste laminated body after firing, the alumina layer is ultrasonically cleaned in a butyl acetate solvent, and thus the projection is formed. The alumina layer of the formation pattern 5 is removed, and C is formed on the ceramic substrate 1 as shown in FIG.
A protrusion 2 made of u is formed.
【００２７】尚、本実施例においては、突起物２を形成
する第２のペーストとしての導体ペーストの主成分とし
て、ＣｕＯペーストを用いたが、これに代えて、Ａｕ，
Ａｇ，Ａｇ／Ｐｄ，Ａｇ／Ｐｔ，Ｃｕを主成分としても
同様の突起物を得られる。In this embodiment, CuO paste was used as the main component of the conductor paste as the second paste for forming the protrusions 2, but instead of this, Au,
Similar protrusions can be obtained by using Ag, Ag / Pd, Ag / Pt, and Cu as main components.
【００２８】また、本実施例においては、突起物形成用
パターン５を形成する第１のペーストの無機成分として
は、アルミナ粉末を用いたが、これに代えて、Ａｌ2 Ｏ
3 、ＭｇＯ、ＺｒＯ2 、ＴｉＯ2 、ＢｅＯ及びＢＮのう
ちの少なくとも１つを含む粉末を用いてもよい。Further, in this embodiment, alumina powder was used as the inorganic component of the first paste for forming the projection forming pattern 5, but instead of this, Al 2 O was used.
A powder containing at least one of 3 , MgO, ZrO 2 , TiO 2 , BeO and BN may be used.
【００２９】以上のように、本実施例においては、焼結
済みのセラミック基板１の上に、焼成されない無機成分
を含むペーストからなり所定部位に開口部を有する突起
物形成用パターン５を設けた後、該突起物形成用パター
ン５の開口部に突起物形成用の導体ペースト６を充填
し、突起物形成用パターン５と導体ペースト６とからな
るペースト積層体を焼成し、その後、焼結していない突
起物形成用パターンを除去すると、セラミック基板１上
に導体からなる突起物２が得られる。As described above, in this embodiment, the protrusion forming pattern 5 having an opening at a predetermined portion, which is made of a paste containing an inorganic component which is not fired, is provided on the sintered ceramic substrate 1. After that, the opening of the protrusion forming pattern 5 is filled with the conductor forming paste 6 for forming the protrusion, the paste laminated body including the protrusion forming pattern 5 and the conductor paste 6 is fired, and then sintered. By removing the protrusion forming pattern which is not formed, the protrusion 2 made of a conductor is obtained on the ceramic substrate 1.
【００３０】[0030]
【発明の効果】本発明に係る半導体実装用セラミック基
板の製造方法によると、セラミック基板本体の上に所定
温度では焼結しない第１のペーストからなり突起物と対
応する形状の開口部を有する突起物形成用パターンを形
成する共に該突起物形成用パターンの開口部に前記所定
温度で焼結する導電性の第２のペーストを充填した後、
これら突起物形成用パターン及び第２のペーストからな
るペースト積層体を前記所定温度以上の温度で焼成する
と、セラミック基板本体の上に前記第２のペーストから
なる突起物が形成されるので、セラミック基板本体上に
簡易且つ確実に突起物を形成することができる。According to the method for manufacturing a ceramic substrate for mounting semiconductors according to the present invention, a protrusion made of the first paste which does not sinter at a predetermined temperature and has an opening corresponding to the protrusion on the ceramic substrate body. After forming the object forming pattern and filling the opening of the protrusion forming pattern with the conductive second paste which is sintered at the predetermined temperature,
When the paste laminated body including the protrusion forming pattern and the second paste is fired at a temperature equal to or higher than the predetermined temperature, the protrusion formed of the second paste is formed on the ceramic substrate body. It is possible to easily and surely form the protrusion on the main body.
【００３１】この突起物を半導体ベアチップの電極と接
合することにより、フェースダウン方式により実装され
た半導体ベアチップとセラミック基板との間隙を広くす
るすることができるので、熱膨張係数が異なるセラミッ
ク基板と半導体ベアチップとの間で発生する熱応力を緩
和でき、高い信頼性を得ることができる。By bonding the protrusions to the electrodes of the semiconductor bare chip, the gap between the semiconductor bare chip mounted by the face-down method and the ceramic substrate can be widened, so that the ceramic substrate and the semiconductor having different thermal expansion coefficients can be widened. The thermal stress generated between the bare chip and the bare chip can be relaxed and high reliability can be obtained.
【００３２】また、半導体ベアチップをフェースダウン
方式により実装するための突起物をセラミック基板本体
上に形成することができるので、半導体ベアチップ側の
電極に突起物を設ける必要がなくなり、半導体ベアチッ
プの製造コストの低減を図ることができる。Further, since the protrusion for mounting the semiconductor bare chip by the face-down method can be formed on the ceramic substrate body, it is not necessary to provide the protrusion on the electrode on the semiconductor bare chip side, and the manufacturing cost of the semiconductor bare chip is reduced. Can be reduced.
【００３３】請求項２の発明に係る半導体実装用セラミ
ック基板の製造方法によると、第１のペーストはＡｌ2
Ｏ3 、ＭｇＯ、ＺｒＯ2 、ＴｉＯ2 、ＢｅＯ及びＢＮの
うちの少なくとも１つを含んでいるので、所定温度では
焼結しないペーストを確実に実現できる。According to the method for manufacturing a semiconductor mounting ceramic substrate according to the second aspect of the present invention, the first paste is Al 2
Since it contains at least one of O 3 , MgO, ZrO 2 , TiO 2 , BeO and BN, a paste that does not sinter at a predetermined temperature can be reliably realized.
【００３４】請求項３の発明に係る半導体実装用セラミ
ック基板の製造方法によると、第２のペーストはＡｇ、
Ａｇ／Ｐｄ、Ａｇ／Ｐｔ又はＣｕを主成分とするので、
所定温度で焼結するペーストを確実に実現できる。According to the method for manufacturing a semiconductor mounting ceramic substrate according to the third aspect of the present invention, the second paste is Ag,
Since Ag / Pd, Ag / Pt or Cu is the main component,
A paste that sinters at a predetermined temperature can be reliably realized.
【図１】本発明の一実施例に係る半導体実装用セラミッ
ク基板の製造方法により得られる突起物を有する半導体
実装用セラミック基板の斜視図である。FIG. 1 is a perspective view of a semiconductor mounting ceramic substrate having protrusions obtained by a method for manufacturing a semiconductor mounting ceramic substrate according to an embodiment of the present invention.
【図２】本発明の一実施例に係る半導体実装用セラミッ
ク基板の製造方法における導体ペースト充填後の状態を
示す断面図である。FIG. 2 is a cross-sectional view showing a state after filling with a conductor paste in a method for manufacturing a semiconductor mounting ceramic substrate according to an embodiment of the present invention.
【図３】本発明の一実施例に係る半導体実装用セラミッ
ク基板の製造方法における突起物形成用パターンを除去
後の状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state after removing the protrusion forming pattern in the method for manufacturing a semiconductor mounting ceramic substrate according to the embodiment of the present invention.
【図４】従来の半導体実装用セラミック基板の製造方法
により得られる半導体実装用セラミック基板の斜視図で
ある。FIG. 4 is a perspective view of a semiconductor mounting ceramic substrate obtained by a conventional method for manufacturing a semiconductor mounting ceramic substrate.
１ セラミック基板 ２ 突起物 ３ 絶縁層 ４ 電極パターン ５ 突起物形成用パターン ６ 導体ペースト 1 Ceramic Substrate 2 Projection 3 Insulating Layer 4 Electrode Pattern 5 Projection Forming Pattern 6 Conductor Paste
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/03 Ｂ 7011−4Ｅ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H05K 1/03 B 7011-4E
Claims (3)
向する部位に突起物を有する半導体実装用セラミック基
板の製造方法であって、 焼成済みのセラミック基板本体の上に無機成分を主成分
とし所定温度では焼結しない第１のペーストをパターン
印刷することにより、前記セラミック基板本体上に、前
記突起物と対応する形状の開口部を有する突起物形成用
パターンを形成する工程と、 前記突起物形成用パターンの開口部に、導電性の無機成
分を主成分とし前記所定温度で焼結する第２のペースト
を充填する工程と、 前記突起物形成用パターン及び該突起物形成用パターン
の開口部に充填された第２のペーストからなるペースト
積層体を前記所定温度以上の温度で焼成することによ
り、前記セラミック基板本体上に前記第２のペーストが
焼結してなる突起物を形成する工程と、 前記突起物形成用パターンを除去する工程とを備えてい
ることを特徴とする半導体実装用セラミック基板の製造
方法。1. A method for manufacturing a semiconductor mounting ceramic substrate having a protrusion at a portion facing an electrode of a semiconductor bare chip to be mounted, wherein an inorganic component is a main component on a fired ceramic substrate body and a predetermined temperature is provided. Forming a protrusion forming pattern having an opening having a shape corresponding to the protrusion on the ceramic substrate body by pattern-printing a first paste that does not sinter. Filling the openings of the pattern with a second paste containing a conductive inorganic component as a main component and sintering at the predetermined temperature; and filling the openings of the projection forming pattern and the projection forming pattern. The second paste is baked on the ceramic substrate body by baking the paste laminated body including the formed second paste at a temperature equal to or higher than the predetermined temperature. A method of manufacturing a ceramic substrate for semiconductor mounting, comprising: a step of forming a protrusion formed by binding; and a step of removing the protrusion forming pattern.
ｇＯ、ＺｒＯ2 、ＴｉＯ2 、ＢｅＯ及びＢＮのうちの少
なくとも１つを含むことを特徴とする請求項１に記載の
半導体実装用セラミック基板の製造方法。2. The first paste is Al 2 O 3 , M
The method of manufacturing a ceramic substrate for semiconductor mounting according to claim 1, comprising at least one of gO, ZrO 2 , TiO 2 , BeO and BN.
ｄ、Ａｇ／Ｐｔ又はＣｕを主成分とすることを特徴とす
る請求項１に記載の半導体実装用セラミック基板の製造
方法。3. The second paste is Ag, Ag / P
The method for manufacturing a semiconductor mounting ceramic substrate according to claim 1, wherein d, Ag / Pt, or Cu is a main component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28634593A JPH07142630A (en) | 1993-11-16 | 1993-11-16 | Manufacture of ceramic board for semiconductor mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28634593A JPH07142630A (en) | 1993-11-16 | 1993-11-16 | Manufacture of ceramic board for semiconductor mounting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142630A true JPH07142630A (en) | 1995-06-02 |
Family
ID=17703191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28634593A Withdrawn JPH07142630A (en) | 1993-11-16 | 1993-11-16 | Manufacture of ceramic board for semiconductor mounting |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142630A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1818979A1 (en) * | 2004-12-02 | 2007-08-15 | Murata Manufacturing Co., Ltd. | Electronic component and production method therefor |
| US7378049B2 (en) | 2003-12-08 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Method for producing ceramic substrate and electronic component module using ceramic substrate |
-
1993
- 1993-11-16 JP JP28634593A patent/JPH07142630A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378049B2 (en) | 2003-12-08 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Method for producing ceramic substrate and electronic component module using ceramic substrate |
| EP1818979A1 (en) * | 2004-12-02 | 2007-08-15 | Murata Manufacturing Co., Ltd. | Electronic component and production method therefor |
| US7557307B2 (en) | 2004-12-02 | 2009-07-07 | Murata Manufacturing Co., Ltd. | Electronic component and its manufacturing method |
| EP1818979A4 (en) * | 2004-12-02 | 2011-01-26 | Murata Manufacturing Co | Electronic component and production method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179404B1 (en) | Ceramic substrate and manufacturing method thereof | |
| JPH0728128B2 (en) | Ceramic multilayer wiring board and manufacturing method thereof | |
| EP0569799B1 (en) | Method for making via conductors in multilayer ceramic substrates | |
| JPH08242062A (en) | Ceramic circuit board backed at low temperature | |
| JP3387189B2 (en) | Ceramic substrate and its manufacturing method | |
| EP0591733A1 (en) | Method for producing multilayered ceramic substrate | |
| JPH06237081A (en) | Manufacture of multilayer ceramic substrate | |
| JPH07142630A (en) | Manufacture of ceramic board for semiconductor mounting | |
| JP4535576B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2004228410A (en) | Wiring board | |
| JP3188086B2 (en) | Ceramic wiring board, its manufacturing method and its mounting structure | |
| JP4071908B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JPH11284296A (en) | Wiring board | |
| JP2007184314A (en) | Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate | |
| JP2598706B2 (en) | Carrier board with built-in capacitor | |
| JP3426920B2 (en) | Wiring board | |
| JP2004235347A (en) | Insulating ceramics and multilayer ceramic substrate using the same | |
| JP3273112B2 (en) | Multilayer wiring board and package for semiconductor device storage | |
| JP3450119B2 (en) | Metallized composition and wiring board using the same | |
| JP2724075B2 (en) | Method for depositing metal layer on aluminum nitride sintered body | |
| JP2001102756A (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3905991B2 (en) | Glass ceramic wiring board | |
| JP3210837B2 (en) | Wiring board, semiconductor device storage package using the same, and mounting structure thereof | |
| JP2002016176A (en) | Wiring board and connection structure therefor | |
| JP2003078245A (en) | Method of manufacturing multilayer wiring substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |