JPH0714042B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0714042B2 JPH0714042B2 JP61041285A JP4128586A JPH0714042B2 JP H0714042 B2 JPH0714042 B2 JP H0714042B2 JP 61041285 A JP61041285 A JP 61041285A JP 4128586 A JP4128586 A JP 4128586A JP H0714042 B2 JPH0714042 B2 JP H0714042B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- gate
- solid
- charge transfer
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 4
- CJPQIRJHIZUAQP-MRXNPFEDSA-N benalaxyl-M Chemical compound CC=1C=CC=C(C)C=1N([C@H](C)C(=O)OC)C(=O)CC1=CC=CC=C1 CJPQIRJHIZUAQP-MRXNPFEDSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はトランスファゲートおよび電荷転送素子の駆
動回路部を内蔵した固体撮像素子に関し、特にトランス
ファゲートの低電圧駆動を可能にする固体撮像素子に関
するものである。
動回路部を内蔵した固体撮像素子に関し、特にトランス
ファゲートの低電圧駆動を可能にする固体撮像素子に関
するものである。
［従来の技術］ 従来のCCDを用いた固体撮像素子はトランスファゲート
やCCDを駆動する回路部を同一半導体基板上に集積して
いなかったが、1985年のInternational Solid−State C
ircuits ConferenceのTechnical Digest pp.100−101
（M.Limataほか，“A480×400Element Image Sensor wi
th a Charge Sweep Dvice"）に記載されているようにト
ランスファゲートおよび垂直電荷転送素子の駆動回路部
を内蔵したものが見られるようになってきた。上記文献
に記載された固体撮像素子はCSD形固体撮像素子と呼ば
れる。
やCCDを駆動する回路部を同一半導体基板上に集積して
いなかったが、1985年のInternational Solid−State C
ircuits ConferenceのTechnical Digest pp.100−101
（M.Limataほか，“A480×400Element Image Sensor wi
th a Charge Sweep Dvice"）に記載されているようにト
ランスファゲートおよび垂直電荷転送素子の駆動回路部
を内蔵したものが見られるようになってきた。上記文献
に記載された固体撮像素子はCSD形固体撮像素子と呼ば
れる。
第３図は、従来のCSD形固体撮像素子の構成を示す概略
平面図である。初めにこの固体撮像素子の構成について
説明する。光検出器101〜103,111〜113,121〜123、およ
びトランスファゲートと垂直電荷転送素子（図示せず。
これらについては第４図で説明する。）のゲート電極20
1〜203,211〜213,221〜223が２次元的に配列されてい
る。光検出器，ゲート電極配列の一方の側部にトランス
ファゲート選択回路700が配置されており、他方の側部
に垂直電荷転送素子駆動回路800が配置されている。ト
ランスファゲート選択回路700および垂直電荷転送素子
駆動回路800は各ゲート電極201〜203,211〜213,221〜22
3に接続されている。トランスファゲート選択回路700は
トランスファゲート選択信号を出力して所定のトランス
ファゲートを選択する。垂直電荷転送素子800は垂直電
荷転送素子駆動信号を出力して垂直電荷転送素子を駆動
する。また、光検出器，ゲート電極配列の側部に垂直電
荷転送素子からの信号電荷を１次蓄積する蓄積ゲート30
0,310,320が１次元的に配列されており、この蓄積ゲー
ト配列の側部に蓄積制御ゲート400,410,420が１次元的
に配列されている。さらに、蓄積制御ゲート配列の側部
に水平CCD500および出力プリアンプ600が配置されてい
る。蓄積制御ゲート400,410,420は、蓄積ゲート300,31
0,320から水平CCD500への信号電荷の転送を制御する。
光検出器101〜103,111〜113,121〜123と、各ゲート電極
201〜203,211〜213,221〜223を含む、各トランスファゲ
ートおよび各垂直電荷転送素子と、蓄積ゲート300,310,
320と蓄積制御ゲート400,410,420と、水平CCD500と、出
力プリアンプ600とは光検出部を構成し、トランスファ
ゲート選択回路700と垂直電荷転送素子駆動回路800とは
駆動回路部を構成する。そして、これら光検出部および
駆動回路部は同一半導体基板上に形成されている。
平面図である。初めにこの固体撮像素子の構成について
説明する。光検出器101〜103,111〜113,121〜123、およ
びトランスファゲートと垂直電荷転送素子（図示せず。
これらについては第４図で説明する。）のゲート電極20
1〜203,211〜213,221〜223が２次元的に配列されてい
る。光検出器，ゲート電極配列の一方の側部にトランス
ファゲート選択回路700が配置されており、他方の側部
に垂直電荷転送素子駆動回路800が配置されている。ト
ランスファゲート選択回路700および垂直電荷転送素子
駆動回路800は各ゲート電極201〜203,211〜213,221〜22
3に接続されている。トランスファゲート選択回路700は
トランスファゲート選択信号を出力して所定のトランス
ファゲートを選択する。垂直電荷転送素子800は垂直電
荷転送素子駆動信号を出力して垂直電荷転送素子を駆動
する。また、光検出器，ゲート電極配列の側部に垂直電
荷転送素子からの信号電荷を１次蓄積する蓄積ゲート30
0,310,320が１次元的に配列されており、この蓄積ゲー
ト配列の側部に蓄積制御ゲート400,410,420が１次元的
に配列されている。さらに、蓄積制御ゲート配列の側部
に水平CCD500および出力プリアンプ600が配置されてい
る。蓄積制御ゲート400,410,420は、蓄積ゲート300,31
0,320から水平CCD500への信号電荷の転送を制御する。
光検出器101〜103,111〜113,121〜123と、各ゲート電極
201〜203,211〜213,221〜223を含む、各トランスファゲ
ートおよび各垂直電荷転送素子と、蓄積ゲート300,310,
320と蓄積制御ゲート400,410,420と、水平CCD500と、出
力プリアンプ600とは光検出部を構成し、トランスファ
ゲート選択回路700と垂直電荷転送素子駆動回路800とは
駆動回路部を構成する。そして、これら光検出部および
駆動回路部は同一半導体基板上に形成されている。
第４図は、第３図のCSD形固体撮像素子の一画素の断面
図である。図において、ｐ形半導体基板１上に厚い素子
間分離用酸化膜２が形成されている。素子間分離用酸化
膜２間のｐ形半導体基板１上にｎ形不純物領域６が形成
されており、pn接合を作ることによって光検出器101が
形成されている。また、ｐ形半導体基板１上にｎ形不純
物領域３が形成されており、ｎ形不純物領域３とｎ形不
純物領域６間のｐ形半導体基板１上にｐ+形不純物領域
４が形成されている。さらに、ｎ形不純物領域３、ｐ+
形不純物領域４およびｎ形不純物領域６上にゲート酸化
膜５が形成されており、ゲート酸化膜５上のｎ形不純物
領域3,p+形不純物領域４に対応する部分にゲート電極20
1が形成されている。ｐ+形不純物領域４とゲート酸化膜
５とゲート電極201とはトランスファゲート７を構成す
る。ゲート電極201に与えられるトランスファゲート選
択信号に応じてｐ+形不純物領域４のゲート絶縁膜５直
下の領域に所望のポテンシャルのチャンネルが形成さ
れ、これによってトランスファゲート７は光検出器101
から信号電荷を読出す。ｎ形不純物領域３とゲート酸化
膜５とゲート電極201とは垂直電荷転送素子８を構成す
る。ゲート電極201に与えられる垂直電荷転送素子駆動
信号に応じてｎ形不純物領域３の一部に所望のポテンシ
ャルの転送チャンネルが形成され、これによって垂直電
荷転送素子８はトランスファゲート７からの信号電荷を
受けてこの信号電荷を所定方向（紙面に垂直な方向）に
転送する。
図である。図において、ｐ形半導体基板１上に厚い素子
間分離用酸化膜２が形成されている。素子間分離用酸化
膜２間のｐ形半導体基板１上にｎ形不純物領域６が形成
されており、pn接合を作ることによって光検出器101が
形成されている。また、ｐ形半導体基板１上にｎ形不純
物領域３が形成されており、ｎ形不純物領域３とｎ形不
純物領域６間のｐ形半導体基板１上にｐ+形不純物領域
４が形成されている。さらに、ｎ形不純物領域３、ｐ+
形不純物領域４およびｎ形不純物領域６上にゲート酸化
膜５が形成されており、ゲート酸化膜５上のｎ形不純物
領域3,p+形不純物領域４に対応する部分にゲート電極20
1が形成されている。ｐ+形不純物領域４とゲート酸化膜
５とゲート電極201とはトランスファゲート７を構成す
る。ゲート電極201に与えられるトランスファゲート選
択信号に応じてｐ+形不純物領域４のゲート絶縁膜５直
下の領域に所望のポテンシャルのチャンネルが形成さ
れ、これによってトランスファゲート７は光検出器101
から信号電荷を読出す。ｎ形不純物領域３とゲート酸化
膜５とゲート電極201とは垂直電荷転送素子８を構成す
る。ゲート電極201に与えられる垂直電荷転送素子駆動
信号に応じてｎ形不純物領域３の一部に所望のポテンシ
ャルの転送チャンネルが形成され、これによって垂直電
荷転送素子８はトランスファゲート７からの信号電荷を
受けてこの信号電荷を所定方向（紙面に垂直な方向）に
転送する。
次に、この固体撮像素子の動作について説明するが、こ
の素子全体の動作は上述の文献に詳述されているので、
ここでは後述する発明に関係のある光検出器からの信号
電荷の読出についてのみ説明する。なお、以下の説明で
は、説明の便宜上光検出器101に関して説明する。
の素子全体の動作は上述の文献に詳述されているので、
ここでは後述する発明に関係のある光検出器からの信号
電荷の読出についてのみ説明する。なお、以下の説明で
は、説明の便宜上光検出器101に関して説明する。
第５図は、第４図の構造を有する従来のCSD形固体撮像
素子において、ゲート電圧を変化させたときのトランス
ファゲートおよび垂直電荷転送素子のチャンネルポテン
シャルの変化を示す図である。図において、φOFは、第
４図には図示されていないが、何らかの方法で光検出器
101の過剰電荷を除去するオーバフロードレインがある
場合、このオーバフロードレインが動作するときの光検
出器101の電位である。垂直電荷転送素子８で信号電荷
の転送を行なっているとき、ゲート電圧はＶG1とＶG2の
間を往復する。このとき、垂直電荷転送素子８のｎ形不
純物領域３の一部に形成される転送チャンネルのポテン
シャルはφC1とφC2の間を往復する。ゲート電圧Ｖ
G1は、同一のｐ形半導体基板１に光検出部と駆動回路部
とが形成されて駆動回路部の基板電位と光検出部の基板
電位とが等しいので最低基板電位（この場合OV）までし
か下げることができない。ゲート電圧がＶG1とＶG2との
間にある状態ではトランスファゲート７は“OFF"状態で
あり、光検出器101から信号電荷は垂直電荷転送素子８
内に読出されてこない。光検出器101からの信号電荷の
読出は、ゲート電圧をＶG2より高いＶG3にすることによ
って行なわれる。このとき、垂直電荷転送素子８のチャ
ンネルポテンシャルはφC3、トランスファゲート７のチ
ャンネルポテンシャルはφT3となり光検出器101の電位
はφT3にリセットされる。
素子において、ゲート電圧を変化させたときのトランス
ファゲートおよび垂直電荷転送素子のチャンネルポテン
シャルの変化を示す図である。図において、φOFは、第
４図には図示されていないが、何らかの方法で光検出器
101の過剰電荷を除去するオーバフロードレインがある
場合、このオーバフロードレインが動作するときの光検
出器101の電位である。垂直電荷転送素子８で信号電荷
の転送を行なっているとき、ゲート電圧はＶG1とＶG2の
間を往復する。このとき、垂直電荷転送素子８のｎ形不
純物領域３の一部に形成される転送チャンネルのポテン
シャルはφC1とφC2の間を往復する。ゲート電圧Ｖ
G1は、同一のｐ形半導体基板１に光検出部と駆動回路部
とが形成されて駆動回路部の基板電位と光検出部の基板
電位とが等しいので最低基板電位（この場合OV）までし
か下げることができない。ゲート電圧がＶG1とＶG2との
間にある状態ではトランスファゲート７は“OFF"状態で
あり、光検出器101から信号電荷は垂直電荷転送素子８
内に読出されてこない。光検出器101からの信号電荷の
読出は、ゲート電圧をＶG2より高いＶG3にすることによ
って行なわれる。このとき、垂直電荷転送素子８のチャ
ンネルポテンシャルはφC3、トランスファゲート７のチ
ャンネルポテンシャルはφT3となり光検出器101の電位
はφT3にリセットされる。
［発明が解決しようとする問題点］ 従来のCSD形固体撮像素子は以上のように構成されてい
るので、垂直電荷転送素子８での信号電荷の転送時に光
検出器101から信号電荷が読出されてこないようにする
ためには、トランスファゲート７のしきい値電圧を垂直
電荷転送素子駆動信号の“H"レベルの電圧より高くしな
ければならず、トランスファゲート７を“ON"して光検
出器101から信号電荷を十分読出すためにはトランスフ
ァゲート選択信号の電圧を非常に高くしなければならな
いという問題点があった。
るので、垂直電荷転送素子８での信号電荷の転送時に光
検出器101から信号電荷が読出されてこないようにする
ためには、トランスファゲート７のしきい値電圧を垂直
電荷転送素子駆動信号の“H"レベルの電圧より高くしな
ければならず、トランスファゲート７を“ON"して光検
出器101から信号電荷を十分読出すためにはトランスフ
ァゲート選択信号の電圧を非常に高くしなければならな
いという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、垂直電荷転送素子駆動信号の電圧振幅を十分
とったまま、トランスファゲートのしきい値電圧の絶対
値を低く設定できるとともにトランスファゲート選択信
号の電圧の絶対値を低くできる固体撮像素子を得ること
を目的とする。
たもので、垂直電荷転送素子駆動信号の電圧振幅を十分
とったまま、トランスファゲートのしきい値電圧の絶対
値を低く設定できるとともにトランスファゲート選択信
号の電圧の絶対値を低くできる固体撮像素子を得ること
を目的とする。
［問題点を解決するための手段］ この発明に係る固体撮像素子は、光検出部と駆動回路部
とを備えた固体撮像素子において、半導体基板上に互い
に間隔を隔ててこの半導体基板の導電形と異なる導電形
の複数個の半導体領域を形成し、第１の電源により複数
個の半導体領域のうちの一部の半導体領域の電位を第１
の電位に設定し、第２の電源により複数個の半導体領域
のうちの残りの半導体領域の電位を、第１の電位と同じ
極性でかつその絶対値がこの第１の電位の絶対値より大
きい第２の電位に設定し、上記一部の半導体領域上に光
検出部を形成し、上記残りの半導体領域上に駆動回路部
を形成したものである。
とを備えた固体撮像素子において、半導体基板上に互い
に間隔を隔ててこの半導体基板の導電形と異なる導電形
の複数個の半導体領域を形成し、第１の電源により複数
個の半導体領域のうちの一部の半導体領域の電位を第１
の電位に設定し、第２の電源により複数個の半導体領域
のうちの残りの半導体領域の電位を、第１の電位と同じ
極性でかつその絶対値がこの第１の電位の絶対値より大
きい第２の電位に設定し、上記一部の半導体領域上に光
検出部を形成し、上記残りの半導体領域上に駆動回路部
を形成したものである。
［作用］ この発明においては、第１の電源により複数個の半導体
領域のうちの一部の半導体領域の電位を第１の電位に設
定し、第２の電源により複数個の半導体領域のうちの残
りの半導体領域の電位を、第１の電位と同じ極性でかつ
その絶対値がこの第１の電位の絶対値より大きい第２の
電位に設定するので、電荷転送素子駆動信号の電圧振幅
を十分とったまま、上記一部の半導体領域の第１の電位
から見た電荷転送素子駆動信号のＨレベルの電圧の絶対
値を小さくできる。このため、トランスファゲートのし
きい値電圧の絶対値を小さく設定できるとともにトラン
スファゲート選択信号の電圧の絶対値を低くすることが
できる。
領域のうちの一部の半導体領域の電位を第１の電位に設
定し、第２の電源により複数個の半導体領域のうちの残
りの半導体領域の電位を、第１の電位と同じ極性でかつ
その絶対値がこの第１の電位の絶対値より大きい第２の
電位に設定するので、電荷転送素子駆動信号の電圧振幅
を十分とったまま、上記一部の半導体領域の第１の電位
から見た電荷転送素子駆動信号のＨレベルの電圧の絶対
値を小さくできる。このため、トランスファゲートのし
きい値電圧の絶対値を小さく設定できるとともにトラン
スファゲート選択信号の電圧の絶対値を低くすることが
できる。
［実施例］ 以下、この発明の実施例を図について説明する。なお、
この実施例の説明において、従来の技術の説明と重複す
る部分については適宜その説明を省略する。
この実施例の説明において、従来の技術の説明と重複す
る部分については適宜その説明を省略する。
第１図は、この発明の実施例であるCSD形固体撮像素子
の構造を示す断面図である。初めにこの固体撮像素子の
構成について説明する。図において、ｎ形半導体基板10
上に互いに間隔を隔ててｐ形不純物領域20および30,40
が形成されている。ｐ形不純物領域20とｎ形半導体基板
10間に電圧ＶPWの光検出部用電源50が接続されており、
この光検出部用電源50はｐ形不純物領域20とｎ形半導体
基板10との間に逆方向バイアスを印加し、ｐ形不純物領
域20の電位を−ＶPWに設定する。ｐ形不純物領域30,40
とｎ形半導体基板10間に電圧ＶSW（ＶPW＜ＶSW）の駆動
回路部用電源60が接続されており、この駆動回路部用電
源60はｐ形不純物領域30,40とｎ形半導体基板10との間
に逆方向バイアスを印加し、ｐ形不純物領域30,40の電
位を−ＶSWに設定する。また、ｐ形半導体領域20上に光
検出部21が形成されている。この光検出部21は、第３図
で説明したように、光検出器101〜103,111〜113,121〜1
23と、各ゲート電極201〜203,211〜213,221〜223を含
む、各トランスファゲートおよび各垂直電荷転送素子
と、蓄積ゲート300,310,320と、蓄積制御ゲート400,41
0,420と、水平CCD500と、出力カプリアンプ600とから構
成されている。ｐ形不純物領域30上にトランスファゲー
ト選択回路700が形成されており、ｐ形不純物領域40上
に垂直電荷転送素子駆動回路800が形成されている。ト
ランスファゲート選択回路700と垂直電荷転送素子駆動
回路800とは、第３図で説明したように駆動回路部を構
成している。
の構造を示す断面図である。初めにこの固体撮像素子の
構成について説明する。図において、ｎ形半導体基板10
上に互いに間隔を隔ててｐ形不純物領域20および30,40
が形成されている。ｐ形不純物領域20とｎ形半導体基板
10間に電圧ＶPWの光検出部用電源50が接続されており、
この光検出部用電源50はｐ形不純物領域20とｎ形半導体
基板10との間に逆方向バイアスを印加し、ｐ形不純物領
域20の電位を−ＶPWに設定する。ｐ形不純物領域30,40
とｎ形半導体基板10間に電圧ＶSW（ＶPW＜ＶSW）の駆動
回路部用電源60が接続されており、この駆動回路部用電
源60はｐ形不純物領域30,40とｎ形半導体基板10との間
に逆方向バイアスを印加し、ｐ形不純物領域30,40の電
位を−ＶSWに設定する。また、ｐ形半導体領域20上に光
検出部21が形成されている。この光検出部21は、第３図
で説明したように、光検出器101〜103,111〜113,121〜1
23と、各ゲート電極201〜203,211〜213,221〜223を含
む、各トランスファゲートおよび各垂直電荷転送素子
と、蓄積ゲート300,310,320と、蓄積制御ゲート400,41
0,420と、水平CCD500と、出力カプリアンプ600とから構
成されている。ｐ形不純物領域30上にトランスファゲー
ト選択回路700が形成されており、ｐ形不純物領域40上
に垂直電荷転送素子駆動回路800が形成されている。ト
ランスファゲート選択回路700と垂直電荷転送素子駆動
回路800とは、第３図で説明したように駆動回路部を構
成している。
次に、この固体撮像素子の動作について説明する。な
お、以下の説明では、説明の便宜上光検出器101に関し
て説明する。駆動回路部はｐ形不純物領域30,40上にｎ
チャンネルMOS回路で構成されるので、トランスファゲ
ート選択信号および垂直電荷転送素子駆動信号の電圧の
最低レベルはｐ形不純物領域30,40の電位までとなる。
そして|VPW｜＜|VSW｜であるので、ｐ形不純物領域20上
のトランスファゲート7,垂直電荷転送素子８のゲート電
極201に対して印加される垂直電荷転送素子駆動信号の
“L"レベルの電圧を実行的に負電圧とすることができ
る。この負電圧の大きさは|VSW−ＶPW｜となる。
お、以下の説明では、説明の便宜上光検出器101に関し
て説明する。駆動回路部はｐ形不純物領域30,40上にｎ
チャンネルMOS回路で構成されるので、トランスファゲ
ート選択信号および垂直電荷転送素子駆動信号の電圧の
最低レベルはｐ形不純物領域30,40の電位までとなる。
そして|VPW｜＜|VSW｜であるので、ｐ形不純物領域20上
のトランスファゲート7,垂直電荷転送素子８のゲート電
極201に対して印加される垂直電荷転送素子駆動信号の
“L"レベルの電圧を実行的に負電圧とすることができ
る。この負電圧の大きさは|VSW−ＶPW｜となる。
第２図は、この発明の実施例であるCSD形固体撮像素子
において、ゲート電圧を変化させたときのトランスファ
ゲートおよび垂直電荷転送素子のチャンネルポテンシャ
ルの変化を示す図である。図において、ｐ形不純物領域
20の電位から見た垂直電荷転送素子駆動信号の“L"レベ
ルの電圧はOVではなくＶG1＝−|VSW−ＶPW｜となってい
る。したがって、この第２図の垂直電荷転送素子駆動信
号の電圧振幅ＶG2−ＶG1が第５図の垂直電荷転送素子駆
動信号の電圧振幅ＶG2−ＶG1とほぼ同じであれば、第２
図のチャンネルポテンシャル振幅φC2−φC1も第５図の
チャンネルポテンシャル振幅φC2−φC1とほぼ同じにな
りこの固体撮像素子において従来の固体撮像素子と同じ
垂直電荷転送特性が得られる。このため、垂直電荷転送
素子駆動信号の“H"レベルの電圧ＶG2を従来の固体撮像
素子の場合ＶG2より小さくすることができる。トランス
ファゲート７はゲート電圧がＶG2になるまで“ON"しな
いようにすればよいが、上記のことからトランスファゲ
ート７のしきい値電圧を従来の固体撮像素子の場合のト
ランスファゲートのしきい値電圧に比べて低くすること
ができる。光検出器101の電圧振幅はトランスファゲー
ト７下の領域のポテンシャル振幅で決まるが、この発明
の場合、トランスファゲート７のしきい値電圧が低くな
った分だけトランスファゲート選択信号の電圧ＶG3を低
くでき、トランスファゲートの低電圧駆動が可能とな
る。そして、−|VSW−ＶPW｜の大きさは垂直電荷転送素
子８のｎ形不純物領域３のゲート電極201下の領域がホ
ール蓄積状態になるＶG0まで効果がある。
において、ゲート電圧を変化させたときのトランスファ
ゲートおよび垂直電荷転送素子のチャンネルポテンシャ
ルの変化を示す図である。図において、ｐ形不純物領域
20の電位から見た垂直電荷転送素子駆動信号の“L"レベ
ルの電圧はOVではなくＶG1＝−|VSW−ＶPW｜となってい
る。したがって、この第２図の垂直電荷転送素子駆動信
号の電圧振幅ＶG2−ＶG1が第５図の垂直電荷転送素子駆
動信号の電圧振幅ＶG2−ＶG1とほぼ同じであれば、第２
図のチャンネルポテンシャル振幅φC2−φC1も第５図の
チャンネルポテンシャル振幅φC2−φC1とほぼ同じにな
りこの固体撮像素子において従来の固体撮像素子と同じ
垂直電荷転送特性が得られる。このため、垂直電荷転送
素子駆動信号の“H"レベルの電圧ＶG2を従来の固体撮像
素子の場合ＶG2より小さくすることができる。トランス
ファゲート７はゲート電圧がＶG2になるまで“ON"しな
いようにすればよいが、上記のことからトランスファゲ
ート７のしきい値電圧を従来の固体撮像素子の場合のト
ランスファゲートのしきい値電圧に比べて低くすること
ができる。光検出器101の電圧振幅はトランスファゲー
ト７下の領域のポテンシャル振幅で決まるが、この発明
の場合、トランスファゲート７のしきい値電圧が低くな
った分だけトランスファゲート選択信号の電圧ＶG3を低
くでき、トランスファゲートの低電圧駆動が可能とな
る。そして、−|VSW−ＶPW｜の大きさは垂直電荷転送素
子８のｎ形不純物領域３のゲート電極201下の領域がホ
ール蓄積状態になるＶG0まで効果がある。
なお、上記実施例では、光検出部および駆動回路部がｎ
チャンネル素子である場合について説明したが、この発
明は、光検出部および駆動回路部がｐチャンネル素子で
ある場合にも適用でき、この場合にも上記実施例と同様
の効果を奏する。
チャンネル素子である場合について説明したが、この発
明は、光検出部および駆動回路部がｐチャンネル素子で
ある場合にも適用でき、この場合にも上記実施例と同様
の効果を奏する。
また、上記実施例では、CSD形固体撮像素子について説
明したが、この発明は、駆動回路部を内蔵したものであ
れば通常のCCDを用いた固体撮像素子にも適用でき、こ
の場合にも上記実施例と同様の効果を奏する。
明したが、この発明は、駆動回路部を内蔵したものであ
れば通常のCCDを用いた固体撮像素子にも適用でき、こ
の場合にも上記実施例と同様の効果を奏する。
また、上記実施例では、光検出部を１個のｐ形不純物領
域上に形成する場合について示したが、光検出部を複数
個のｐ形不純物領域上に形成してもよく、たとえば、光
検出器と出力カプリアンプとを別々のｐ形不純物領域上
に形成してもよい。
域上に形成する場合について示したが、光検出部を複数
個のｐ形不純物領域上に形成してもよく、たとえば、光
検出器と出力カプリアンプとを別々のｐ形不純物領域上
に形成してもよい。
［発明の効果］ 以上のようにこの発明によれば、光検出部と駆動回路部
とを備えた固体撮像素子において、半導体基板上に互い
に間隔を隔てて複数個の半導体領域を形成し、第１の電
源により複数個の半導体領域のうちの一部の半導体領域
の電位を第１の電位に設定し、第２の電源により複数個
の半導体領域のうちの残りの半導体領域の電位を、第１
の電位と同じ極性でかつその絶対値が第１の電位の絶対
値より大きい第２の電位に設定し、上記一部の半導体領
域上に光検出部を形成し、上記残りの半導体領域上に駆
動回路部を形成するようにしたので、電荷転送素子駆動
信号の電圧振幅を十分とったまま、上記一部の半導体領
域の第１の電位から見た電荷転送素子駆動信号の“H"レ
ベルの電圧の絶対値を小さくできる。このため、トラン
スファゲートのしきい値電圧の絶対値を小さく設定でき
るとともにトランスファゲート選択信号の電圧の絶対値
を低くすることができ、トランスファゲートを低電圧で
駆動できる固体撮像素子を得ることができる。
とを備えた固体撮像素子において、半導体基板上に互い
に間隔を隔てて複数個の半導体領域を形成し、第１の電
源により複数個の半導体領域のうちの一部の半導体領域
の電位を第１の電位に設定し、第２の電源により複数個
の半導体領域のうちの残りの半導体領域の電位を、第１
の電位と同じ極性でかつその絶対値が第１の電位の絶対
値より大きい第２の電位に設定し、上記一部の半導体領
域上に光検出部を形成し、上記残りの半導体領域上に駆
動回路部を形成するようにしたので、電荷転送素子駆動
信号の電圧振幅を十分とったまま、上記一部の半導体領
域の第１の電位から見た電荷転送素子駆動信号の“H"レ
ベルの電圧の絶対値を小さくできる。このため、トラン
スファゲートのしきい値電圧の絶対値を小さく設定でき
るとともにトランスファゲート選択信号の電圧の絶対値
を低くすることができ、トランスファゲートを低電圧で
駆動できる固体撮像素子を得ることができる。
第１図は、この発明の実施例であるCSD形固体撮像素子
の構造を示す断面図である。 第２図は、この発明の実施例であるCSD形固体撮像素子
の動作を説明するための図である。 第３図は、従来のCSD形固体撮像素子の構成を示す概略
平面図である。 第４図は、従来のCSD形固体撮像素子の一画素の断面図
である。 第５図は、従来のCSD形固体撮像素子の動作を説明する
ための図である。 図において、１はｐ形半導体基板、２は素子間分離用酸
化膜、3,5はｎ形不純物領域、４はｐ+形不純物領域、５
はゲート酸化膜、７はトランスファゲート、８は垂直電
荷転送素子、10はｎ形半導体基板、20,30,40はｐ形不純
物領域、21は光検出部、50は光検出部用電源、60は駆動
回路部用電源、101〜103,111〜113,121〜123は光検出
器、201〜203,211〜213,221〜223はゲート電極、300,31
0,320は蓄積ゲート、400,410,420は蓄積制御ゲート、50
0は水平CCD、600は出力カプリアンプ、700はトランスフ
ァゲート選択回路、800は垂直電荷転送素子駆動回路で
ある。 なお、各図中同一符号は同一または相当部分を示す。
の構造を示す断面図である。 第２図は、この発明の実施例であるCSD形固体撮像素子
の動作を説明するための図である。 第３図は、従来のCSD形固体撮像素子の構成を示す概略
平面図である。 第４図は、従来のCSD形固体撮像素子の一画素の断面図
である。 第５図は、従来のCSD形固体撮像素子の動作を説明する
ための図である。 図において、１はｐ形半導体基板、２は素子間分離用酸
化膜、3,5はｎ形不純物領域、４はｐ+形不純物領域、５
はゲート酸化膜、７はトランスファゲート、８は垂直電
荷転送素子、10はｎ形半導体基板、20,30,40はｐ形不純
物領域、21は光検出部、50は光検出部用電源、60は駆動
回路部用電源、101〜103,111〜113,121〜123は光検出
器、201〜203,211〜213,221〜223はゲート電極、300,31
0,320は蓄積ゲート、400,410,420は蓄積制御ゲート、50
0は水平CCD、600は出力カプリアンプ、700はトランスフ
ァゲート選択回路、800は垂直電荷転送素子駆動回路で
ある。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】光検出器と、該光検出器からの信号電荷を
選択的に読出すためのトランスファゲートと、該トラン
スファゲートからの信号電荷を受けてこの信号電荷を所
定方向へ転送するための電荷転送素子とを含む光検出部
と、前記トランスファゲートおよび前記電荷転送素子を
駆動する駆動回路部とを備えた固体撮像素子において、 半導体基板と、 前記半導体基板上に互いに間隔を隔てて形成され、該半
導体基板の導電形と異なる導電形の複数個の半導体領域
と、 前記複数個の半導体領域のうちの一部の半導体領域の電
位を第１の電位に設定するための第１の電源と、 前記複数個の半導体領域のうちの残りの半導体領域の電
位を、前記第１の電位と同じ極性でかつその絶対値が該
第１の電位の絶対値より大きい第２の電位に設定するた
めの第２の電源とを備え、 前記一部の半導体領域上に前記光検出部を形成し、前記
残りの半導体領域上に前記駆動回路部を形成したことを
特徴とする固体撮像素子。 - 【請求項２】前記トランスファゲートのゲート電極と前
記電荷転送素子のゲート電極とは共通の電極で構成され
る特許請求の範囲第１項記載の固体撮像素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61041285A JPH0714042B2 (ja) | 1986-02-26 | 1986-02-26 | 固体撮像素子 |
| GB8702857A GB2187039B (en) | 1986-02-26 | 1987-02-09 | Solid-state image sensor |
| DE19873705146 DE3705146A1 (de) | 1986-02-26 | 1987-02-18 | Festkoerperbildsensor |
| US07/020,194 US4808834A (en) | 1986-02-26 | 1987-02-26 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61041285A JPH0714042B2 (ja) | 1986-02-26 | 1986-02-26 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62198158A JPS62198158A (ja) | 1987-09-01 |
| JPH0714042B2 true JPH0714042B2 (ja) | 1995-02-15 |
Family
ID=12604172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61041285A Expired - Lifetime JPH0714042B2 (ja) | 1986-02-26 | 1986-02-26 | 固体撮像素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4808834A (ja) |
| JP (1) | JPH0714042B2 (ja) |
| DE (1) | DE3705146A1 (ja) |
| GB (1) | GB2187039B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3117138B2 (ja) * | 1989-09-13 | 2000-12-11 | オリンパス光学工業株式会社 | 電子スチルカメラとその撮像記録素子 |
| SG63628A1 (en) * | 1990-03-02 | 1999-03-30 | Sony Corp | Solid state image sensor |
| JP2601933B2 (ja) * | 1990-04-13 | 1997-04-23 | 株式会社東芝 | 固体撮像装置 |
| US5332903A (en) * | 1991-03-19 | 1994-07-26 | California Institute Of Technology | p-MOSFET total dose dosimeter |
| US5331164A (en) * | 1991-03-19 | 1994-07-19 | California Institute Of Technology | Particle sensor array |
| US5563404A (en) * | 1995-03-22 | 1996-10-08 | Eastman Kodak Company | Full frame CCD image sensor with altered accumulation potential |
| US5612555A (en) * | 1995-03-22 | 1997-03-18 | Eastman Kodak Company | Full frame solid-state image sensor with altered accumulation potential and method for forming same |
| JP4165250B2 (ja) * | 2003-02-21 | 2008-10-15 | セイコーエプソン株式会社 | 固体撮像装置 |
| JP2007036034A (ja) * | 2005-07-28 | 2007-02-08 | Fujifilm Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| FR2969821A1 (fr) * | 2010-12-23 | 2012-06-29 | St Microelectronics Sa | Dispositif d'imagerie matriciel a photosites a commandes monocoup de transfert de charges |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931056A (ja) * | 1982-08-13 | 1984-02-18 | Mitsubishi Electric Corp | 固体撮像素子 |
| JPS59107570A (ja) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
| JPS59108460A (ja) * | 1982-12-14 | 1984-06-22 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS6181087A (ja) * | 1984-09-28 | 1986-04-24 | Olympus Optical Co Ltd | 固体撮像装置 |
-
1986
- 1986-02-26 JP JP61041285A patent/JPH0714042B2/ja not_active Expired - Lifetime
-
1987
- 1987-02-09 GB GB8702857A patent/GB2187039B/en not_active Expired
- 1987-02-18 DE DE19873705146 patent/DE3705146A1/de active Granted
- 1987-02-26 US US07/020,194 patent/US4808834A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2187039A (en) | 1987-08-26 |
| DE3705146A1 (de) | 1987-08-27 |
| GB8702857D0 (en) | 1987-03-18 |
| US4808834A (en) | 1989-02-28 |
| DE3705146C2 (ja) | 1991-07-11 |
| GB2187039B (en) | 1989-11-08 |
| JPS62198158A (ja) | 1987-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2977060B2 (ja) | 固体撮像装置及びその制御方法 | |
| US6072206A (en) | Solid state image sensor | |
| US7538373B2 (en) | Body potential imager cell | |
| JPH0444465B2 (ja) | ||
| US5854100A (en) | Method of forming a new bipolar/CMOS pixel for high resolution imagers | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| KR100245245B1 (ko) | 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 | |
| US4223330A (en) | Solid-state imaging device | |
| JPH0714042B2 (ja) | 固体撮像素子 | |
| US6064053A (en) | Operation methods for active BiCMOS pixel for electronic shutter and image-lag elimination | |
| JPH0548071A (ja) | 固体撮像装置 | |
| US5825056A (en) | Scanning switch transistor for solid state imaging device | |
| US7471326B2 (en) | Scanning switch transistor for solid-state imaging device | |
| JP4718169B2 (ja) | Ｃｍｏｓ撮像デバイス回路 | |
| JP4507847B2 (ja) | 撮像デバイス | |
| JP2594923B2 (ja) | 固体撮像素子 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| KR20070076611A (ko) | 누설 전류를 감소시킨 이미지 센서 | |
| JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
| JP3142943B2 (ja) | 固体撮像装置 | |
| JPH08130300A (ja) | 固体撮像装置 | |
| JPS6148308B2 (ja) | ||
| JP3522340B2 (ja) | 固体撮像素子 | |
| JP2501207B2 (ja) | 光電変換装置 | |
| JPH04364678A (ja) | Ｃｃｄ固体撮像素子 |