JPH0713913A - シリアルデータ転送方法 - Google Patents
シリアルデータ転送方法Info
- Publication number
- JPH0713913A JPH0713913A JP15712793A JP15712793A JPH0713913A JP H0713913 A JPH0713913 A JP H0713913A JP 15712793 A JP15712793 A JP 15712793A JP 15712793 A JP15712793 A JP 15712793A JP H0713913 A JPH0713913 A JP H0713913A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial data
- microcomputer
- serial
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、マイクロコンピュータ及び各周辺
回路を結ぶ信号線の本数を減らし、コストダウン及びノ
イズの低減を図ることの出来るシリアルデータ転送方法
を提供することを目的とする。 【構成】 本発明によれば、マイクロコンピュータ
(5)及び複数の集積回路A,B,Cの間でシリアルデ
ータDATAをクロックCKに同期して転送する場合
に、シリアルデータDATAの上位2ビットに、集積回
路A,B,Cの選択を指示するデータ、又は、選択され
た集積回路へのシリアルデータDATAの入力を指示す
るデータ、又は、選択された集積回路からのシリアルデ
ータDATAの出力を指示するデータ等を割り当てる様
にした。
回路を結ぶ信号線の本数を減らし、コストダウン及びノ
イズの低減を図ることの出来るシリアルデータ転送方法
を提供することを目的とする。 【構成】 本発明によれば、マイクロコンピュータ
(5)及び複数の集積回路A,B,Cの間でシリアルデ
ータDATAをクロックCKに同期して転送する場合
に、シリアルデータDATAの上位2ビットに、集積回
路A,B,Cの選択を指示するデータ、又は、選択され
た集積回路へのシリアルデータDATAの入力を指示す
るデータ、又は、選択された集積回路からのシリアルデ
ータDATAの出力を指示するデータ等を割り当てる様
にした。
Description
【0001】
【産業上の利用分野】本発明は、シリアルデータ転送方
法に関する。
法に関する。
【0002】
【従来の技術】図4は従来のシリアルデータ転送方法を
示す図である。図4において、(1)(2)(3)は集
積回路A,B,Cである。(4)はマイクロコンピュー
タであり、クロックCK、該クロックCKの立下りに同
期したシリアルデータDATA、及び集積回路A,B,
Cの状態を制御するチップイネーブルCEを発生するも
のである。尚、シリアルデータDATAは、チップイネ
ーブルCEがローレベルの時、集積回路A,B,Cを選
択するアドレスデータとなり、チップイネーブルCEが
ハイレベルの時、選択された集積回路への入力データと
なる。
示す図である。図4において、(1)(2)(3)は集
積回路A,B,Cである。(4)はマイクロコンピュー
タであり、クロックCK、該クロックCKの立下りに同
期したシリアルデータDATA、及び集積回路A,B,
Cの状態を制御するチップイネーブルCEを発生するも
のである。尚、シリアルデータDATAは、チップイネ
ーブルCEがローレベルの時、集積回路A,B,Cを選
択するアドレスデータとなり、チップイネーブルCEが
ハイレベルの時、選択された集積回路への入力データと
なる。
【0003】以下、図4の動作を図5のタイムチャート
を用いて説明する。まず、チップイネーブルCEがロー
レベルになると、アドレスデータA0〜A7がクロック
CKに同期して発生し、例えば集積回路A(1)が選択
される。時刻t以後、チップイネーブルCEがハイレベ
ルに変化すると、入力データD0〜DZがクロックCK
に同期して発生し、集積回路A(1)に取り込まれる様
になっていた。
を用いて説明する。まず、チップイネーブルCEがロー
レベルになると、アドレスデータA0〜A7がクロック
CKに同期して発生し、例えば集積回路A(1)が選択
される。時刻t以後、チップイネーブルCEがハイレベ
ルに変化すると、入力データD0〜DZがクロックCK
に同期して発生し、集積回路A(1)に取り込まれる様
になっていた。
【0004】
【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータから各集積回路A,B,Cへシリアルデ
ータを転送する場合、マイクロコンピュータ及び各集積
回路A,B,Cの間に少なくとも3本の信号線が必要と
なる。従って、信号線の本数が多いのでコストアップ
し、更に信号線に重畳するノイズが干渉し合う問題があ
った。
ロコンピュータから各集積回路A,B,Cへシリアルデ
ータを転送する場合、マイクロコンピュータ及び各集積
回路A,B,Cの間に少なくとも3本の信号線が必要と
なる。従って、信号線の本数が多いのでコストアップ
し、更に信号線に重畳するノイズが干渉し合う問題があ
った。
【0005】そこで、本発明は、マイクロコンピュータ
及び各周辺回路を結ぶ信号線の本数を減らし、コストダ
ウン及びノイズの低減を図ることの出来るシリアルデー
タ転送方法を提供することを目的とする。
及び各周辺回路を結ぶ信号線の本数を減らし、コストダ
ウン及びノイズの低減を図ることの出来るシリアルデー
タ転送方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータ及び複数の周辺回路の間で
シリアルデータをクロックに同期して転送する方法にお
いて、前記シリアルデータの特定ビットに、前記周辺回
路の状態を制御するデータを割り当てた点であり、特
に、前記シリアルデータの特定ビットに、前記複数の周
辺回路の選択を指示するデータ、又は、前記選択された
周辺回路へのシリアルデータの入力を指示するデータ、
又は、前記選択された周辺回路からのシリアルデータの
出力を指示するデータを割り当てた点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータ及び複数の周辺回路の間で
シリアルデータをクロックに同期して転送する方法にお
いて、前記シリアルデータの特定ビットに、前記周辺回
路の状態を制御するデータを割り当てた点であり、特
に、前記シリアルデータの特定ビットに、前記複数の周
辺回路の選択を指示するデータ、又は、前記選択された
周辺回路へのシリアルデータの入力を指示するデータ、
又は、前記選択された周辺回路からのシリアルデータの
出力を指示するデータを割り当てた点である。
【0007】
【作用】本発明によれば、マイクロコンピュータ及び複
数の周辺回路の間でシリアルデータをクロックに同期し
て転送する場合に、シリアルデータの特定ビットに、複
数の周辺回路の選択を指示するデータ、又は、選択され
た周辺回路へのシリアルデータの入力を指示するデー
タ、又は、選択された周辺回路からのシリアルデータの
出力を指示するデータ等を割り当てる様にした。これよ
り、従来のチップイネーブルの信号線を不要とでき、マ
イクロコンピュータ及び複数の周辺回路の間の信号線を
削減できる。
数の周辺回路の間でシリアルデータをクロックに同期し
て転送する場合に、シリアルデータの特定ビットに、複
数の周辺回路の選択を指示するデータ、又は、選択され
た周辺回路へのシリアルデータの入力を指示するデー
タ、又は、選択された周辺回路からのシリアルデータの
出力を指示するデータ等を割り当てる様にした。これよ
り、従来のチップイネーブルの信号線を不要とでき、マ
イクロコンピュータ及び複数の周辺回路の間の信号線を
削減できる。
【0008】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図1は本発明のシリアルデータ転送方法を説明する
為の図である。図1において、(5)はマイクロコンピ
ュータであり、クロックCK、及び該クロックCKの立
下りに同期したシリアルデータDATAを出力するもの
である。ここで、シリアルデータDATAは8ビットを
基本単位とし、その上位2ビットを後述の集積回路の状
態を制御するデータに割り当てている。シリアルデータ
DATAの上位2ビットは4通り取り得るが、「00」
は複数の集積回路の選択、「01」は選択された集積回
路内部の表示RAMのアドレスの選択、「10」は選択
された集積回路内部の選択された表示RAMのアドレス
へのデータの書き込み、「11」は選択された集積回路
内部の選択された表示RAMのアドレスからのデータの
読み出し、等を指示する様に設定されている。(6)
(7)(8)は前述の集積回路A,B,Cであり、マイ
クロコンピュータ(5)からクロックCK及びシリアル
データDATAを転送する信号線と接続されている。
る。図1は本発明のシリアルデータ転送方法を説明する
為の図である。図1において、(5)はマイクロコンピ
ュータであり、クロックCK、及び該クロックCKの立
下りに同期したシリアルデータDATAを出力するもの
である。ここで、シリアルデータDATAは8ビットを
基本単位とし、その上位2ビットを後述の集積回路の状
態を制御するデータに割り当てている。シリアルデータ
DATAの上位2ビットは4通り取り得るが、「00」
は複数の集積回路の選択、「01」は選択された集積回
路内部の表示RAMのアドレスの選択、「10」は選択
された集積回路内部の選択された表示RAMのアドレス
へのデータの書き込み、「11」は選択された集積回路
内部の選択された表示RAMのアドレスからのデータの
読み出し、等を指示する様に設定されている。(6)
(7)(8)は前述の集積回路A,B,Cであり、マイ
クロコンピュータ(5)からクロックCK及びシリアル
データDATAを転送する信号線と接続されている。
【0009】図3は集積回路A,B,Cの一例を示す図
である。図3において、(9)はデコーダであり、シリ
アルデータDATAを解読するものである。(10)は
表示RAMであり、画像、文字等を表示する液晶パネル
等の表示位置と1対1に対応するアドレスにドットデー
タを記憶するものである。ここで、表示RAM(10)
の各アドレスは6ビットで構成される。また、文字は一
般に横5×縦7のドットパターンで展開される。即ち、
テレビ信号の水平及び垂直走査に応じて表示RAM(1
0)のアドレスをインクリメントすることで、文字のド
ットパターンを十分に読み出すことができる。(11)
は表示回路であり、表示RAM(11)から読み出され
た文字データに信号処理を施し、RGB信号を出力する
ものである。
である。図3において、(9)はデコーダであり、シリ
アルデータDATAを解読するものである。(10)は
表示RAMであり、画像、文字等を表示する液晶パネル
等の表示位置と1対1に対応するアドレスにドットデー
タを記憶するものである。ここで、表示RAM(10)
の各アドレスは6ビットで構成される。また、文字は一
般に横5×縦7のドットパターンで展開される。即ち、
テレビ信号の水平及び垂直走査に応じて表示RAM(1
0)のアドレスをインクリメントすることで、文字のド
ットパターンを十分に読み出すことができる。(11)
は表示回路であり、表示RAM(11)から読み出され
た文字データに信号処理を施し、RGB信号を出力する
ものである。
【0010】そして、デコーダ(9)はシリアルデータ
DATAを解読する訳であるが、図2(a)に示す様
に、シリアルデータDATAの上位2ビットが「00」
になると、下位6ビットA0〜A5に応じて集積回路
A,B,Cの何れか1つが選択され動作する。その後、
シリアルデータDATAの上位2ビットが「01」にな
ると、下位6ビットB0〜B5に応じて表示RAM(1
0)の何れか1つのアドレスが選択される。その後、図
2(b)に示す様に、シリアルデータDATAの上位2
ビットが「10」になると、下位6ビットD0〜D5が
表示RAM(10)の選択されたアドレスに書き込まれ
る。また、シリアルデータDATAの上位2ビットが
「11」になると、6ビットデータD0’〜D5’が表
示RAM(10)の選択されたアドレスから読み出され
る。
DATAを解読する訳であるが、図2(a)に示す様
に、シリアルデータDATAの上位2ビットが「00」
になると、下位6ビットA0〜A5に応じて集積回路
A,B,Cの何れか1つが選択され動作する。その後、
シリアルデータDATAの上位2ビットが「01」にな
ると、下位6ビットB0〜B5に応じて表示RAM(1
0)の何れか1つのアドレスが選択される。その後、図
2(b)に示す様に、シリアルデータDATAの上位2
ビットが「10」になると、下位6ビットD0〜D5が
表示RAM(10)の選択されたアドレスに書き込まれ
る。また、シリアルデータDATAの上位2ビットが
「11」になると、6ビットデータD0’〜D5’が表
示RAM(10)の選択されたアドレスから読み出され
る。
【0011】以上より、シリアルデータDATAの特定
ビットに周辺の集積回路A,B,Cを制御するデータを
割り当てたので、従来のチップイネーブルの信号線を不
要として、マイクロコンピュータ及び集積回路の間の信
号線の本数を削減できる。従って、プリント基板上でマ
イクロコンピュータ及び複数の集積回路を配線する際に
コストを低減でき、更に信号線の重畳ノイズが干渉し合
うのを低減できる。
ビットに周辺の集積回路A,B,Cを制御するデータを
割り当てたので、従来のチップイネーブルの信号線を不
要として、マイクロコンピュータ及び集積回路の間の信
号線の本数を削減できる。従って、プリント基板上でマ
イクロコンピュータ及び複数の集積回路を配線する際に
コストを低減でき、更に信号線の重畳ノイズが干渉し合
うのを低減できる。
【0012】
【発明の効果】本発明によれば、シリアルデータの特定
ビットに複数の周辺回路を制御するデータを割り当てた
ので、周辺回路を動作状態とするチップイネーブルの信
号線を不要とでき、マイクロコンピュータ及び集積回路
の間の信号線の本数を削減できる。従って、プリント基
板上でマイクロコンピュータ及び複数の集積回路を配線
する際にコストを低減でき、更に信号線の重畳ノイズが
干渉し合うのを低減できる利点が得られる。
ビットに複数の周辺回路を制御するデータを割り当てた
ので、周辺回路を動作状態とするチップイネーブルの信
号線を不要とでき、マイクロコンピュータ及び集積回路
の間の信号線の本数を削減できる。従って、プリント基
板上でマイクロコンピュータ及び複数の集積回路を配線
する際にコストを低減でき、更に信号線の重畳ノイズが
干渉し合うのを低減できる利点が得られる。
【図1】本発明のシリアルデータ転送方法を説明する為
の図である。
の図である。
【図2】図1の動作を説明する為のタイムチャートであ
る。
る。
【図3】図1の集積回路の具体回路を示す図である。
【図4】従来のシリアルデータ転送方法を説明する為の
図である。
図である。
【図5】図4の動作を説明する為のタイムチャートであ
る。
る。
(5) マイクロコンピュータ (6)(7)(8) 集積回路
Claims (2)
- 【請求項1】 マイクロコンピュータ及び複数の周辺回
路の間でシリアルデータをクロックに同期して転送する
方法において、 前記シリアルデータの特定ビットに、前記周辺回路の状
態を制御するデータを割り当てたことを特徴とするシリ
アルデータ転送方法。 - 【請求項2】 前記シリアルデータの特定ビットに、前
記複数の周辺回路の選択を指示するデータ、又は、前記
選択された周辺回路へのシリアルデータの入力を指示す
るデータ、又は、前記選択された周辺回路からのシリア
ルデータの出力を指示するデータを割り当てたことを特
徴とする請求項1記載のシリアルデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15712793A JPH0713913A (ja) | 1993-06-28 | 1993-06-28 | シリアルデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15712793A JPH0713913A (ja) | 1993-06-28 | 1993-06-28 | シリアルデータ転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0713913A true JPH0713913A (ja) | 1995-01-17 |
Family
ID=15642804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15712793A Pending JPH0713913A (ja) | 1993-06-28 | 1993-06-28 | シリアルデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0713913A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1071067A3 (en) * | 1999-07-23 | 2001-10-24 | Seiko Epson Corporation | Display driver IC and electronic device using the same |
JP2009260541A (ja) * | 2008-04-15 | 2009-11-05 | Sony Corp | 送信装置および方法、受信装置および方法、プログラム、並びに、送受信システムおよび方法 |
-
1993
- 1993-06-28 JP JP15712793A patent/JPH0713913A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1071067A3 (en) * | 1999-07-23 | 2001-10-24 | Seiko Epson Corporation | Display driver IC and electronic device using the same |
US6473059B1 (en) | 1999-07-23 | 2002-10-29 | Seiko Epson Corporation | Display driver IC and electronic device using same |
JP2009260541A (ja) * | 2008-04-15 | 2009-11-05 | Sony Corp | 送信装置および方法、受信装置および方法、プログラム、並びに、送受信システムおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6222518B1 (en) | Liquid crystal display with liquid crystal driver having display memory | |
JPH05303348A (ja) | Lcdビデオ信号インタフェース装置 | |
JPH04166990A (ja) | ディスプレイ制御装置 | |
US5657044A (en) | Liquid crystal display converter | |
JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
JPS5848105B2 (ja) | 表示装置 | |
JPH0713913A (ja) | シリアルデータ転送方法 | |
JPH0895519A (ja) | 表示制御装置 | |
JPH11133931A (ja) | 液晶階調表示回路 | |
JP2674145B2 (ja) | 表示制御装置 | |
JP3417204B2 (ja) | 車両用ナビゲーション装置 | |
JP2898283B2 (ja) | 表示制御装置 | |
JPS62240994A (ja) | 表示制御装置 | |
JPH0453991A (ja) | 液晶ディスプレイ制御装置 | |
JPH0227677B2 (ja) | ||
JPS63131181A (ja) | 文字表示装置 | |
JPS6352195A (ja) | 表示制御システム | |
JPH05108549A (ja) | メモリのアクセス方法 | |
JPH05119749A (ja) | 液晶表示装置 | |
JPS61235891A (ja) | 表示制御システム | |
JP2001195227A (ja) | 表示方法及び表示ドライバ装置 | |
JPH03188492A (ja) | 画像表示装置におけるデータの制御方式 | |
JPS6383790A (ja) | 表示制御装置 | |
JPS6383796A (ja) | 画面合成回路 | |
JPH04184388A (ja) | 表示制御装置 |