JPH0713913A - シリアルデータ転送方法 - Google Patents
シリアルデータ転送方法Info
- Publication number
- JPH0713913A JPH0713913A JP15712793A JP15712793A JPH0713913A JP H0713913 A JPH0713913 A JP H0713913A JP 15712793 A JP15712793 A JP 15712793A JP 15712793 A JP15712793 A JP 15712793A JP H0713913 A JPH0713913 A JP H0713913A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial data
- microcomputer
- serial
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、マイクロコンピュータ及び各周辺
回路を結ぶ信号線の本数を減らし、コストダウン及びノ
イズの低減を図ることの出来るシリアルデータ転送方法
を提供することを目的とする。 【構成】 本発明によれば、マイクロコンピュータ
（５）及び複数の集積回路Ａ，Ｂ，Ｃの間でシリアルデ
ータＤＡＴＡをクロックＣＫに同期して転送する場合
に、シリアルデータＤＡＴＡの上位２ビットに、集積回
路Ａ，Ｂ，Ｃの選択を指示するデータ、又は、選択され
た集積回路へのシリアルデータＤＡＴＡの入力を指示す
るデータ、又は、選択された集積回路からのシリアルデ
ータＤＡＴＡの出力を指示するデータ等を割り当てる様
にした。
回路を結ぶ信号線の本数を減らし、コストダウン及びノ
イズの低減を図ることの出来るシリアルデータ転送方法
を提供することを目的とする。 【構成】 本発明によれば、マイクロコンピュータ
（５）及び複数の集積回路Ａ，Ｂ，Ｃの間でシリアルデ
ータＤＡＴＡをクロックＣＫに同期して転送する場合
に、シリアルデータＤＡＴＡの上位２ビットに、集積回
路Ａ，Ｂ，Ｃの選択を指示するデータ、又は、選択され
た集積回路へのシリアルデータＤＡＴＡの入力を指示す
るデータ、又は、選択された集積回路からのシリアルデ
ータＤＡＴＡの出力を指示するデータ等を割り当てる様
にした。
Description
【０００１】
【産業上の利用分野】本発明は、シリアルデータ転送方
法に関する。
法に関する。
【０００２】
【従来の技術】図４は従来のシリアルデータ転送方法を
示す図である。図４において、（１）（２）（３）は集
積回路Ａ，Ｂ，Ｃである。（４）はマイクロコンピュー
タであり、クロックＣＫ、該クロックＣＫの立下りに同
期したシリアルデータＤＡＴＡ、及び集積回路Ａ，Ｂ，
Ｃの状態を制御するチップイネーブルＣＥを発生するも
のである。尚、シリアルデータＤＡＴＡは、チップイネ
ーブルＣＥがローレベルの時、集積回路Ａ，Ｂ，Ｃを選
択するアドレスデータとなり、チップイネーブルＣＥが
ハイレベルの時、選択された集積回路への入力データと
なる。
示す図である。図４において、（１）（２）（３）は集
積回路Ａ，Ｂ，Ｃである。（４）はマイクロコンピュー
タであり、クロックＣＫ、該クロックＣＫの立下りに同
期したシリアルデータＤＡＴＡ、及び集積回路Ａ，Ｂ，
Ｃの状態を制御するチップイネーブルＣＥを発生するも
のである。尚、シリアルデータＤＡＴＡは、チップイネ
ーブルＣＥがローレベルの時、集積回路Ａ，Ｂ，Ｃを選
択するアドレスデータとなり、チップイネーブルＣＥが
ハイレベルの時、選択された集積回路への入力データと
なる。
【０００３】以下、図４の動作を図５のタイムチャート
を用いて説明する。まず、チップイネーブルＣＥがロー
レベルになると、アドレスデータＡ０〜Ａ７がクロック
ＣＫに同期して発生し、例えば集積回路Ａ（１）が選択
される。時刻ｔ以後、チップイネーブルＣＥがハイレベ
ルに変化すると、入力データＤ０〜ＤＺがクロックＣＫ
に同期して発生し、集積回路Ａ（１）に取り込まれる様
になっていた。
を用いて説明する。まず、チップイネーブルＣＥがロー
レベルになると、アドレスデータＡ０〜Ａ７がクロック
ＣＫに同期して発生し、例えば集積回路Ａ（１）が選択
される。時刻ｔ以後、チップイネーブルＣＥがハイレベ
ルに変化すると、入力データＤ０〜ＤＺがクロックＣＫ
に同期して発生し、集積回路Ａ（１）に取り込まれる様
になっていた。
【０００４】
【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータから各集積回路Ａ，Ｂ，Ｃへシリアルデ
ータを転送する場合、マイクロコンピュータ及び各集積
回路Ａ，Ｂ，Ｃの間に少なくとも３本の信号線が必要と
なる。従って、信号線の本数が多いのでコストアップ
し、更に信号線に重畳するノイズが干渉し合う問題があ
った。
ロコンピュータから各集積回路Ａ，Ｂ，Ｃへシリアルデ
ータを転送する場合、マイクロコンピュータ及び各集積
回路Ａ，Ｂ，Ｃの間に少なくとも３本の信号線が必要と
なる。従って、信号線の本数が多いのでコストアップ
し、更に信号線に重畳するノイズが干渉し合う問題があ
った。
【０００５】そこで、本発明は、マイクロコンピュータ
及び各周辺回路を結ぶ信号線の本数を減らし、コストダ
ウン及びノイズの低減を図ることの出来るシリアルデー
タ転送方法を提供することを目的とする。
及び各周辺回路を結ぶ信号線の本数を減らし、コストダ
ウン及びノイズの低減を図ることの出来るシリアルデー
タ転送方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータ及び複数の周辺回路の間で
シリアルデータをクロックに同期して転送する方法にお
いて、前記シリアルデータの特定ビットに、前記周辺回
路の状態を制御するデータを割り当てた点であり、特
に、前記シリアルデータの特定ビットに、前記複数の周
辺回路の選択を指示するデータ、又は、前記選択された
周辺回路へのシリアルデータの入力を指示するデータ、
又は、前記選択された周辺回路からのシリアルデータの
出力を指示するデータを割り当てた点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータ及び複数の周辺回路の間で
シリアルデータをクロックに同期して転送する方法にお
いて、前記シリアルデータの特定ビットに、前記周辺回
路の状態を制御するデータを割り当てた点であり、特
に、前記シリアルデータの特定ビットに、前記複数の周
辺回路の選択を指示するデータ、又は、前記選択された
周辺回路へのシリアルデータの入力を指示するデータ、
又は、前記選択された周辺回路からのシリアルデータの
出力を指示するデータを割り当てた点である。
【０００７】
【作用】本発明によれば、マイクロコンピュータ及び複
数の周辺回路の間でシリアルデータをクロックに同期し
て転送する場合に、シリアルデータの特定ビットに、複
数の周辺回路の選択を指示するデータ、又は、選択され
た周辺回路へのシリアルデータの入力を指示するデー
タ、又は、選択された周辺回路からのシリアルデータの
出力を指示するデータ等を割り当てる様にした。これよ
り、従来のチップイネーブルの信号線を不要とでき、マ
イクロコンピュータ及び複数の周辺回路の間の信号線を
削減できる。
数の周辺回路の間でシリアルデータをクロックに同期し
て転送する場合に、シリアルデータの特定ビットに、複
数の周辺回路の選択を指示するデータ、又は、選択され
た周辺回路へのシリアルデータの入力を指示するデー
タ、又は、選択された周辺回路からのシリアルデータの
出力を指示するデータ等を割り当てる様にした。これよ
り、従来のチップイネーブルの信号線を不要とでき、マ
イクロコンピュータ及び複数の周辺回路の間の信号線を
削減できる。
【０００８】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のシリアルデータ転送方法を説明する
為の図である。図１において、（５）はマイクロコンピ
ュータであり、クロックＣＫ、及び該クロックＣＫの立
下りに同期したシリアルデータＤＡＴＡを出力するもの
である。ここで、シリアルデータＤＡＴＡは８ビットを
基本単位とし、その上位２ビットを後述の集積回路の状
態を制御するデータに割り当てている。シリアルデータ
ＤＡＴＡの上位２ビットは４通り取り得るが、「００」
は複数の集積回路の選択、「０１」は選択された集積回
路内部の表示ＲＡＭのアドレスの選択、「１０」は選択
された集積回路内部の選択された表示ＲＡＭのアドレス
へのデータの書き込み、「１１」は選択された集積回路
内部の選択された表示ＲＡＭのアドレスからのデータの
読み出し、等を指示する様に設定されている。（６）
（７）（８）は前述の集積回路Ａ，Ｂ，Ｃであり、マイ
クロコンピュータ（５）からクロックＣＫ及びシリアル
データＤＡＴＡを転送する信号線と接続されている。
る。図１は本発明のシリアルデータ転送方法を説明する
為の図である。図１において、（５）はマイクロコンピ
ュータであり、クロックＣＫ、及び該クロックＣＫの立
下りに同期したシリアルデータＤＡＴＡを出力するもの
である。ここで、シリアルデータＤＡＴＡは８ビットを
基本単位とし、その上位２ビットを後述の集積回路の状
態を制御するデータに割り当てている。シリアルデータ
ＤＡＴＡの上位２ビットは４通り取り得るが、「００」
は複数の集積回路の選択、「０１」は選択された集積回
路内部の表示ＲＡＭのアドレスの選択、「１０」は選択
された集積回路内部の選択された表示ＲＡＭのアドレス
へのデータの書き込み、「１１」は選択された集積回路
内部の選択された表示ＲＡＭのアドレスからのデータの
読み出し、等を指示する様に設定されている。（６）
（７）（８）は前述の集積回路Ａ，Ｂ，Ｃであり、マイ
クロコンピュータ（５）からクロックＣＫ及びシリアル
データＤＡＴＡを転送する信号線と接続されている。
【０００９】図３は集積回路Ａ，Ｂ，Ｃの一例を示す図
である。図３において、（９）はデコーダであり、シリ
アルデータＤＡＴＡを解読するものである。（１０）は
表示ＲＡＭであり、画像、文字等を表示する液晶パネル
等の表示位置と１対１に対応するアドレスにドットデー
タを記憶するものである。ここで、表示ＲＡＭ（１０）
の各アドレスは６ビットで構成される。また、文字は一
般に横５×縦７のドットパターンで展開される。即ち、
テレビ信号の水平及び垂直走査に応じて表示ＲＡＭ（１
０）のアドレスをインクリメントすることで、文字のド
ットパターンを十分に読み出すことができる。（１１）
は表示回路であり、表示ＲＡＭ（１１）から読み出され
た文字データに信号処理を施し、ＲＧＢ信号を出力する
ものである。
である。図３において、（９）はデコーダであり、シリ
アルデータＤＡＴＡを解読するものである。（１０）は
表示ＲＡＭであり、画像、文字等を表示する液晶パネル
等の表示位置と１対１に対応するアドレスにドットデー
タを記憶するものである。ここで、表示ＲＡＭ（１０）
の各アドレスは６ビットで構成される。また、文字は一
般に横５×縦７のドットパターンで展開される。即ち、
テレビ信号の水平及び垂直走査に応じて表示ＲＡＭ（１
０）のアドレスをインクリメントすることで、文字のド
ットパターンを十分に読み出すことができる。（１１）
は表示回路であり、表示ＲＡＭ（１１）から読み出され
た文字データに信号処理を施し、ＲＧＢ信号を出力する
ものである。
【００１０】そして、デコーダ（９）はシリアルデータ
ＤＡＴＡを解読する訳であるが、図２（ａ）に示す様
に、シリアルデータＤＡＴＡの上位２ビットが「００」
になると、下位６ビットＡ０〜Ａ５に応じて集積回路
Ａ，Ｂ，Ｃの何れか１つが選択され動作する。その後、
シリアルデータＤＡＴＡの上位２ビットが「０１」にな
ると、下位６ビットＢ０〜Ｂ５に応じて表示ＲＡＭ（１
０）の何れか１つのアドレスが選択される。その後、図
２（ｂ）に示す様に、シリアルデータＤＡＴＡの上位２
ビットが「１０」になると、下位６ビットＤ０〜Ｄ５が
表示ＲＡＭ（１０）の選択されたアドレスに書き込まれ
る。また、シリアルデータＤＡＴＡの上位２ビットが
「１１」になると、６ビットデータＤ０’〜Ｄ５’が表
示ＲＡＭ（１０）の選択されたアドレスから読み出され
る。
ＤＡＴＡを解読する訳であるが、図２（ａ）に示す様
に、シリアルデータＤＡＴＡの上位２ビットが「００」
になると、下位６ビットＡ０〜Ａ５に応じて集積回路
Ａ，Ｂ，Ｃの何れか１つが選択され動作する。その後、
シリアルデータＤＡＴＡの上位２ビットが「０１」にな
ると、下位６ビットＢ０〜Ｂ５に応じて表示ＲＡＭ（１
０）の何れか１つのアドレスが選択される。その後、図
２（ｂ）に示す様に、シリアルデータＤＡＴＡの上位２
ビットが「１０」になると、下位６ビットＤ０〜Ｄ５が
表示ＲＡＭ（１０）の選択されたアドレスに書き込まれ
る。また、シリアルデータＤＡＴＡの上位２ビットが
「１１」になると、６ビットデータＤ０’〜Ｄ５’が表
示ＲＡＭ（１０）の選択されたアドレスから読み出され
る。
【００１１】以上より、シリアルデータＤＡＴＡの特定
ビットに周辺の集積回路Ａ，Ｂ，Ｃを制御するデータを
割り当てたので、従来のチップイネーブルの信号線を不
要として、マイクロコンピュータ及び集積回路の間の信
号線の本数を削減できる。従って、プリント基板上でマ
イクロコンピュータ及び複数の集積回路を配線する際に
コストを低減でき、更に信号線の重畳ノイズが干渉し合
うのを低減できる。
ビットに周辺の集積回路Ａ，Ｂ，Ｃを制御するデータを
割り当てたので、従来のチップイネーブルの信号線を不
要として、マイクロコンピュータ及び集積回路の間の信
号線の本数を削減できる。従って、プリント基板上でマ
イクロコンピュータ及び複数の集積回路を配線する際に
コストを低減でき、更に信号線の重畳ノイズが干渉し合
うのを低減できる。
【００１２】
【発明の効果】本発明によれば、シリアルデータの特定
ビットに複数の周辺回路を制御するデータを割り当てた
ので、周辺回路を動作状態とするチップイネーブルの信
号線を不要とでき、マイクロコンピュータ及び集積回路
の間の信号線の本数を削減できる。従って、プリント基
板上でマイクロコンピュータ及び複数の集積回路を配線
する際にコストを低減でき、更に信号線の重畳ノイズが
干渉し合うのを低減できる利点が得られる。
ビットに複数の周辺回路を制御するデータを割り当てた
ので、周辺回路を動作状態とするチップイネーブルの信
号線を不要とでき、マイクロコンピュータ及び集積回路
の間の信号線の本数を削減できる。従って、プリント基
板上でマイクロコンピュータ及び複数の集積回路を配線
する際にコストを低減でき、更に信号線の重畳ノイズが
干渉し合うのを低減できる利点が得られる。
【図１】本発明のシリアルデータ転送方法を説明する為
の図である。
の図である。
【図２】図１の動作を説明する為のタイムチャートであ
る。
る。
【図３】図１の集積回路の具体回路を示す図である。
【図４】従来のシリアルデータ転送方法を説明する為の
図である。
図である。
【図５】図４の動作を説明する為のタイムチャートであ
る。
る。
（５） マイクロコンピュータ （６）（７）（８） 集積回路
Claims (2)
- 【請求項１】 マイクロコンピュータ及び複数の周辺回
路の間でシリアルデータをクロックに同期して転送する
方法において、 前記シリアルデータの特定ビットに、前記周辺回路の状
態を制御するデータを割り当てたことを特徴とするシリ
アルデータ転送方法。 - 【請求項２】 前記シリアルデータの特定ビットに、前
記複数の周辺回路の選択を指示するデータ、又は、前記
選択された周辺回路へのシリアルデータの入力を指示す
るデータ、又は、前記選択された周辺回路からのシリア
ルデータの出力を指示するデータを割り当てたことを特
徴とする請求項１記載のシリアルデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15712793A JPH0713913A (ja) | 1993-06-28 | 1993-06-28 | シリアルデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15712793A JPH0713913A (ja) | 1993-06-28 | 1993-06-28 | シリアルデータ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713913A true JPH0713913A (ja) | 1995-01-17 |
Family
ID=15642804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15712793A Pending JPH0713913A (ja) | 1993-06-28 | 1993-06-28 | シリアルデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713913A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1071067A3 (en) * | 1999-07-23 | 2001-10-24 | Seiko Epson Corporation | Display driver IC and electronic device using the same |
| JP2009260541A (ja) * | 2008-04-15 | 2009-11-05 | Sony Corp | 送信装置および方法、受信装置および方法、プログラム、並びに、送受信システムおよび方法 |
-
1993
- 1993-06-28 JP JP15712793A patent/JPH0713913A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1071067A3 (en) * | 1999-07-23 | 2001-10-24 | Seiko Epson Corporation | Display driver IC and electronic device using the same |
| US6473059B1 (en) | 1999-07-23 | 2002-10-29 | Seiko Epson Corporation | Display driver IC and electronic device using same |
| JP2009260541A (ja) * | 2008-04-15 | 2009-11-05 | Sony Corp | 送信装置および方法、受信装置および方法、プログラム、並びに、送受信システムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222518B1 (en) | Liquid crystal display with liquid crystal driver having display memory | |
| JPH05303348A (ja) | Ｌｃｄビデオ信号インタフェース装置 | |
| JPH04166990A (ja) | ディスプレイ制御装置 | |
| US5657044A (en) | Liquid crystal display converter | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JPS5848105B2 (ja) | 表示装置 | |
| JPH0713913A (ja) | シリアルデータ転送方法 | |
| JPH0895519A (ja) | 表示制御装置 | |
| JPH11133931A (ja) | 液晶階調表示回路 | |
| JP2674145B2 (ja) | 表示制御装置 | |
| JP3417204B2 (ja) | 車両用ナビゲーション装置 | |
| JP2898283B2 (ja) | 表示制御装置 | |
| JPS62240994A (ja) | 表示制御装置 | |
| JPH0453991A (ja) | 液晶ディスプレイ制御装置 | |
| JPH0227677B2 (ja) | ||
| JPS63131181A (ja) | 文字表示装置 | |
| JPS6352195A (ja) | 表示制御システム | |
| JPH05108549A (ja) | メモリのアクセス方法 | |
| JPH05119749A (ja) | 液晶表示装置 | |
| JPS61235891A (ja) | 表示制御システム | |
| JP2001195227A (ja) | 表示方法及び表示ドライバ装置 | |
| JPH03188492A (ja) | 画像表示装置におけるデータの制御方式 | |
| JPS6383790A (ja) | 表示制御装置 | |
| JPS6383796A (ja) | 画面合成回路 | |
| JPH04184388A (ja) | 表示制御装置 |