JPH0713913A - Serial data transferring method - Google Patents

Abstract

PURPOSE:To provide a serial data transferring method in which the number of signal lines for connecting a microcomputer with each peripheral circuit can be decreased, cost down can be attained, and noise can be reduced. CONSTITUTION:At the time of transferring serial data DATA synchronously with a clock CK between a microcomputer 5 and integrated circuits A6, B7, and C8, data for instruction of the selection of the integrated circuit A6, B7, and C8, data for instruction of the input of the serial data DATA to the selected integrated circuit, or data for instruction of the output of the serial data DATA from the selected integrated circuit or the like are assigned to the high-order 2 bits of the serial data DATA.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、シリアルデータ転送方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a serial data transfer method.

【０００２】[0002]

【従来の技術】図４は従来のシリアルデータ転送方法を
示す図である。図４において、（１）（２）（３）は集
積回路Ａ，Ｂ，Ｃである。（４）はマイクロコンピュー
タであり、クロックＣＫ、該クロックＣＫの立下りに同
期したシリアルデータＤＡＴＡ、及び集積回路Ａ，Ｂ，
Ｃの状態を制御するチップイネーブルＣＥを発生するも
のである。尚、シリアルデータＤＡＴＡは、チップイネ
ーブルＣＥがローレベルの時、集積回路Ａ，Ｂ，Ｃを選
択するアドレスデータとなり、チップイネーブルＣＥが
ハイレベルの時、選択された集積回路への入力データと
なる。2. Description of the Related Art FIG. 4 is a diagram showing a conventional serial data transfer method. In FIG. 4, (1), (2) and (3) are integrated circuits A, B and C. (4) is a microcomputer, which includes a clock CK, serial data DATA synchronized with the falling edge of the clock CK, and integrated circuits A, B,
A chip enable CE that controls the state of C is generated. The serial data DATA becomes address data for selecting the integrated circuits A, B, and C when the chip enable CE is at the low level, and becomes input data to the selected integrated circuit when the chip enable CE is at the high level. .

【０００３】以下、図４の動作を図５のタイムチャート
を用いて説明する。まず、チップイネーブルＣＥがロー
レベルになると、アドレスデータＡ０〜Ａ７がクロック
ＣＫに同期して発生し、例えば集積回路Ａ（１）が選択
される。時刻ｔ以後、チップイネーブルＣＥがハイレベ
ルに変化すると、入力データＤ０〜ＤＺがクロックＣＫ
に同期して発生し、集積回路Ａ（１）に取り込まれる様
になっていた。The operation of FIG. 4 will be described below with reference to the time chart of FIG. First, when the chip enable CE becomes low level, the address data A0 to A7 are generated in synchronization with the clock CK, and, for example, the integrated circuit A (1) is selected. After the time t, when the chip enable CE changes to the high level, the input data D0 to DZ becomes the clock CK.
It was generated in synchronism with, and was taken into the integrated circuit A (1).

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータから各集積回路Ａ，Ｂ，Ｃへシリアルデ
ータを転送する場合、マイクロコンピュータ及び各集積
回路Ａ，Ｂ，Ｃの間に少なくとも３本の信号線が必要と
なる。従って、信号線の本数が多いのでコストアップ
し、更に信号線に重畳するノイズが干渉し合う問題があ
った。However, when serial data is transferred from the microcomputer to each integrated circuit A, B, C, at least three signal lines are provided between the microcomputer and each integrated circuit A, B, C. Is required. Therefore, since the number of signal lines is large, the cost is increased, and there is a problem that noises superimposed on the signal lines interfere with each other.

【０００５】そこで、本発明は、マイクロコンピュータ
及び各周辺回路を結ぶ信号線の本数を減らし、コストダ
ウン及びノイズの低減を図ることの出来るシリアルデー
タ転送方法を提供することを目的とする。Therefore, it is an object of the present invention to provide a serial data transfer method capable of reducing the number of signal lines connecting a microcomputer and each peripheral circuit to reduce cost and noise.

【０００６】[0006]

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータ及び複数の周辺回路の間で
シリアルデータをクロックに同期して転送する方法にお
いて、前記シリアルデータの特定ビットに、前記周辺回
路の状態を制御するデータを割り当てた点であり、特
に、前記シリアルデータの特定ビットに、前記複数の周
辺回路の選択を指示するデータ、又は、前記選択された
周辺回路へのシリアルデータの入力を指示するデータ、
又は、前記選択された周辺回路からのシリアルデータの
出力を指示するデータを割り当てた点である。The present invention has been made to solve the above problems, and is characterized in that serial data is used as a clock between a microcomputer and a plurality of peripheral circuits. In the synchronous transfer method, data for controlling the state of the peripheral circuit is assigned to a specific bit of the serial data, and in particular, a selection of the plurality of peripheral circuits is performed for a specific bit of the serial data. Data to instruct, or data to instruct input of serial data to the selected peripheral circuit,
Alternatively, data is assigned to instruct output of serial data from the selected peripheral circuit.

【０００７】[0007]

【作用】本発明によれば、マイクロコンピュータ及び複
数の周辺回路の間でシリアルデータをクロックに同期し
て転送する場合に、シリアルデータの特定ビットに、複
数の周辺回路の選択を指示するデータ、又は、選択され
た周辺回路へのシリアルデータの入力を指示するデー
タ、又は、選択された周辺回路からのシリアルデータの
出力を指示するデータ等を割り当てる様にした。これよ
り、従来のチップイネーブルの信号線を不要とでき、マ
イクロコンピュータ及び複数の周辺回路の間の信号線を
削減できる。According to the present invention, when serial data is transferred in synchronization with a clock between a microcomputer and a plurality of peripheral circuits, data for instructing selection of a plurality of peripheral circuits to a specific bit of the serial data, Alternatively, data for instructing the input of serial data to the selected peripheral circuit, or data for instructing the output of serial data from the selected peripheral circuit is assigned. As a result, the conventional chip enable signal line can be eliminated, and the signal line between the microcomputer and the plurality of peripheral circuits can be reduced.

【０００８】[0008]

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のシリアルデータ転送方法を説明する
為の図である。図１において、（５）はマイクロコンピ
ュータであり、クロックＣＫ、及び該クロックＣＫの立
下りに同期したシリアルデータＤＡＴＡを出力するもの
である。ここで、シリアルデータＤＡＴＡは８ビットを
基本単位とし、その上位２ビットを後述の集積回路の状
態を制御するデータに割り当てている。シリアルデータ
ＤＡＴＡの上位２ビットは４通り取り得るが、「００」
は複数の集積回路の選択、「０１」は選択された集積回
路内部の表示ＲＡＭのアドレスの選択、「１０」は選択
された集積回路内部の選択された表示ＲＡＭのアドレス
へのデータの書き込み、「１１」は選択された集積回路
内部の選択された表示ＲＡＭのアドレスからのデータの
読み出し、等を指示する様に設定されている。（６）
（７）（８）は前述の集積回路Ａ，Ｂ，Ｃであり、マイ
クロコンピュータ（５）からクロックＣＫ及びシリアル
データＤＡＴＡを転送する信号線と接続されている。The details of the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram for explaining the serial data transfer method of the present invention. In FIG. 1, (5) is a microcomputer which outputs a clock CK and serial data DATA synchronized with the falling edge of the clock CK. Here, the serial data DATA has 8 bits as a basic unit, and the upper 2 bits thereof are assigned to data for controlling the state of an integrated circuit described later. There are four possible upper 2 bits of serial data DATA, but "00"
Is a selection of a plurality of integrated circuits, "01" is a selection of an address of a display RAM inside the selected integrated circuit, "10" is a writing of data to an address of a selected display RAM inside the selected integrated circuit, "11" is set to instruct reading of data from the address of the selected display RAM in the selected integrated circuit. (6)
(7) and (8) are the integrated circuits A, B, and C described above, which are connected to the signal line for transferring the clock CK and the serial data DATA from the microcomputer (5).

【０００９】図３は集積回路Ａ，Ｂ，Ｃの一例を示す図
である。図３において、（９）はデコーダであり、シリ
アルデータＤＡＴＡを解読するものである。（１０）は
表示ＲＡＭであり、画像、文字等を表示する液晶パネル
等の表示位置と１対１に対応するアドレスにドットデー
タを記憶するものである。ここで、表示ＲＡＭ（１０）
の各アドレスは６ビットで構成される。また、文字は一
般に横５×縦７のドットパターンで展開される。即ち、
テレビ信号の水平及び垂直走査に応じて表示ＲＡＭ（１
０）のアドレスをインクリメントすることで、文字のド
ットパターンを十分に読み出すことができる。（１１）
は表示回路であり、表示ＲＡＭ（１１）から読み出され
た文字データに信号処理を施し、ＲＧＢ信号を出力する
ものである。FIG. 3 is a diagram showing an example of the integrated circuits A, B and C. In FIG. 3, (9) is a decoder for decoding the serial data DATA. Reference numeral (10) is a display RAM, which stores dot data at an address corresponding to a display position of a liquid crystal panel or the like for displaying images, characters, etc. Here, the display RAM (10)
Each address is composed of 6 bits. Characters are generally developed in a dot pattern of horizontal 5 × vertical 7. That is,
In accordance with the horizontal and vertical scanning of the TV signal, the display RAM (1
By incrementing the address of 0), the dot pattern of the character can be sufficiently read. (11)
Is a display circuit, which performs signal processing on the character data read from the display RAM (11) and outputs an RGB signal.

【００１０】そして、デコーダ（９）はシリアルデータ
ＤＡＴＡを解読する訳であるが、図２（ａ）に示す様
に、シリアルデータＤＡＴＡの上位２ビットが「００」
になると、下位６ビットＡ０〜Ａ５に応じて集積回路
Ａ，Ｂ，Ｃの何れか１つが選択され動作する。その後、
シリアルデータＤＡＴＡの上位２ビットが「０１」にな
ると、下位６ビットＢ０〜Ｂ５に応じて表示ＲＡＭ（１
０）の何れか１つのアドレスが選択される。その後、図
２（ｂ）に示す様に、シリアルデータＤＡＴＡの上位２
ビットが「１０」になると、下位６ビットＤ０〜Ｄ５が
表示ＲＡＭ（１０）の選択されたアドレスに書き込まれ
る。また、シリアルデータＤＡＴＡの上位２ビットが
「１１」になると、６ビットデータＤ０’〜Ｄ５’が表
示ＲＡＭ（１０）の選択されたアドレスから読み出され
る。The decoder (9) decodes the serial data DATA. As shown in FIG. 2 (a), the upper 2 bits of the serial data DATA are "00".
Then, any one of the integrated circuits A, B and C is selected and operated according to the lower 6 bits A0 to A5. afterwards,
When the upper 2 bits of the serial data DATA become "01", the display RAM (1 is set according to the lower 6 bits B0 to B5.
Any one of the addresses 0) is selected. After that, as shown in FIG. 2B, the upper 2 of the serial data DATA
When the bit becomes "10", the lower 6 bits D0 to D5 are written to the selected address of the display RAM (10). When the upper 2 bits of the serial data DATA become "11", the 6-bit data D0 'to D5' are read from the selected address of the display RAM (10).

【００１１】以上より、シリアルデータＤＡＴＡの特定
ビットに周辺の集積回路Ａ，Ｂ，Ｃを制御するデータを
割り当てたので、従来のチップイネーブルの信号線を不
要として、マイクロコンピュータ及び集積回路の間の信
号線の本数を削減できる。従って、プリント基板上でマ
イクロコンピュータ及び複数の集積回路を配線する際に
コストを低減でき、更に信号線の重畳ノイズが干渉し合
うのを低減できる。As described above, since the data for controlling the peripheral integrated circuits A, B, and C is assigned to the specific bit of the serial data DATA, the conventional chip enable signal line is unnecessary, and the data between the microcomputer and the integrated circuit is eliminated. The number of signal lines can be reduced. Therefore, it is possible to reduce the cost when wiring the microcomputer and the plurality of integrated circuits on the printed circuit board, and further it is possible to reduce the interference of the superimposed noises of the signal lines.

【００１２】[0012]

【発明の効果】本発明によれば、シリアルデータの特定
ビットに複数の周辺回路を制御するデータを割り当てた
ので、周辺回路を動作状態とするチップイネーブルの信
号線を不要とでき、マイクロコンピュータ及び集積回路
の間の信号線の本数を削減できる。従って、プリント基
板上でマイクロコンピュータ及び複数の集積回路を配線
する際にコストを低減でき、更に信号線の重畳ノイズが
干渉し合うのを低減できる利点が得られる。According to the present invention, since data for controlling a plurality of peripheral circuits is assigned to a specific bit of serial data, a chip enable signal line for operating the peripheral circuits can be eliminated, and a microcomputer and The number of signal lines between the integrated circuits can be reduced. Therefore, it is possible to reduce the cost when wiring the microcomputer and the plurality of integrated circuits on the printed circuit board, and further it is possible to reduce the interference of the superimposed noises of the signal lines.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のシリアルデータ転送方法を説明する為
の図である。FIG. 1 is a diagram for explaining a serial data transfer method of the present invention.

【図２】図１の動作を説明する為のタイムチャートであ
る。FIG. 2 is a time chart for explaining the operation of FIG.

【図３】図１の集積回路の具体回路を示す図である。3 is a diagram showing a specific circuit of the integrated circuit of FIG.

【図４】従来のシリアルデータ転送方法を説明する為の
図である。FIG. 4 is a diagram for explaining a conventional serial data transfer method.

【図５】図４の動作を説明する為のタイムチャートであ
る。FIG. 5 is a time chart for explaining the operation of FIG.

【符号の説明】[Explanation of symbols]

（５） マイクロコンピュータ （６）（７）（８） 集積回路 (5) Microcomputer (6) (7) (8) Integrated circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 マイクロコンピュータ及び複数の周辺回
路の間でシリアルデータをクロックに同期して転送する
方法において、 前記シリアルデータの特定ビットに、前記周辺回路の状
態を制御するデータを割り当てたことを特徴とするシリ
アルデータ転送方法。1. A method of transferring serial data in synchronization with a clock between a microcomputer and a plurality of peripheral circuits, wherein data for controlling a state of the peripheral circuit is assigned to a specific bit of the serial data. Characteristic serial data transfer method. 【請求項２】 前記シリアルデータの特定ビットに、前
記複数の周辺回路の選択を指示するデータ、又は、前記
選択された周辺回路へのシリアルデータの入力を指示す
るデータ、又は、前記選択された周辺回路からのシリア
ルデータの出力を指示するデータを割り当てたことを特
徴とする請求項１記載のシリアルデータ転送方法。2. A specific bit of the serial data, data instructing selection of the plurality of peripheral circuits, data instructing input of serial data to the selected peripheral circuit, or the selected bit. 2. The serial data transfer method according to claim 1, wherein data instructing output of serial data from the peripheral circuit is assigned.