JPH07135270A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH07135270A JPH07135270A JP5282340A JP28234093A JPH07135270A JP H07135270 A JPH07135270 A JP H07135270A JP 5282340 A JP5282340 A JP 5282340A JP 28234093 A JP28234093 A JP 28234093A JP H07135270 A JPH07135270 A JP H07135270A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- ceramic
- semiconductor integrated
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 セラミックパッケージの搬送効率を向上し、
ボンディング時におけるパターン認識時間を短縮できる
半導体集積回路装置の製造方法を提供する。 【構成】 複数個のセラミックパッケージ２の相互間に
分割溝７ａを設けてブロック状に形成してダイボンディ
ング、ワイヤボンディング、および気密封止をした後、
分割溝７ａにより個々のセラミックパッケージ２に分割
する。本方法によれば、複数のセラミックパッケージ２
をそのまま製造工程に流すことができるので、搬送効率
の向上を図ることができ、セラミックパッケージ２を搭
載するためのキャリアも不要になる。さらに、ブロック
化されたセラミックパッケージ２を一単位としてパター
ン認識することができるので、ボンディング時における
パターン認識時間を短縮することができる。
ボンディング時におけるパターン認識時間を短縮できる
半導体集積回路装置の製造方法を提供する。 【構成】 複数個のセラミックパッケージ２の相互間に
分割溝７ａを設けてブロック状に形成してダイボンディ
ング、ワイヤボンディング、および気密封止をした後、
分割溝７ａにより個々のセラミックパッケージ２に分割
する。本方法によれば、複数のセラミックパッケージ２
をそのまま製造工程に流すことができるので、搬送効率
の向上を図ることができ、セラミックパッケージ２を搭
載するためのキャリアも不要になる。さらに、ブロック
化されたセラミックパッケージ２を一単位としてパター
ン認識することができるので、ボンディング時における
パターン認識時間を短縮することができる。
Description
【０００１】
【産業上の利用分野】本発明は、メタライズパターンが
形成されたセラミックパッケージによって半導体チップ
が封止された半導体集積回路装置の製造技術に関する。
形成されたセラミックパッケージによって半導体チップ
が封止された半導体集積回路装置の製造技術に関する。
【０００２】
【従来の技術】たとえば、リードレス・セラミック・チ
ップ・キャリア−ＬｅａｄｌｅｓｓＣｅｒａｍｉｃ Ｃ
ｈｉｐ Ｃａｒｒｉｅｒ−（以下、「ＬＣＣ」とい
う。）などのようなセラミックパッケージによる半導体
集積回路装置の製造においては、アルミナグリーンシー
トにメタライズパターンを形成して焼成し、多層構造と
したセラミックパッケージを、一個ごとに分離した状態
でキャリア（搬送治具）に複数個搭載して製造工程に流
している。
ップ・キャリア−ＬｅａｄｌｅｓｓＣｅｒａｍｉｃ Ｃ
ｈｉｐ Ｃａｒｒｉｅｒ−（以下、「ＬＣＣ」とい
う。）などのようなセラミックパッケージによる半導体
集積回路装置の製造においては、アルミナグリーンシー
トにメタライズパターンを形成して焼成し、多層構造と
したセラミックパッケージを、一個ごとに分離した状態
でキャリア（搬送治具）に複数個搭載して製造工程に流
している。
【０００３】そして、この製造工程において半導体チッ
プをダイボンディングし、次に半導体チップとメタライ
ズリードとをワイヤボンディングし、メタルキャップな
どでこの半導体チップを気密封止をして完成品の半導体
集積回路装置としている。
プをダイボンディングし、次に半導体チップとメタライ
ズリードとをワイヤボンディングし、メタルキャップな
どでこの半導体チップを気密封止をして完成品の半導体
集積回路装置としている。
【０００４】
【発明が解決しようとする課題】このような従来の半導
体集積回路装置の製造方法によれば、一個ごとに分離し
たセラミックパッケージをキャリアに搭載するために搬
送効率が悪化するのみならず、キャリアの製作費用が必
要であり、また、キャリアの保管や管理の手間が必要で
あるという問題があった。特に、製造する半導体集積回
路装置の外形が異なる場合には、異なる種類分のキャリ
アが必要になり、キャリアの製作費や保管等は一層大き
な問題となっている。
体集積回路装置の製造方法によれば、一個ごとに分離し
たセラミックパッケージをキャリアに搭載するために搬
送効率が悪化するのみならず、キャリアの製作費用が必
要であり、また、キャリアの保管や管理の手間が必要で
あるという問題があった。特に、製造する半導体集積回
路装置の外形が異なる場合には、異なる種類分のキャリ
アが必要になり、キャリアの製作費や保管等は一層大き
な問題となっている。
【０００５】さらに、ダイボンディングやワイヤボンデ
ィングの際にはボンディング位置を出すためにパターン
認識法を採用しているが、一個ごとに分離したセラミッ
クパッケージの場合には個々にパターン認識をする必要
があり、セラミックパッケージ１個につき２カ所程度の
認識場所を必要とする従来の方法では、多量の半導体集
積回路装置を製造するには多くの認識時間がかかるとい
う問題もある。
ィングの際にはボンディング位置を出すためにパターン
認識法を採用しているが、一個ごとに分離したセラミッ
クパッケージの場合には個々にパターン認識をする必要
があり、セラミックパッケージ１個につき２カ所程度の
認識場所を必要とする従来の方法では、多量の半導体集
積回路装置を製造するには多くの認識時間がかかるとい
う問題もある。
【０００６】そこで、本発明の目的は、製造工程におけ
るセラミックパッケージの搬送効率を向上することので
きる半導体集積回路装置の製造に関する技術を提供する
ことにある。
るセラミックパッケージの搬送効率を向上することので
きる半導体集積回路装置の製造に関する技術を提供する
ことにある。
【０００７】本発明の他の目的は、セラミックパッケー
ジを製造工程に流す場合に、キャリアを必要としない半
導体集積回路装置の製造に関する技術を提供することに
ある。
ジを製造工程に流す場合に、キャリアを必要としない半
導体集積回路装置の製造に関する技術を提供することに
ある。
【０００８】本発明の、さらに他の目的は、ダイボンデ
ィングやワイヤボンディングの際におけるパターン認識
時間を短縮することができる半導体集積回路装置の製造
に関する技術を提供することにある。
ィングやワイヤボンディングの際におけるパターン認識
時間を短縮することができる半導体集積回路装置の製造
に関する技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
【００１１】すなわち、本発明の半導体集積回路装置の
製造方法は、複数個のセラミックパッケージの相互間に
分割溝を設けてブロック状に形成して半導体チップをダ
イボンディングおよびワイヤボンディングし、気密封止
をした後に、前記の分割溝により個々のセラミックパッ
ケージに分割するものである。
製造方法は、複数個のセラミックパッケージの相互間に
分割溝を設けてブロック状に形成して半導体チップをダ
イボンディングおよびワイヤボンディングし、気密封止
をした後に、前記の分割溝により個々のセラミックパッ
ケージに分割するものである。
【００１２】また、本発明の半導体集積回路装置の製造
方法は、複数個のセラミックパッケージの裏面を貼着基
材に貼着してブロック状に形成し、半導体チップをダイ
ボンディングおよびワイヤボンディングし、気密封止を
した後に、このセラミックパッケージを貼着基材から剥
離するものである。
方法は、複数個のセラミックパッケージの裏面を貼着基
材に貼着してブロック状に形成し、半導体チップをダイ
ボンディングおよびワイヤボンディングし、気密封止を
した後に、このセラミックパッケージを貼着基材から剥
離するものである。
【００１３】
【作用】上記のような半導体集積回路装置の製造方法に
よれば、ブロック状に一体的に形成された複数のセラミ
ックパッケージをそのまま製造工程に流すことができる
ので、製造工程におけるセラミックパッケージの搬送効
率の向上を図ることができる。また、セラミックパッケ
ージを搭載するためのキャリアが不要になるので、キャ
リアの製作や保管や管理の必要がない。さらに、ブロッ
ク状の複数のセラミックパッケージを一単位としてパタ
ーン認識することができるので、ダイボンディングやワ
イヤボンディングの際におけるパターン認識時間を短縮
することが可能になる。
よれば、ブロック状に一体的に形成された複数のセラミ
ックパッケージをそのまま製造工程に流すことができる
ので、製造工程におけるセラミックパッケージの搬送効
率の向上を図ることができる。また、セラミックパッケ
ージを搭載するためのキャリアが不要になるので、キャ
リアの製作や保管や管理の必要がない。さらに、ブロッ
ク状の複数のセラミックパッケージを一単位としてパタ
ーン認識することができるので、ダイボンディングやワ
イヤボンディングの際におけるパターン認識時間を短縮
することが可能になる。
【００１４】
【実施例】以下、本発明の実施例を、図面に基づいてさ
らに詳細に説明する。
らに詳細に説明する。
【００１５】（実施例１）図１は本発明の一実施例であ
る半導体集積回路装置の製造方法を示すブロック図、図
２はその半導体集積回路装置の製造方法によるセラミッ
クパッケージを示す斜視図、図３はその半導体集積回路
装置の製造方法により製造される半導体集積回路装置を
示す斜視図である。
る半導体集積回路装置の製造方法を示すブロック図、図
２はその半導体集積回路装置の製造方法によるセラミッ
クパッケージを示す斜視図、図３はその半導体集積回路
装置の製造方法により製造される半導体集積回路装置を
示す斜視図である。
【００１６】本実施例により製造される半導体集積回路
装置１は、図３に示すように面実装形のＬＣＣタイプで
あり、裏面に図示しないメタライズパッドが形成された
メタライズパターンを有するセラミックパッケージ２の
中央部に半導体チップ３がボンディングされ、半導体チ
ップ３とメタライズリード４とがネイルヘッド法によっ
てワイヤボンディングされて、たとえば金線５を介して
電気的に接続されているものである。また、半導体チッ
プ３はメタルキャップ６によって気密封止され、外部雰
囲気から遮断されている。
装置１は、図３に示すように面実装形のＬＣＣタイプで
あり、裏面に図示しないメタライズパッドが形成された
メタライズパターンを有するセラミックパッケージ２の
中央部に半導体チップ３がボンディングされ、半導体チ
ップ３とメタライズリード４とがネイルヘッド法によっ
てワイヤボンディングされて、たとえば金線５を介して
電気的に接続されているものである。また、半導体チッ
プ３はメタルキャップ６によって気密封止され、外部雰
囲気から遮断されている。
【００１７】このセラミックパッケージ２は大型のセラ
ミック板（図示せず）を用いて製造されるもので、図２
に示すように、相互間に分割溝７ａが設けられてブロッ
ク化されたもの（以下、実施例１において「パッケージ
ブロック」という。）７であり、したがって、複数個の
セラミックパッケージ２が一体的になっている。
ミック板（図示せず）を用いて製造されるもので、図２
に示すように、相互間に分割溝７ａが設けられてブロッ
ク化されたもの（以下、実施例１において「パッケージ
ブロック」という。）７であり、したがって、複数個の
セラミックパッケージ２が一体的になっている。
【００１８】図１に示すように、パッケージブロック製
造工程８で製造されたセラミックパッケージ２は、その
ままの状態、すなわち個々のセラミックパッケージ２に
分離されていないパッケージブロック７の状態で製造工
程に流され、半導体チップ３がその中央部にそれぞれダ
イボンディング９される。ここで、このダイボンディン
グ９においては、ボンディング位置を出すためにパター
ン認識法が採用されているが、パターン認識はパッケー
ジブロック７を一単位として行われるようになってい
る。
造工程８で製造されたセラミックパッケージ２は、その
ままの状態、すなわち個々のセラミックパッケージ２に
分離されていないパッケージブロック７の状態で製造工
程に流され、半導体チップ３がその中央部にそれぞれダ
イボンディング９される。ここで、このダイボンディン
グ９においては、ボンディング位置を出すためにパター
ン認識法が採用されているが、パターン認識はパッケー
ジブロック７を一単位として行われるようになってい
る。
【００１９】次に、ダイボンディング９された半導体チ
ップ３とセラミックパッケージ２のメタライズリード４
とが、たとえば金線５によってネイルヘッド法によりワ
イヤボンディング１０されて電気的に接続される。ネイ
ルヘッド法によりワイヤボンディング１０されるのは、
ウェッジボンディング法等と異なってボンディング時に
おける方向性がないためであり、したがってパッケージ
ブロック７側を回転させることなくワイヤボンディング
１０が可能となっている。また、ワイヤボンディング１
０においても位置検出のためにパターン認識法が採用さ
れており、パッケージブロック７を一単位としてパター
ン認識が行われる。
ップ３とセラミックパッケージ２のメタライズリード４
とが、たとえば金線５によってネイルヘッド法によりワ
イヤボンディング１０されて電気的に接続される。ネイ
ルヘッド法によりワイヤボンディング１０されるのは、
ウェッジボンディング法等と異なってボンディング時に
おける方向性がないためであり、したがってパッケージ
ブロック７側を回転させることなくワイヤボンディング
１０が可能となっている。また、ワイヤボンディング１
０においても位置検出のためにパターン認識法が採用さ
れており、パッケージブロック７を一単位としてパター
ン認識が行われる。
【００２０】パッケージブロック７として一体となった
状態で半導体チップ３とメタライズリード４とがワイヤ
ボンディング１０されたセラミックパッケージ２は、半
導体チップ３を外部雰囲気から遮断するために、たとえ
ばメタルキャップ６でそれぞれ気密封止１１される。
状態で半導体チップ３とメタライズリード４とがワイヤ
ボンディング１０されたセラミックパッケージ２は、半
導体チップ３を外部雰囲気から遮断するために、たとえ
ばメタルキャップ６でそれぞれ気密封止１１される。
【００２１】そして、気密封止１１後に、形成された分
割溝７ａによりパッケージブロック７は個々のセラミッ
クパッケージ２に分割１２され、これによって半導体集
積回路装置１が完成することになる。
割溝７ａによりパッケージブロック７は個々のセラミッ
クパッケージ２に分割１２され、これによって半導体集
積回路装置１が完成することになる。
【００２２】このように、本実施例に記載した製造方法
によれば、最終段階で分割溝７ａによって個々のセラミ
ックパッケージ２に分割することによって、ブロック状
に一体的に形成されたパッケージブロック７を製造工程
に流すことが可能となり、半導体集積回路装置１の製造
工程におけるセラミックパッケージ２の搬送効率の向上
を図ることができる。また、同様にパッケージブロック
７をそのまま製造工程に流すことで、セラミックパッケ
ージ２を搭載するためのキャリアが不要になり、キャリ
アの製作や保管や管理の必要がなくなる。
によれば、最終段階で分割溝７ａによって個々のセラミ
ックパッケージ２に分割することによって、ブロック状
に一体的に形成されたパッケージブロック７を製造工程
に流すことが可能となり、半導体集積回路装置１の製造
工程におけるセラミックパッケージ２の搬送効率の向上
を図ることができる。また、同様にパッケージブロック
７をそのまま製造工程に流すことで、セラミックパッケ
ージ２を搭載するためのキャリアが不要になり、キャリ
アの製作や保管や管理の必要がなくなる。
【００２３】さらに、ダイボンディング９やワイヤボン
ディング１０においてはパッケージブロック７、すなわ
ちブロック状の複数個のセラミックパッケージ２を一単
位としてパターン認識することができるので、パターン
の認識時間を短縮することが可能になる。
ディング１０においてはパッケージブロック７、すなわ
ちブロック状の複数個のセラミックパッケージ２を一単
位としてパターン認識することができるので、パターン
の認識時間を短縮することが可能になる。
【００２４】（実施例２）図４は本発明の他の実施例で
ある半導体集積回路装置の製造方法を示すブロック図、
図５はその半導体集積回路装置の製造方法によるセラミ
ックパッケージを示す斜視図である。
ある半導体集積回路装置の製造方法を示すブロック図、
図５はその半導体集積回路装置の製造方法によるセラミ
ックパッケージを示す斜視図である。
【００２５】本実施例による半導体集積回路装置の製造
方法では、図５に示すように、既に個々に分離された複
数個のセラミックパッケージ２の裏面を貼着基材１３に
貼着してブロック状に形成されたもの（以下、実施例２
において「パッケージブロック」という。）１７を製造
工程に流すものである。
方法では、図５に示すように、既に個々に分離された複
数個のセラミックパッケージ２の裏面を貼着基材１３に
貼着してブロック状に形成されたもの（以下、実施例２
において「パッケージブロック」という。）１７を製造
工程に流すものである。
【００２６】図４に示すように、パッケージ貼着工程１
８でパッケージブロック１７とされたセラミックパッケ
ージ２は製造工程に流されて、半導体チップがそれぞれ
ダイボンディング１９され、方向性のないネイルヘッド
法によりワイヤボンディング２０される。このダイボン
ディング１９およびワイヤボンディング２０において
は、前記実施例１と同様に、パッケージブロック１７を
一単位としてパターン認識が行われる。そして、半導体
チップを外部雰囲気から遮断するための気密封止２１が
それぞれ行われる。
８でパッケージブロック１７とされたセラミックパッケ
ージ２は製造工程に流されて、半導体チップがそれぞれ
ダイボンディング１９され、方向性のないネイルヘッド
法によりワイヤボンディング２０される。このダイボン
ディング１９およびワイヤボンディング２０において
は、前記実施例１と同様に、パッケージブロック１７を
一単位としてパターン認識が行われる。そして、半導体
チップを外部雰囲気から遮断するための気密封止２１が
それぞれ行われる。
【００２７】気密封止２１後に、貼着基材１３に貼着さ
れパッケージブロック１７とされたセラミックパッケー
ジ２は、これを剥離２２することによって個々のセラミ
ックパッケージ２に分離されて完成品となる。
れパッケージブロック１７とされたセラミックパッケー
ジ２は、これを剥離２２することによって個々のセラミ
ックパッケージ２に分離されて完成品となる。
【００２８】本実施例に記載した製造方法によっても、
最終段階で貼着基材１３から剥離して個々のセラミック
パッケージ２に分割することで、パッケージブロック１
７として製造工程に流すことが可能となり、セラミック
パッケージ２の搬送効率の向上を図ることができ、ま
た、キャリアの製作や保管や管理が不要となる。
最終段階で貼着基材１３から剥離して個々のセラミック
パッケージ２に分割することで、パッケージブロック１
７として製造工程に流すことが可能となり、セラミック
パッケージ２の搬送効率の向上を図ることができ、ま
た、キャリアの製作や保管や管理が不要となる。
【００２９】さらに、ブロック状の複数個のセラミック
パッケージ２を一単位としてパターン認識することがで
きるので、ダイボンディング１９やワイヤボンディング
２０におけるパターンの認識時間を短縮することが可能
になる。
パッケージ２を一単位としてパターン認識することがで
きるので、ダイボンディング１９やワイヤボンディング
２０におけるパターンの認識時間を短縮することが可能
になる。
【００３０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００３１】たとえば、本実施例において製造される半
導体集積回路装置１は、裏面にメタライズパッドが形成
されたＬＣＣタイプであるが、側面からリードが取り出
されていないタイプであれば種々のものに適用すること
ができ、たとえばセラミックパッケージの本体からその
厚さ方向にリードピンが垂直に取り出されたピン・グリ
ッド・アレイ（ＰＧＡ）などに適用することも可能であ
る。
導体集積回路装置１は、裏面にメタライズパッドが形成
されたＬＣＣタイプであるが、側面からリードが取り出
されていないタイプであれば種々のものに適用すること
ができ、たとえばセラミックパッケージの本体からその
厚さ方向にリードピンが垂直に取り出されたピン・グリ
ッド・アレイ（ＰＧＡ）などに適用することも可能であ
る。
【００３２】また、半導体チップ３とメタライズリード
４とを金線５ではなく、アルミ線でボンディングするこ
とができ、メタルキャップ６をセラミックキャップとす
ること等ができることは勿論である。
４とを金線５ではなく、アルミ線でボンディングするこ
とができ、メタルキャップ６をセラミックキャップとす
ること等ができることは勿論である。
【００３３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。
【００３４】(1).すなわち、本発明の半導体集積回路装
置の製造方法によれば、パッケージブロックとしてブロ
ック状に一体的に形成された複数のセラミックパッケー
ジをそのまま製造工程に流すことができるので、製造工
程におけるセラミックパッケージの搬送効率の向上を図
ることができる。
置の製造方法によれば、パッケージブロックとしてブロ
ック状に一体的に形成された複数のセラミックパッケー
ジをそのまま製造工程に流すことができるので、製造工
程におけるセラミックパッケージの搬送効率の向上を図
ることができる。
【００３５】(2).同様に、パッケージブロックとしての
複数のセラミックパッケージをそのまま製造工程に流す
ことができるので、セラミックパッケージを搭載するた
めのキャリアが不要になり、キャリアの製作や保管や管
理の必要がない。したがって、キャリアに関する種々の
コストを削除することができる。
複数のセラミックパッケージをそのまま製造工程に流す
ことができるので、セラミックパッケージを搭載するた
めのキャリアが不要になり、キャリアの製作や保管や管
理の必要がない。したがって、キャリアに関する種々の
コストを削除することができる。
【００３６】(3).そして、パッケージブロックを形成し
て複数のセラミックパッケージを一単位としてパターン
認識することができるので、セラミックパッケージを１
個ずつパターン認識する場合と比較して、ダイボンディ
ングやワイヤボンディングの際におけるパターン認識時
間を短縮することが可能になる。
て複数のセラミックパッケージを一単位としてパターン
認識することができるので、セラミックパッケージを１
個ずつパターン認識する場合と比較して、ダイボンディ
ングやワイヤボンディングの際におけるパターン認識時
間を短縮することが可能になる。
【図１】本発明の実施例１による半導体集積回路装置の
製造方法を示すブロック図である。
製造方法を示すブロック図である。
【図２】その半導体集積回路装置の製造方法によるセラ
ミックパッケージを示す斜視図である。
ミックパッケージを示す斜視図である。
【図３】その半導体集積回路装置の製造方法により製造
される半導体集積回路装置を示す斜視図である。
される半導体集積回路装置を示す斜視図である。
【図４】本発明の実施例２による半導体集積回路装置の
製造方法を示すブロック図である。
製造方法を示すブロック図である。
【図５】その半導体集積回路装置の製造方法によるセラ
ミックパッケージを示す斜視図である。
ミックパッケージを示す斜視図である。
１ 半導体集積回路装置 ２ セラミックパッケージ ３ 半導体チップ ４ メタライズリード ５ 金線 ６ メタルキャップ ７ パッケージブロック ７ａ 分割溝 ８ パッケージブロック製造工程 ９ ダイボンディング １０ ワイヤボンディング １１ 気密封止 １２ 分割 １３ 貼着基材 １７ パッケージブロック １８ パッケージ貼着工程 １９ ダイボンディング ２０ ワイヤボンディング ２１ 気密封止 ２２ 剥離
Claims (4)
- 【請求項１】 メタライズパターンが形成されたセラミ
ックパッケージによって半導体チップが封止された半導
体集積回路装置の製造方法であって、複数個の前記セラ
ミックパッケージを、その相互間に分割溝を設けてブロ
ック状に形成し、前記半導体チップを前記セラミックパ
ッケージにダイボンディングし、前記半導体チップと前
記セラミックパッケージのメタライズリードとをネイル
ヘッド法によりワイヤボンディングし、さらに気密封止
をした後に、前記分割溝により個々の前記セラミックパ
ッケージに分割することを特徴とする半導体集積回路装
置の製造方法。 - 【請求項２】 メタライズパターンが形成されたセラミ
ックパッケージによって半導体チップが封止された半導
体集積回路装置の製造方法であって、複数個の前記セラ
ミックパッケージを、その裏面を貼着基材に貼着してブ
ロック状に形成し、前記半導体チップを前記セラミック
パッケージにダイボンディングし、前記半導体チップと
前記セラミックパッケージのメタライズリードとをネイ
ルヘッド法によりワイヤボンディングし、さらに気密封
止をした後に、前記セラミックパッケージを前記貼着基
材から剥離することを特徴とする半導体集積回路装置の
製造方法。 - 【請求項３】 前記セラミックパッケージは、裏面にメ
タライズパッドが形成されたリードレス・セラミック・
チップ・キャリアであることを特徴とする請求項１また
は２記載の半導体集積回路装置の製造方法。 - 【請求項４】 前記セラミックパッケージは、パッケー
ジ本体からその厚さ方向にリードピンが垂直に取り出さ
れたピン・グリッド・アレイであることを特徴とする請
求項１または２記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282340A JPH07135270A (ja) | 1993-11-11 | 1993-11-11 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282340A JPH07135270A (ja) | 1993-11-11 | 1993-11-11 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135270A true JPH07135270A (ja) | 1995-05-23 |
Family
ID=17651146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5282340A Pending JPH07135270A (ja) | 1993-11-11 | 1993-11-11 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135270A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065076A1 (en) * | 1998-06-05 | 1999-12-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| US6112247A (en) * | 1997-11-18 | 2000-08-29 | Intel Corporation | Network controller for processing status queries |
| WO2001033631A1 (en) * | 1999-10-29 | 2001-05-10 | Nikko Company | Package for high-frequency device |
| SG117493A1 (en) * | 2004-05-12 | 2005-12-29 | Lingsen Precision Ind Ltd | Integrated circuit chip packaging process |
-
1993
- 1993-11-11 JP JP5282340A patent/JPH07135270A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112247A (en) * | 1997-11-18 | 2000-08-29 | Intel Corporation | Network controller for processing status queries |
| WO1999065076A1 (en) * | 1998-06-05 | 1999-12-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| WO2001033631A1 (en) * | 1999-10-29 | 2001-05-10 | Nikko Company | Package for high-frequency device |
| SG117493A1 (en) * | 2004-05-12 | 2005-12-29 | Lingsen Precision Ind Ltd | Integrated circuit chip packaging process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE36613E (en) | Multi-chip stacked devices | |
| US7056771B2 (en) | Method of forming an array of semiconductor packages | |
| US6723585B1 (en) | Leadless package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR0179803B1 (ko) | 리드노출형 반도체 패키지 | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US9691688B2 (en) | Thin plastic leadless package with exposed metal die paddle | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPH1027880A (ja) | 半導体装置 | |
| JPH07135270A (ja) | 半導体集積回路装置の製造方法 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| KR100618541B1 (ko) | 다층 반도체 칩 패키지 제작 방법 | |
| JPH0384958A (ja) | マルチチップパッケージの製造方法 | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JPS6370532A (ja) | 半導体装置 | |
| USRE40061E1 (en) | Multi-chip stacked devices | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| CN216413073U (zh) | 一种内置基板的引线框架 | |
| JPH08255803A (ja) | 半導体モジュール及びその製造方法 | |
| KR100566780B1 (ko) | 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| JPH06244313A (ja) | 半導体パッケージ及び実装方法 | |
| KR100753406B1 (ko) | 반도체패키지 |