JPH07131117A - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JPH07131117A JPH07131117A JP32777693A JP32777693A JPH07131117A JP H07131117 A JPH07131117 A JP H07131117A JP 32777693 A JP32777693 A JP 32777693A JP 32777693 A JP32777693 A JP 32777693A JP H07131117 A JPH07131117 A JP H07131117A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor
- laser device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 中央部に多層半導体部を、周囲部に電流狭窄
部を有する半導体レーザ素子において、高速変調を可能
とし、製造を容易にする。 【構成】 電流狭窄部37に対して直列方向に誘電体絶
縁膜41を塗布する。電流狭窄部37の一部に上面開放
溝73を形成する。 【効果】 簡単な構成で、電流狭窄部に発生する寄生容
量を低減する。
部を有する半導体レーザ素子において、高速変調を可能
とし、製造を容易にする。 【構成】 電流狭窄部37に対して直列方向に誘電体絶
縁膜41を塗布する。電流狭窄部37の一部に上面開放
溝73を形成する。 【効果】 簡単な構成で、電流狭窄部に発生する寄生容
量を低減する。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体レーザ素子および
その製造方法に関し、特に高速変調可能な半導体レーザ
素子およびその製造方法に関する。
その製造方法に関し、特に高速変調可能な半導体レーザ
素子およびその製造方法に関する。
【0002】
【従来の技術】一般に、光通信や光情報処理用の光源と
して用いられる半導体レーザ素子は、できるだけ低電流
で駆動できることが望まれる。このため、従来から電流
狭窄層として逆バイアスpn接合を用いたBH(Bur
ied Heterostructure)型のもの
(第1の従来例)や、さらに高速変調を容易にさせるた
めに逆バイアスpn接合部の一部を半導体基板の主面に
達するまでエッチング処理して取り除き、pn接合部の
容量を小さくしたもの(第2の従来例)が用いられてき
た。
して用いられる半導体レーザ素子は、できるだけ低電流
で駆動できることが望まれる。このため、従来から電流
狭窄層として逆バイアスpn接合を用いたBH(Bur
ied Heterostructure)型のもの
(第1の従来例)や、さらに高速変調を容易にさせるた
めに逆バイアスpn接合部の一部を半導体基板の主面に
達するまでエッチング処理して取り除き、pn接合部の
容量を小さくしたもの(第2の従来例)が用いられてき
た。
【0003】<第1の従来例>図19は第1の従来例に
係る半導体レーザ素子の断面図である。この半導体レー
ザ素子は、InGaP/AlGaInP系の赤色半導体
レーザ素子であって、まず、図20の如く、素子を構築
する基板となるn型GaAs基板1の上面にn型AlG
aInPからなる下側のクラッド層2、p型InGaP
活性層3a、p型AlGaInPからなる上側のクラッ
ド層4、およびp型InGaPキャップ層5をMOCV
D法により順に連続結晶成長させ、その後、p型InG
aPキャップ層5の上面中央部にレーザ光が出射される
方向に沿ってSiNx またはSiO2 を用いて矩形のマ
スクとしての絶縁膜6を形成し、図21の如く、隣接す
る両側を、p型InGaP活性層3aを露出させない程
度にp型AlGaInPからなる上側のクラッド層4の
一部までエッチング処理にて除去し、活性領域3のメサ
を形成する。次に、矩形のp型AlGaInPからなる
上側のクラッド層4、キャップ層5および両側のエッチ
ングで露出されたクラッド層4の上面に、絶縁膜6をマ
スクとしてMOCVD法にてn型GaAs電流狭窄層7
を成長させメサ周囲の埋め込みを行う。そして、絶縁膜
6を除去した後、p型InGaPキャップ層5およびn
型GaAs電流狭窄層7の全上面にp型GaAsコンタ
クト層8をMOCVD法にて再成長させる。しかる後、
n型GaAs基板1の下面にn型電極9を、p型GaA
sコンタクト層8の上面にp型電極10を夫々EB蒸着
法にて形成し、図19に示した半導体レーザ素子が完成
する。
係る半導体レーザ素子の断面図である。この半導体レー
ザ素子は、InGaP/AlGaInP系の赤色半導体
レーザ素子であって、まず、図20の如く、素子を構築
する基板となるn型GaAs基板1の上面にn型AlG
aInPからなる下側のクラッド層2、p型InGaP
活性層3a、p型AlGaInPからなる上側のクラッ
ド層4、およびp型InGaPキャップ層5をMOCV
D法により順に連続結晶成長させ、その後、p型InG
aPキャップ層5の上面中央部にレーザ光が出射される
方向に沿ってSiNx またはSiO2 を用いて矩形のマ
スクとしての絶縁膜6を形成し、図21の如く、隣接す
る両側を、p型InGaP活性層3aを露出させない程
度にp型AlGaInPからなる上側のクラッド層4の
一部までエッチング処理にて除去し、活性領域3のメサ
を形成する。次に、矩形のp型AlGaInPからなる
上側のクラッド層4、キャップ層5および両側のエッチ
ングで露出されたクラッド層4の上面に、絶縁膜6をマ
スクとしてMOCVD法にてn型GaAs電流狭窄層7
を成長させメサ周囲の埋め込みを行う。そして、絶縁膜
6を除去した後、p型InGaPキャップ層5およびn
型GaAs電流狭窄層7の全上面にp型GaAsコンタ
クト層8をMOCVD法にて再成長させる。しかる後、
n型GaAs基板1の下面にn型電極9を、p型GaA
sコンタクト層8の上面にp型電極10を夫々EB蒸着
法にて形成し、図19に示した半導体レーザ素子が完成
する。
【0004】次に、この半導体レーザ素子の動作につい
て説明する。図19において、n型電極9とp型電極1
0との間に順方向のバイアス電圧をかけると、n型Al
GaInPからなる下側のクラッド層2とp型InGa
P活性層3aとのpn接合部11に順方向電流が流れよ
うとする。しかしながら、活性領域3に隣接されたn型
GaAs電流狭窄層7とp型AlGaInPからなる上
側のクラッド層4とのpn接合部12は逆バイアス状態
となるため、駆動電流は有効に活性領域3にのみ集中し
て流れ、低電流での動作が可能となる。
て説明する。図19において、n型電極9とp型電極1
0との間に順方向のバイアス電圧をかけると、n型Al
GaInPからなる下側のクラッド層2とp型InGa
P活性層3aとのpn接合部11に順方向電流が流れよ
うとする。しかしながら、活性領域3に隣接されたn型
GaAs電流狭窄層7とp型AlGaInPからなる上
側のクラッド層4とのpn接合部12は逆バイアス状態
となるため、駆動電流は有効に活性領域3にのみ集中し
て流れ、低電流での動作が可能となる。
【0005】<第2の従来例>図22は第2の従来例に
係る半導体レーザ素子の断面図である。この半導体レー
ザ素子は、InGaAsP/InP系の半導体レーザ素
子で、例えば特開昭60−169184号公報に示され
るものであって、素子の構築基板となるn型InP基板
21の全上面にn型InPからなる下側のクラッド層2
2、活性層23a、およびp型InPからなる上側のク
ラッド層24をMOCVD法により順に連続結晶成長さ
せる。次に、中央部の活性領域23をマスクとして隣接
する両側をn型InP基板21の上面までエッチング処
理にて除去し、幅約3μmの活性領域23としてのメサ
を形成する。次に、n型InP基板21の露出された上
面に、p型InP下側の電流狭窄層25およびn型In
P上側の電流狭窄層26をMOCVD法にて順次成長さ
せメサ周囲の埋め込みを行う。さらに、両電流狭窄層2
5,26の所定の外側両サイドをn型InP基板21の
上面まで深さ5μm程度にエッチング処理して除去す
る。そして、露出されたn型InP基板21の上面、p
型InP下側の電流狭窄層25の外側面、n型InP上
側の電流狭窄層26の外側面ならびに上面、およびp型
InPからなる上側のクラッド層24の上面の全領域
に、SiO2 またはSi3 N4 等からなる誘電体絶縁膜
27をEB蒸着法にて形成した後、p型InPからなる
上側のクラッド層24よりわずかに広い範囲を電極コン
タクト孔28としてエッチング処理にて除去する。しか
る後、n型InP基板21の下面にn型電極29を、誘
電体絶縁膜27の周面および電極コンタクト孔28の内
部にp型電極30を夫々EB蒸着法にて形成し、半導体
レーザ素子が完成する。
係る半導体レーザ素子の断面図である。この半導体レー
ザ素子は、InGaAsP/InP系の半導体レーザ素
子で、例えば特開昭60−169184号公報に示され
るものであって、素子の構築基板となるn型InP基板
21の全上面にn型InPからなる下側のクラッド層2
2、活性層23a、およびp型InPからなる上側のク
ラッド層24をMOCVD法により順に連続結晶成長さ
せる。次に、中央部の活性領域23をマスクとして隣接
する両側をn型InP基板21の上面までエッチング処
理にて除去し、幅約3μmの活性領域23としてのメサ
を形成する。次に、n型InP基板21の露出された上
面に、p型InP下側の電流狭窄層25およびn型In
P上側の電流狭窄層26をMOCVD法にて順次成長さ
せメサ周囲の埋め込みを行う。さらに、両電流狭窄層2
5,26の所定の外側両サイドをn型InP基板21の
上面まで深さ5μm程度にエッチング処理して除去す
る。そして、露出されたn型InP基板21の上面、p
型InP下側の電流狭窄層25の外側面、n型InP上
側の電流狭窄層26の外側面ならびに上面、およびp型
InPからなる上側のクラッド層24の上面の全領域
に、SiO2 またはSi3 N4 等からなる誘電体絶縁膜
27をEB蒸着法にて形成した後、p型InPからなる
上側のクラッド層24よりわずかに広い範囲を電極コン
タクト孔28としてエッチング処理にて除去する。しか
る後、n型InP基板21の下面にn型電極29を、誘
電体絶縁膜27の周面および電極コンタクト孔28の内
部にp型電極30を夫々EB蒸着法にて形成し、半導体
レーザ素子が完成する。
【0006】次に、この半導体レーザ素子の動作につい
て説明する。この半導体レーザ素子のn型電極29とp
型電極30との間に順方向のバイアス電圧をかけると、
n型InPからなる下側のクラッド層22と活性層23
aとのpn接合部31に順方向電流が流れようとする。
このとき、活性領域23に隣接されたp型InP下側の
電流狭窄層25とn型InP上側の電流狭窄層26との
pn接合部32は逆バイアス状態となるため、駆動電流
は有効に活性領域3にのみ集中して流れ、低電流での動
作が可能となる。
て説明する。この半導体レーザ素子のn型電極29とp
型電極30との間に順方向のバイアス電圧をかけると、
n型InPからなる下側のクラッド層22と活性層23
aとのpn接合部31に順方向電流が流れようとする。
このとき、活性領域23に隣接されたp型InP下側の
電流狭窄層25とn型InP上側の電流狭窄層26との
pn接合部32は逆バイアス状態となるため、駆動電流
は有効に活性領域3にのみ集中して流れ、低電流での動
作が可能となる。
【0007】
【発明が解決しようとする課題】しかしながら、これら
の従来の技術は以下に示すような問題点を有している。
の従来の技術は以下に示すような問題点を有している。
【0008】<第1の従来例における問題点>図23は
第1の従来例の半導体レーザ素子およびその等価回路を
示す図である。この半導体レーザ素子のカットオフ周波
数fcは、 fc=(2π・Rx・Cpn)-1 …(1) となる。ここで、Rxは半導体レーザ素子全体の直列抵
抗、Cpnはpn接合部12において形成される容量で
ある。
第1の従来例の半導体レーザ素子およびその等価回路を
示す図である。この半導体レーザ素子のカットオフ周波
数fcは、 fc=(2π・Rx・Cpn)-1 …(1) となる。ここで、Rxは半導体レーザ素子全体の直列抵
抗、Cpnはpn接合部12において形成される容量で
ある。
【0009】すなわち、第1の従来例は、活性領域3に
駆動電流を集中させるため、逆バイアスpn接合部12
にて電流を遮断しようとするものであるが、このpn接
合部12は大きな容量Cpnを持つ。したがって、この
半導体レーザ素子を高速変調しようとすると、高周波成
分がこのpn接合部12による容量Cpnを通過してし
まい、故に変調がかかりにくくなる。また、n型電極
9、n型GaAs基板1、n型AlGaInPからなる
下側のクラッド層2、p型AlGaInPからなる上側
のクラッド層4、p型GaAsコンタクト層8、p型電
極10の各層には、夫々抵抗Rn,Rsub,Rc2,
Rc1,Rpc,Rpが発生する。なお、 Rx=Rn+Rsub+Rc2+Rc1+Rp である。Rpsはp型GaAsコンタクト層8内の水平
方向に発生する抵抗である。
駆動電流を集中させるため、逆バイアスpn接合部12
にて電流を遮断しようとするものであるが、このpn接
合部12は大きな容量Cpnを持つ。したがって、この
半導体レーザ素子を高速変調しようとすると、高周波成
分がこのpn接合部12による容量Cpnを通過してし
まい、故に変調がかかりにくくなる。また、n型電極
9、n型GaAs基板1、n型AlGaInPからなる
下側のクラッド層2、p型AlGaInPからなる上側
のクラッド層4、p型GaAsコンタクト層8、p型電
極10の各層には、夫々抵抗Rn,Rsub,Rc2,
Rc1,Rpc,Rpが発生する。なお、 Rx=Rn+Rsub+Rc2+Rc1+Rp である。Rpsはp型GaAsコンタクト層8内の水平
方向に発生する抵抗である。
【0010】ここで、InGaP/AlGaInP系の
半導体レーザ素子では、使用する材料であるp型AlG
aInPからなる上側のクラッド層4のキャリア濃度を
上げることが困難で、故に抵抗Rc1を小さくしにく
い。そうすると、(1)式において半導体レーザ素子全
体の直列抵抗Rxが大きくなってしまう。一方、p型A
lGaInPからなる上側のクラッド層4の抵抗Rc1
を小さくする目的で、材質を変えることによりそのキャ
リア濃度を大きくする方法も考えられる。しかし、この
場合p型AlGaInPからなる上側のクラッド層4が
逆バイアスpn接合部12の一部を構成しているので、
(1)式において逆バイアスpn接合部12の容量Cp
nが大となってしまう。すなわち、直列抵抗Rxと容量
Cpnは互いにトレードオフの関係にあり、材質を変化
することによってRC時定数を効率よく低減するのは困
難であった。したがって、いずれにしても、カットオフ
周波数fcを大幅に向上することができないという問題
点があった。
半導体レーザ素子では、使用する材料であるp型AlG
aInPからなる上側のクラッド層4のキャリア濃度を
上げることが困難で、故に抵抗Rc1を小さくしにく
い。そうすると、(1)式において半導体レーザ素子全
体の直列抵抗Rxが大きくなってしまう。一方、p型A
lGaInPからなる上側のクラッド層4の抵抗Rc1
を小さくする目的で、材質を変えることによりそのキャ
リア濃度を大きくする方法も考えられる。しかし、この
場合p型AlGaInPからなる上側のクラッド層4が
逆バイアスpn接合部12の一部を構成しているので、
(1)式において逆バイアスpn接合部12の容量Cp
nが大となってしまう。すなわち、直列抵抗Rxと容量
Cpnは互いにトレードオフの関係にあり、材質を変化
することによってRC時定数を効率よく低減するのは困
難であった。したがって、いずれにしても、カットオフ
周波数fcを大幅に向上することができないという問題
点があった。
【0011】<第2の従来例における問題点>第2の従
来例は、図22の如く、高速動作を実現するため、p型
InP下側の電流狭窄層25とn型InP上側の電流狭
窄層26とのpn接合部32で発生する容量に対して、
誘電体絶縁膜27としての容量を直列に形成している。
このため、第1の従来例のように活性領域23の材質を
変えなくても半導体レーザ素子全体の容量を低減でき
る。しかしながら、この半導体レーザ素子は、活性領域
23のメサ幅が3μm程度と狭く、その上面の誘電体絶
縁膜27に1〜2μm幅で矩形のエッチング孔を形成
し、電極23をパターニングすることが困難で、高度な
処理精度を要求され、しかも電極23とのコンタクト抵
抗が増大するという問題があった。
来例は、図22の如く、高速動作を実現するため、p型
InP下側の電流狭窄層25とn型InP上側の電流狭
窄層26とのpn接合部32で発生する容量に対して、
誘電体絶縁膜27としての容量を直列に形成している。
このため、第1の従来例のように活性領域23の材質を
変えなくても半導体レーザ素子全体の容量を低減でき
る。しかしながら、この半導体レーザ素子は、活性領域
23のメサ幅が3μm程度と狭く、その上面の誘電体絶
縁膜27に1〜2μm幅で矩形のエッチング孔を形成
し、電極23をパターニングすることが困難で、高度な
処理精度を要求され、しかも電極23とのコンタクト抵
抗が増大するという問題があった。
【0012】<本発明の目的>本発明は、上記課題に鑑
み、高速変調が可能で、かつ製造が容易となる半導体レ
ーザ素子およびその製造方法を提供することを目的とす
る。
み、高速変調が可能で、かつ製造が容易となる半導体レ
ーザ素子およびその製造方法を提供することを目的とす
る。
【0013】
【課題を解決するための手段】本発明に係る半導体レー
ザ素子の第1の態様は、請求項1に対応するものであっ
て、半導体基板と、該半導体基板の上面中央部に幅数μ
mでレーザ光の出射方向に配され活性層およびその上下
を挟む所定のキャリア濃度の一対のクラッド層を有する
多層半導体部と、該多層半導体部が形成されていない前
記半導体基板の全上面に形成された電流狭窄部と、該電
流狭窄部および前記多層半導体部の上面に平滑に形成さ
れたコンタクト層と、該コンタクト層の上面に被覆され
中央部すなわち前記多層半導体部の上にあたる位置にレ
ーザ光が出射される方向に沿って所定幅の電極コンタク
ト孔を有する誘電体絶縁膜と、前記半導体基板の下面に
形成され第1の電位を与える第1電極と、前記誘電体絶
縁膜の上面の少なくとも一部および前記電極コンタクト
孔内に形成され第2の電位を与える第2電極とを備え
る。
ザ素子の第1の態様は、請求項1に対応するものであっ
て、半導体基板と、該半導体基板の上面中央部に幅数μ
mでレーザ光の出射方向に配され活性層およびその上下
を挟む所定のキャリア濃度の一対のクラッド層を有する
多層半導体部と、該多層半導体部が形成されていない前
記半導体基板の全上面に形成された電流狭窄部と、該電
流狭窄部および前記多層半導体部の上面に平滑に形成さ
れたコンタクト層と、該コンタクト層の上面に被覆され
中央部すなわち前記多層半導体部の上にあたる位置にレ
ーザ光が出射される方向に沿って所定幅の電極コンタク
ト孔を有する誘電体絶縁膜と、前記半導体基板の下面に
形成され第1の電位を与える第1電極と、前記誘電体絶
縁膜の上面の少なくとも一部および前記電極コンタクト
孔内に形成され第2の電位を与える第2電極とを備え
る。
【0014】本発明に係る半導体レーザ素子の第2の態
様は、請求項2に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、該コンタクト層の上面に形成され中央部すな
わち前記多層半導体部の上にレーザ光が出射される方向
に沿って所定幅の電極コンタクト孔を有する誘電体絶縁
膜と、前記半導体基板の下面に形成され第1の電位を与
える第1電極と、前記誘電体絶縁膜の上面の少なくとも
一部および前記電極コンタクト孔内に形成され第2の電
位を与える第2電極とを備え、上面の所定の中間位置
に、前記多層半導体部と上記誘電体絶縁膜の電極コンタ
クト孔とを挟んだ外側両サイドに前記半導体基板に達す
る上面開放溝が形成される。
様は、請求項2に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、該コンタクト層の上面に形成され中央部すな
わち前記多層半導体部の上にレーザ光が出射される方向
に沿って所定幅の電極コンタクト孔を有する誘電体絶縁
膜と、前記半導体基板の下面に形成され第1の電位を与
える第1電極と、前記誘電体絶縁膜の上面の少なくとも
一部および前記電極コンタクト孔内に形成され第2の電
位を与える第2電極とを備え、上面の所定の中間位置
に、前記多層半導体部と上記誘電体絶縁膜の電極コンタ
クト孔とを挟んだ外側両サイドに前記半導体基板に達す
る上面開放溝が形成される。
【0015】望ましくは、前記上面開放溝の溝内表面に
形成され前記上面開放溝で分断された両側の前記誘電体
絶縁膜に連続して形成された副誘電体絶縁膜と、該副誘
電体絶縁膜の表面に形成され前記上面開放溝で分断され
た両側の第2電極を連結する導電膜とを備える。
形成され前記上面開放溝で分断された両側の前記誘電体
絶縁膜に連続して形成された副誘電体絶縁膜と、該副誘
電体絶縁膜の表面に形成され前記上面開放溝で分断され
た両側の第2電極を連結する導電膜とを備える。
【0016】さらに望ましくは、前記上面開放溝の外側
に配された第2電極は前記上面開放溝から一定寸法の領
域に限定される。
に配された第2電極は前記上面開放溝から一定寸法の領
域に限定される。
【0017】本発明に係る半導体レーザ素子の第3の態
様は、請求項5に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、前記半導体基板の下面に形成され第1の電位
を与える第1電極と、前記コンタクト層の全上面のみに
直接形成され第2の電位を与える第2電極とを備え、前
記第2電極の外側両サイドに、少なくとも前記第2電極
および前記コンタクト層の形成領域を制限する深さの上
面側面開放の切欠が形成される。
様は、請求項5に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、前記半導体基板の下面に形成され第1の電位
を与える第1電極と、前記コンタクト層の全上面のみに
直接形成され第2の電位を与える第2電極とを備え、前
記第2電極の外側両サイドに、少なくとも前記第2電極
および前記コンタクト層の形成領域を制限する深さの上
面側面開放の切欠が形成される。
【0018】望ましくは、前記切欠は、前記半導体基板
に達する程度に深く形成される。
に達する程度に深く形成される。
【0019】本発明に係る半導体レーザ素子の第4の態
様は、請求項7に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、前記半導体基板の下面に形成され第1の電位
を与える第1電極と、前記コンタクト層の上面に形成さ
れ第2の電位を与える第2電極とを備え、前記コンタク
ト層の上層部の外側両サイドは、プロトン注入されて高
抵抗とされる。
様は、請求項7に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、前記半導体基板の上面で前記多
層半導体部の両側に隣接された電流狭窄部と、該電流狭
窄部および前記多層半導体部の上面に形成されたコンタ
クト層と、前記半導体基板の下面に形成され第1の電位
を与える第1電極と、前記コンタクト層の上面に形成さ
れ第2の電位を与える第2電極とを備え、前記コンタク
ト層の上層部の外側両サイドは、プロトン注入されて高
抵抗とされる。
【0020】また、上記いずれの態様についても、望ま
しくは、前記多層半導体部の下側のクラッド層は第1導
電型とされ、前記多層半導体部の上側のクラッド層は第
2導電型とされ、前記電流狭窄部は、第2導電型の下側
の電流狭窄層と、該下側の電流狭窄層の上面に形成され
た第1導電型の上側の電流狭窄層とを備え、前記下側の
電流狭窄層は前記多層半導体部の上側のクラッド層と同
一材料を用いて一体形成され、前記上側のクラッド層お
よび前記下側の電流狭窄層は高抵抗半導体材料を含む。
しくは、前記多層半導体部の下側のクラッド層は第1導
電型とされ、前記多層半導体部の上側のクラッド層は第
2導電型とされ、前記電流狭窄部は、第2導電型の下側
の電流狭窄層と、該下側の電流狭窄層の上面に形成され
た第1導電型の上側の電流狭窄層とを備え、前記下側の
電流狭窄層は前記多層半導体部の上側のクラッド層と同
一材料を用いて一体形成され、前記上側のクラッド層お
よび前記下側の電流狭窄層は高抵抗半導体材料を含む。
【0021】本発明に係る半導体レーザ素子の第5の態
様は、請求項8に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、該多層半導体部に隣接された電
流狭窄部と、該電流狭窄部および前記多層半導体部の上
面に形成されたコンタクト層と、該コンタクト層の上面
に被覆され中央部にレーザ光が出射される方向に沿って
所定幅の電極コンタクト孔を有する誘電体絶縁膜と、前
記半導体基板の下面に形成され第1の電位を与える第1
電極と、前記誘電体絶縁膜の上面の一部および前記電極
コンタクト孔内に形成され第2の電位を与える第2電極
とを備え、前記第2電極のうち前記誘電体絶縁膜の上面
の一部に形成された領域はボンディングワイヤ接続用電
極パッドとされ、該電極パッドはその形成領域内で前記
ボンディングワイヤに接続する接触子が局部的に形成さ
れてなる。
様は、請求項8に対応するものであって、半導体基板
と、該半導体基板の上面中央部に配され活性層およびそ
の上下を挟む所定のキャリア濃度の一対のクラッド層を
有する多層半導体部と、該多層半導体部に隣接された電
流狭窄部と、該電流狭窄部および前記多層半導体部の上
面に形成されたコンタクト層と、該コンタクト層の上面
に被覆され中央部にレーザ光が出射される方向に沿って
所定幅の電極コンタクト孔を有する誘電体絶縁膜と、前
記半導体基板の下面に形成され第1の電位を与える第1
電極と、前記誘電体絶縁膜の上面の一部および前記電極
コンタクト孔内に形成され第2の電位を与える第2電極
とを備え、前記第2電極のうち前記誘電体絶縁膜の上面
の一部に形成された領域はボンディングワイヤ接続用電
極パッドとされ、該電極パッドはその形成領域内で前記
ボンディングワイヤに接続する接触子が局部的に形成さ
れてなる。
【0022】望ましくは、前記電極パッドは複数の導電
性接触子が平行配置されて略櫛形に形成され、隣合う前
記複数の接触子の離間寸法は、複数の接触子の上面にわ
たって接続されるボンディングワイヤが垂れ落ちない程
度に小とされる。
性接触子が平行配置されて略櫛形に形成され、隣合う前
記複数の接触子の離間寸法は、複数の接触子の上面にわ
たって接続されるボンディングワイヤが垂れ落ちない程
度に小とされる。
【0023】あるいは、前記電極パッドの接触子は散点
状に複数設けられ、隣合う前記複数の接触子の離間寸法
は、複数の接触子の上面にわたって接続されるボンディ
ングワイヤが垂れ落ちない程度に小とされる。
状に複数設けられ、隣合う前記複数の接触子の離間寸法
は、複数の接触子の上面にわたって接続されるボンディ
ングワイヤが垂れ落ちない程度に小とされる。
【0024】また、前記一対のクラッド層のキャリア濃
度は1018cm-3未満である。
度は1018cm-3未満である。
【0025】望ましくは、前記電極コンタクト孔の幅、
両側が前記切欠に挟まれた前記コンタクト層の形成領域
の幅、または両側が前記プロトン注入されて高抵抗とさ
れた領域に挟まれる前記コンタクト層の上層部の幅は、
前記第2電極と前記コンタクト層との間の寄生容量を低
減するよう5μm以上かつ25μm以下に設定される。
両側が前記切欠に挟まれた前記コンタクト層の形成領域
の幅、または両側が前記プロトン注入されて高抵抗とさ
れた領域に挟まれる前記コンタクト層の上層部の幅は、
前記第2電極と前記コンタクト層との間の寄生容量を低
減するよう5μm以上かつ25μm以下に設定される。
【0026】あるいは、前記電極コンタクト孔の幅、両
側が前記切欠に挟まれた前記コンタクト層の形成領域の
幅、または両側が前記プロトン注入されて高抵抗とされ
た領域に挟まれる前記コンタクト層の上層部の幅は、前
記第2電極と前記コンタクト層との間の寄生容量を低減
するよう5μm以上かつ50μm以下に設定される。
側が前記切欠に挟まれた前記コンタクト層の形成領域の
幅、または両側が前記プロトン注入されて高抵抗とされ
た領域に挟まれる前記コンタクト層の上層部の幅は、前
記第2電極と前記コンタクト層との間の寄生容量を低減
するよう5μm以上かつ50μm以下に設定される。
【0027】本発明に係る半導体レーザ素子の製造方法
の第1の態様は、請求項19に対応するものであって、
第1導電型の半導体基板の全上面に第1導電型の下側の
クラッド層と、第2導電型の活性層と、第2導電型の上
側のクラッド層およびこれに連続する下側の電流狭窄層
とを順次形成して前記下側のクラッド層と前記活性層と
前記上側のクラッド層とにより多層半導体部を形成する
工程と、前記多層半導体部を形成する工程で得られた構
造の全両側を除去して前記下側の電流狭窄層の中層部を
露出させる工程と、前記露出された第2導電型の下側の
電流狭窄層の上面全部に第1導電型の上側の電流狭窄層
を形成する工程と、前記多層半導体部および前記上側の
電流狭窄層の全上面にコンタクト層を平滑に形成する工
程と、前記コンタクト層の全上面に誘電体絶縁膜を被覆
する工程と、前記誘電体絶縁膜のうち前記多層半導体部
の上方域に所定幅の電極コンタクト孔を形成する工程
と、前記半導体基板の下面に第1の電位を与える第1電
極を形成する工程と、前記誘電体絶縁膜の上面の少なく
とも一部および前記電極コンタクト孔内に第2の電位を
与える第2電極を形成する工程とを備える。
の第1の態様は、請求項19に対応するものであって、
第1導電型の半導体基板の全上面に第1導電型の下側の
クラッド層と、第2導電型の活性層と、第2導電型の上
側のクラッド層およびこれに連続する下側の電流狭窄層
とを順次形成して前記下側のクラッド層と前記活性層と
前記上側のクラッド層とにより多層半導体部を形成する
工程と、前記多層半導体部を形成する工程で得られた構
造の全両側を除去して前記下側の電流狭窄層の中層部を
露出させる工程と、前記露出された第2導電型の下側の
電流狭窄層の上面全部に第1導電型の上側の電流狭窄層
を形成する工程と、前記多層半導体部および前記上側の
電流狭窄層の全上面にコンタクト層を平滑に形成する工
程と、前記コンタクト層の全上面に誘電体絶縁膜を被覆
する工程と、前記誘電体絶縁膜のうち前記多層半導体部
の上方域に所定幅の電極コンタクト孔を形成する工程
と、前記半導体基板の下面に第1の電位を与える第1電
極を形成する工程と、前記誘電体絶縁膜の上面の少なく
とも一部および前記電極コンタクト孔内に第2の電位を
与える第2電極を形成する工程とを備える。
【0028】本発明に係る半導体レーザ素子の製造方法
の第2の態様は、請求項20に対応するものであって、
第1導電型の半導体基板の上面に第1導電型の下側のク
ラッド層と、第2導電型の活性層と、第2導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して前記下側のクラッド層と前記活性層と前
記上側のクラッド層とにより多層半導体部を形成する工
程と、前記多層半導体部を形成する工程で得られた構造
の両側を除去して前記下側の電流狭窄層の中層部を露出
させる工程と、前記露出された第2導電型の下側の電流
狭窄層の上面に第1導電型の上側の電流狭窄層を形成す
る工程と、前記多層半導体部および前記上側の電流狭窄
層の上面にコンタクト層を形成する工程と、上面中央部
の両側の所定位置に前記半導体基板に達する上面開放溝
を形成する工程と、前記コンタクト層および上面開放溝
の表面に誘電体絶縁膜およびこれに連続する副誘電体絶
縁膜を夫々被覆する工程と、前記誘電体絶縁膜のうち前
記多層半導体部の上方域に所定幅の電極コンタクト孔を
形成する工程と、前記半導体基板の下面に第1の電位を
与える第1電極を形成する工程と、前記誘電体絶縁膜お
よび副誘電体絶縁膜の表面および前記電極コンタクト孔
内に第2の電位を与える第2電極を形成する工程とを備
える。
の第2の態様は、請求項20に対応するものであって、
第1導電型の半導体基板の上面に第1導電型の下側のク
ラッド層と、第2導電型の活性層と、第2導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して前記下側のクラッド層と前記活性層と前
記上側のクラッド層とにより多層半導体部を形成する工
程と、前記多層半導体部を形成する工程で得られた構造
の両側を除去して前記下側の電流狭窄層の中層部を露出
させる工程と、前記露出された第2導電型の下側の電流
狭窄層の上面に第1導電型の上側の電流狭窄層を形成す
る工程と、前記多層半導体部および前記上側の電流狭窄
層の上面にコンタクト層を形成する工程と、上面中央部
の両側の所定位置に前記半導体基板に達する上面開放溝
を形成する工程と、前記コンタクト層および上面開放溝
の表面に誘電体絶縁膜およびこれに連続する副誘電体絶
縁膜を夫々被覆する工程と、前記誘電体絶縁膜のうち前
記多層半導体部の上方域に所定幅の電極コンタクト孔を
形成する工程と、前記半導体基板の下面に第1の電位を
与える第1電極を形成する工程と、前記誘電体絶縁膜お
よび副誘電体絶縁膜の表面および前記電極コンタクト孔
内に第2の電位を与える第2電極を形成する工程とを備
える。
【0029】本発明に係る半導体レーザ素子の製造方法
の第3の態様は、請求項21に対応するものであって、
第1導電型の半導体基板の上面に第1導電型の下側のク
ラッド層と、第2導電型の活性層と、第2導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して前記下側のクラッド層と前記活性層と前
記上側のクラッド層とにより多層半導体部を形成する工
程と、前記多層半導体部を形成する工程で得られた構造
の両側を除去して前記下側の電流狭窄層の中層部を露出
させる工程と、前記露出された第2導電型の下側の電流
狭窄層の上面に第1導電型の上側の電流狭窄層を形成す
る工程と、前記多層半導体部および前記上側の電流狭窄
層の全上面にコンタクト層を形成する工程と、前記半導
体基板の下面に第1の電位を与える第1電極を形成する
工程と、前記コンタクト層の全上面に第2の電位を与え
る第2電極を直接形成する工程と、前記第2電極の両側
に、前記第2電極および前記コンタクト層の形成領域を
制限する上面側面開放の切欠を前記半導体基板に達する
程度に深く形成する工程とを備える。
の第3の態様は、請求項21に対応するものであって、
第1導電型の半導体基板の上面に第1導電型の下側のク
ラッド層と、第2導電型の活性層と、第2導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して前記下側のクラッド層と前記活性層と前
記上側のクラッド層とにより多層半導体部を形成する工
程と、前記多層半導体部を形成する工程で得られた構造
の両側を除去して前記下側の電流狭窄層の中層部を露出
させる工程と、前記露出された第2導電型の下側の電流
狭窄層の上面に第1導電型の上側の電流狭窄層を形成す
る工程と、前記多層半導体部および前記上側の電流狭窄
層の全上面にコンタクト層を形成する工程と、前記半導
体基板の下面に第1の電位を与える第1電極を形成する
工程と、前記コンタクト層の全上面に第2の電位を与え
る第2電極を直接形成する工程と、前記第2電極の両側
に、前記第2電極および前記コンタクト層の形成領域を
制限する上面側面開放の切欠を前記半導体基板に達する
程度に深く形成する工程とを備える。
【0030】本発明に係る半導体レーザ素子の製造方法
の第4の態様は、請求項22に対応するものであって、
第1導電型の半導体基板の上面に第1導電型の下側のク
ラッド層と、第2導電型の活性層と、第2導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して、前記下側のクラッド層と前記活性層と
前記上側のクラッド層とにより多層半導体部を形成する
工程と、前記多層半導体部を形成する工程で得られた構
造の両側を除去して前記下側の電流狭窄層の中層部を露
出させる工程と、前記露出された第2導電型の下側の電
流狭窄層の上面に第1導電型の上側の電流狭窄層を形成
する工程と、前記多層半導体部および前記上側の電流狭
窄層の上面にコンタクト層を平滑に形成する工程と、前
記コンタクト層の上層部の両側にプロトンを注入して高
抵抗部を形成する工程と、前記半導体基板の下面に第1
の電位を与える第1電極を形成する工程と、前記コンタ
クト層および高抵抗部の上面に第2の電位を与える第2
電極を形成する工程とを備える。
の第4の態様は、請求項22に対応するものであって、
第1導電型の半導体基板の上面に第1導電型の下側のク
ラッド層と、第2導電型の活性層と、第2導電型の上側
のクラッド層およびこれに連続する下側の電流狭窄層と
を順次形成して、前記下側のクラッド層と前記活性層と
前記上側のクラッド層とにより多層半導体部を形成する
工程と、前記多層半導体部を形成する工程で得られた構
造の両側を除去して前記下側の電流狭窄層の中層部を露
出させる工程と、前記露出された第2導電型の下側の電
流狭窄層の上面に第1導電型の上側の電流狭窄層を形成
する工程と、前記多層半導体部および前記上側の電流狭
窄層の上面にコンタクト層を平滑に形成する工程と、前
記コンタクト層の上層部の両側にプロトンを注入して高
抵抗部を形成する工程と、前記半導体基板の下面に第1
の電位を与える第1電極を形成する工程と、前記コンタ
クト層および高抵抗部の上面に第2の電位を与える第2
電極を形成する工程とを備える。
【0031】
【作用】本発明の請求項1、請求項13および請求項1
6に係る半導体レーザ素子では、第1電極と第2電極と
の間に順方向のバイアス電圧をかけると、電流狭窄部で
の電流遮断により、駆動電流の大部分は多層半導体部に
集中する。ここで、半導体レーザ素子を高速変調しよう
とする場合、変調のかかり具合は、半導体レーザ素子に
発生する全体の寄生容量によって影響を受ける。しか
し、電流狭窄部に疑似的に発生する寄生容量と、誘電体
絶縁膜で疑似的に発生する寄生容量とを上下方向、すな
わち順方向電流に対して直列方向に配置しているので、
全体の寄生容量を低減でき、カットオフ周波数を増大さ
せ得る。
6に係る半導体レーザ素子では、第1電極と第2電極と
の間に順方向のバイアス電圧をかけると、電流狭窄部で
の電流遮断により、駆動電流の大部分は多層半導体部に
集中する。ここで、半導体レーザ素子を高速変調しよう
とする場合、変調のかかり具合は、半導体レーザ素子に
発生する全体の寄生容量によって影響を受ける。しか
し、電流狭窄部に疑似的に発生する寄生容量と、誘電体
絶縁膜で疑似的に発生する寄生容量とを上下方向、すな
わち順方向電流に対して直列方向に配置しているので、
全体の寄生容量を低減でき、カットオフ周波数を増大さ
せ得る。
【0032】本発明の請求項2、請求項13および請求
項16に係る半導体レーザ素子では、電流狭窄部発生す
る寄生容量と誘電体絶縁膜に発生する寄生容量とが、順
方向電流に対して直列に配置されるため、寄生容量は全
体として低減され、また、上面開放溝が形成された領域
は、pn接合部が一切除去されているので寄生容量は発
生しないので、カットオフ周波数を増大できる。
項16に係る半導体レーザ素子では、電流狭窄部発生す
る寄生容量と誘電体絶縁膜に発生する寄生容量とが、順
方向電流に対して直列に配置されるため、寄生容量は全
体として低減され、また、上面開放溝が形成された領域
は、pn接合部が一切除去されているので寄生容量は発
生しないので、カットオフ周波数を増大できる。
【0033】また、上面開放溝を、上面の所定の中間位
置に形成するだけでよいため、メサ周囲の全領域を半導
体基板の上面まで除去していた第2の従来例に比べて製
造が容易となり、製造コストを低減できる。
置に形成するだけでよいため、メサ周囲の全領域を半導
体基板の上面まで除去していた第2の従来例に比べて製
造が容易となり、製造コストを低減できる。
【0034】本発明の請求項3に係る半導体レーザ素子
では、上面開放溝より内側だけでなく、導電膜を介して
上面開放溝の外側にまで第2電極を引き回し、これを外
部結線用電極として用いることで、内側第2電極の狭小
化を可能とし、電極幅の可及的な狭小化を可能とする。
では、上面開放溝より内側だけでなく、導電膜を介して
上面開放溝の外側にまで第2電極を引き回し、これを外
部結線用電極として用いることで、内側第2電極の狭小
化を可能とし、電極幅の可及的な狭小化を可能とする。
【0035】本発明の請求項4に係る半導体レーザ素子
では、誘電体絶縁膜を挟む電流狭窄部上のコンタクト層
および第2電極の間に寄生容量が発生するが、外部結線
用電極として用いる外側第2電極の形成領域を一定の範
囲に限定することで、発生する寄生容量を低減する。
では、誘電体絶縁膜を挟む電流狭窄部上のコンタクト層
および第2電極の間に寄生容量が発生するが、外部結線
用電極として用いる外側第2電極の形成領域を一定の範
囲に限定することで、発生する寄生容量を低減する。
【0036】本発明の請求項5、請求項14および請求
項17に係る半導体レーザ素子では、誘電体絶縁膜を用
いずに電極幅を狭小化でき、部材省略により製造コスト
を低減し得る。
項17に係る半導体レーザ素子では、誘電体絶縁膜を用
いずに電極幅を狭小化でき、部材省略により製造コスト
を低減し得る。
【0037】本発明の請求項6に係る半導体レーザ素子
では、電流狭窄部において寄生容量が発生するが、切欠
によって寄生容量の発生を一部分防止でき、全体として
の容量レベルを抑制でき、カットオフ周波数を増大でき
る。
では、電流狭窄部において寄生容量が発生するが、切欠
によって寄生容量の発生を一部分防止でき、全体として
の容量レベルを抑制でき、カットオフ周波数を増大でき
る。
【0038】本発明の請求項7、請求項15および請求
項18に係る半導体レーザ素子では、コンタクト層の上
層部にプロトンが注入された高抵抗部と電流狭窄部とが
直列に配されるので、この部分に電流が流れにくくな
り、駆動電流を多層半導体部に集中させることができ
る。この場合、コンタクト層の上層部の活性領域真上を
除く部分にプロトンを注入するだけで両側を高抵抗にで
き、誘電体絶縁膜を形成するのに比べて製造作業を簡略
化し得る。
項18に係る半導体レーザ素子では、コンタクト層の上
層部にプロトンが注入された高抵抗部と電流狭窄部とが
直列に配されるので、この部分に電流が流れにくくな
り、駆動電流を多層半導体部に集中させることができ
る。この場合、コンタクト層の上層部の活性領域真上を
除く部分にプロトンを注入するだけで両側を高抵抗にで
き、誘電体絶縁膜を形成するのに比べて製造作業を簡略
化し得る。
【0039】本発明の請求項8乃至請求項10に係る半
導体レーザ素子では、接触子を局部的に形成することで
電極パッドの面積が小となり、しかも隣合う接触子間の
間隙によりボンディングワイヤと誘電体絶縁膜の間に空
隙を形成できるため、誘電体絶縁膜下のコンタクト層と
の間に発生する寄生容量を低減でき、カットオフ周波数
を向上できる。特に、本発明の請求項10に係る半導体
レーザ素子では、複数の接触子が連続形成されない場合
でも、これらの複数の接触子をボンディングワイヤで接
続できる。このことから、複数の接触子ののべ面積を可
及的に小にでき寄生容量を大幅に低減できる。
導体レーザ素子では、接触子を局部的に形成することで
電極パッドの面積が小となり、しかも隣合う接触子間の
間隙によりボンディングワイヤと誘電体絶縁膜の間に空
隙を形成できるため、誘電体絶縁膜下のコンタクト層と
の間に発生する寄生容量を低減でき、カットオフ周波数
を向上できる。特に、本発明の請求項10に係る半導体
レーザ素子では、複数の接触子が連続形成されない場合
でも、これらの複数の接触子をボンディングワイヤで接
続できる。このことから、複数の接触子ののべ面積を可
及的に小にでき寄生容量を大幅に低減できる。
【0040】本発明の請求項11に係る半導体レーザ素
子では、上側のクラッド層の成長形成時に下側の電流狭
窄層をも同時に一体形成することで、製造時間の短縮化
を図り得る。この場合、下側の電流狭窄層に高抵抗半導
体材料を用いるので、電極コンタクト孔を狭小化した際
にカットオフ周波数が飛躍的に増大できる。そうする
と、低抵抗半導体材料を用いるより比較的広い電極幅で
カットオフ周波数が向上し、また、電極幅の形成寸法誤
差の許容範囲が拡大する。
子では、上側のクラッド層の成長形成時に下側の電流狭
窄層をも同時に一体形成することで、製造時間の短縮化
を図り得る。この場合、下側の電流狭窄層に高抵抗半導
体材料を用いるので、電極コンタクト孔を狭小化した際
にカットオフ周波数が飛躍的に増大できる。そうする
と、低抵抗半導体材料を用いるより比較的広い電極幅で
カットオフ周波数が向上し、また、電極幅の形成寸法誤
差の許容範囲が拡大する。
【0041】本発明の請求項12に係る半導体レーザ素
子では、クラッド層のキャリア濃度が1018cm-3未満
と低い場合、クラッド層内の擬制抵抗が大になり、故に
電流狭窄部に生じる寄生容量が大になりがちであるが、
上述のように半導体レーザ素子全体の寄生容量を低減で
きるため、かかる弊害を防止でき、カットオフ周波数を
増大させ得る。
子では、クラッド層のキャリア濃度が1018cm-3未満
と低い場合、クラッド層内の擬制抵抗が大になり、故に
電流狭窄部に生じる寄生容量が大になりがちであるが、
上述のように半導体レーザ素子全体の寄生容量を低減で
きるため、かかる弊害を防止でき、カットオフ周波数を
増大させ得る。
【0042】本発明の請求項19に係る半導体レーザ素
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、電極コン
タクト孔を形成する工程において、電極コンタクト孔の
幅を調整することで第2電極とコンタクト層との間の寄
生容量を小としているので、カットオフ周波数を増大さ
せ得る。ここで、第2の従来例のように半導体基板の上
面に合わせた深さにエッチング処理する必要がないの
で、製造時間を短縮でき製造コストの低減を図り得る。
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、電極コン
タクト孔を形成する工程において、電極コンタクト孔の
幅を調整することで第2電極とコンタクト層との間の寄
生容量を小としているので、カットオフ周波数を増大さ
せ得る。ここで、第2の従来例のように半導体基板の上
面に合わせた深さにエッチング処理する必要がないの
で、製造時間を短縮でき製造コストの低減を図り得る。
【0043】本発明の請求項20に係る半導体レーザ素
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、上面開放
溝を形成し、さらに電極コンタクト孔の幅を調整するこ
とで、第2電極とコンタクト層との間の寄生容量を小と
しているので、カットオフ周波数を増大させ得る。ここ
で、上面開放溝は上面の所定の中間位置に形成するだけ
でよいため、メサ周囲の全領域を半導体基板の上面まで
除去していた第2の従来例に比べて製造が容易となる。
また、上面開放溝の深さは半導体基板に達する程度であ
ればよく、第2の従来例のように半導体基板の上面に正
確に合致させる必要がないため、高い精度が要求しなく
てもよくなる。
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、上面開放
溝を形成し、さらに電極コンタクト孔の幅を調整するこ
とで、第2電極とコンタクト層との間の寄生容量を小と
しているので、カットオフ周波数を増大させ得る。ここ
で、上面開放溝は上面の所定の中間位置に形成するだけ
でよいため、メサ周囲の全領域を半導体基板の上面まで
除去していた第2の従来例に比べて製造が容易となる。
また、上面開放溝の深さは半導体基板に達する程度であ
ればよく、第2の従来例のように半導体基板の上面に正
確に合致させる必要がないため、高い精度が要求しなく
てもよくなる。
【0044】本発明の請求項21に係る半導体レーザ素
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、コンタク
ト層の両側の切欠の離間距離を小に設定することで第2
電極とコンタクト層との間の寄生容量を小としているの
で、カットオフ周波数を増大させ得る。ここで、電極幅
の形成を切欠の形成にて行っているので、第2の従来
例、請求項19および請求項20に比べて誘電体絶縁膜
の形成工程を省略でき、故に製造時間を短縮できる。ま
た、上面開放溝の深さは半導体基板に達する程度であれ
ばよく、第2の従来例のように半導体基板の上面に正確
に合致させる必要がないため、第2の従来例に比べて高
い精度が要求されずに済み、故に製造コストを低減でき
る。
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、コンタク
ト層の両側の切欠の離間距離を小に設定することで第2
電極とコンタクト層との間の寄生容量を小としているの
で、カットオフ周波数を増大させ得る。ここで、電極幅
の形成を切欠の形成にて行っているので、第2の従来
例、請求項19および請求項20に比べて誘電体絶縁膜
の形成工程を省略でき、故に製造時間を短縮できる。ま
た、上面開放溝の深さは半導体基板に達する程度であれ
ばよく、第2の従来例のように半導体基板の上面に正確
に合致させる必要がないため、第2の従来例に比べて高
い精度が要求されずに済み、故に製造コストを低減でき
る。
【0045】本発明の請求項22に係る半導体レーザ素
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、コンタク
ト層の上層部の両側の高抵抗部の離間距離を小に設定す
ることで第2電極とコンタクト層との間の寄生容量を小
としているので、カットオフ周波数を増大させ得る。こ
こで、コンタクト層の上層部の両側にプロトン注入する
だけで両側を高抵抗にでき、第2の従来例、請求項19
および請求項20に比べて誘電体絶縁膜の形成工程を省
略して製造作業を簡略化し得る。
子の製造方法では、例えばクラッド層のキャリア濃度が
低くクラッド層内の擬制抵抗が大になっても、コンタク
ト層の上層部の両側の高抵抗部の離間距離を小に設定す
ることで第2電極とコンタクト層との間の寄生容量を小
としているので、カットオフ周波数を増大させ得る。こ
こで、コンタクト層の上層部の両側にプロトン注入する
だけで両側を高抵抗にでき、第2の従来例、請求項19
および請求項20に比べて誘電体絶縁膜の形成工程を省
略して製造作業を簡略化し得る。
【0046】
【実施例】[第1の実施例] <構成>図1は本発明の第1の実施例の半導体レーザ素
子を示す図である。以下、図1を参照しつつ本発明の第
1の実施例に係る半導体レーザ素子を説明する。本実施
例の半導体レーザ素子は、図1の如く、n型GaAs基
板35と、該n型GaAs基板35の上面中央部に配さ
れた多層半導体部36(活性領域)と、前記n型GaA
s基板35の上面で前記多層半導体部36の外側両サイ
ドに隣接された電流狭窄部37と、該電流狭窄部37お
よび前記多層半導体部36の上面に平滑に形成されたp
型GaAsコンタクト層38と、該p型GaAsコンタ
クト層38の上面に被覆され中央部にレーザ光が出射さ
れる方向に沿って矩形の電極コンタクト孔39を有する
誘電体絶縁膜41と、前記n型GaAs基板35の下面
に形成されたn型第1電極42と、前記誘電体絶縁膜4
1の上面および前記電極コンタクト孔39内に形成され
たp型第2電極43とを備えたものである。
子を示す図である。以下、図1を参照しつつ本発明の第
1の実施例に係る半導体レーザ素子を説明する。本実施
例の半導体レーザ素子は、図1の如く、n型GaAs基
板35と、該n型GaAs基板35の上面中央部に配さ
れた多層半導体部36(活性領域)と、前記n型GaA
s基板35の上面で前記多層半導体部36の外側両サイ
ドに隣接された電流狭窄部37と、該電流狭窄部37お
よび前記多層半導体部36の上面に平滑に形成されたp
型GaAsコンタクト層38と、該p型GaAsコンタ
クト層38の上面に被覆され中央部にレーザ光が出射さ
れる方向に沿って矩形の電極コンタクト孔39を有する
誘電体絶縁膜41と、前記n型GaAs基板35の下面
に形成されたn型第1電極42と、前記誘電体絶縁膜4
1の上面および前記電極コンタクト孔39内に形成され
たp型第2電極43とを備えたものである。
【0047】前記多層半導体部36は、前記n型GaA
s基板35の上面に形成されたn型AlGaInPから
なる下側のクラッド層51と、該n型AlGaInPか
らなる下側のクラッド層51の上面に形成されたp型I
nGaP活性層52と、該p型InGaP活性層52の
上面に形成されたp型AlGaInPからなる上側のク
ラッド層53と、該p型AlGaInPからなる上側の
クラッド層53の上面に形成されたp型InGaPキャ
ップ層54とから構成される。
s基板35の上面に形成されたn型AlGaInPから
なる下側のクラッド層51と、該n型AlGaInPか
らなる下側のクラッド層51の上面に形成されたp型I
nGaP活性層52と、該p型InGaP活性層52の
上面に形成されたp型AlGaInPからなる上側のク
ラッド層53と、該p型AlGaInPからなる上側の
クラッド層53の上面に形成されたp型InGaPキャ
ップ層54とから構成される。
【0048】前記電流狭窄部37は、前記多層半導体部
36のn型AlGaInPからなる下側のクラッド層5
1に一体連続して前記n型GaAs基板35の上面に形
成されたn型AlGaInP第1基層61と、前記多層
半導体部36のp型InGaP活性層52に一体連続し
て前記n型AlGaInP第1基層61の上面に形成さ
れたp型InGaP第2基層62と、前記多層半導体部
36のp型AlGaInPからなる上側のクラッド層5
3の下層部のみに一体連続して前記p型InGaP第2
基層62の上面に形成されたp型AlGaInP下側の
電流狭窄層63と、該下側の電流狭窄層63の上面に形
成されたn型GaAs上側の電流狭窄層64とから構成
される。ここで、前記p型AlGaInPからなる上側
のクラッド層53およびp型AlGaInP下側の電流
狭窄層63は、成長の過程でキャリア濃度を1018cm
-3程度以上は上げることができず、故にその抵抗は3〜
8Ωと大きくなっている。
36のn型AlGaInPからなる下側のクラッド層5
1に一体連続して前記n型GaAs基板35の上面に形
成されたn型AlGaInP第1基層61と、前記多層
半導体部36のp型InGaP活性層52に一体連続し
て前記n型AlGaInP第1基層61の上面に形成さ
れたp型InGaP第2基層62と、前記多層半導体部
36のp型AlGaInPからなる上側のクラッド層5
3の下層部のみに一体連続して前記p型InGaP第2
基層62の上面に形成されたp型AlGaInP下側の
電流狭窄層63と、該下側の電流狭窄層63の上面に形
成されたn型GaAs上側の電流狭窄層64とから構成
される。ここで、前記p型AlGaInPからなる上側
のクラッド層53およびp型AlGaInP下側の電流
狭窄層63は、成長の過程でキャリア濃度を1018cm
-3程度以上は上げることができず、故にその抵抗は3〜
8Ωと大きくなっている。
【0049】前記誘電体絶縁膜41は例えばSiO2 ま
たはSi3 N4 等が用いられており、また電極コンタク
ト孔39は例えば矩形に形成され、その電極幅Wは、パ
ターン形成の容易度を考慮して5μm以上とされ、かつ
寄生容量の低減を考慮して50μm以下に設定され、望
ましくは、25μm以下に設定される。
たはSi3 N4 等が用いられており、また電極コンタク
ト孔39は例えば矩形に形成され、その電極幅Wは、パ
ターン形成の容易度を考慮して5μm以上とされ、かつ
寄生容量の低減を考慮して50μm以下に設定され、望
ましくは、25μm以下に設定される。
【0050】<製造方法>次に、本実施例に係る半導体
レーザ素子の製造方法を説明する。まず、n型GaAs
基板35の上面にn型AlGaInPからなる下側のク
ラッド層51とn型AlGaInP第1基層61、p型
InGaP活性層52とp型InGaP第2基層62、
p型AlGaInPからなる上側のクラッド層53とp
型AlGaInP下側の電流狭窄層63、およびp型I
nGaPキャップ層54を、MOCVD法により順に連
続結晶成長させて、下側のクラッド層51と活性層52
と上側のクラッド層53とにより多層半導体部36を形
成する。次に、p型InGaPキャップ層54の上面中
央部にSiNx またはSiO2 を用いてマスクとしての
矩形等の図示しない絶縁膜を形成し、隣接するキャップ
層と上側のクラッド層の一部を、p型InGaP第2基
層62を露出させない程度にエッチング処理にて除去
し、p型AlGaInP下側の電流狭窄層63の中層部
を露出させて、多層半導体部36のメサを形成する。次
に、絶縁膜をマスクとして、露出されたp型AlGaI
nP下側の電流狭窄層63の上面にn型GaAs上側の
電流狭窄層64をMOCVD法にて形成し、メサ周囲の
埋め込みを行う。そして、絶縁膜を除去した後、p型I
nGaPキャップ層54およびn型GaAs上側の電流
狭窄層64の全上面にp型GaAsコンタクト層38を
平滑に形成する。その後、図2の如く、p型GaAsコ
ンタクト層38の全上面に誘電体絶縁膜41を被覆す
る。そして、誘電体絶縁膜41のうち多層半導体部36
の上方域に、p型GaAsコンタクト層38と第2電極
43とを接続するための電極コンタクト孔39をエッチ
ング処理にて除去して形成する。しかる後、EB蒸着法
にて、n型GaAs基板35の下面にn型第1電極42
を形成するとともに、誘電体絶縁膜41の上面および電
極コンタクト孔39の内部にp型第2電極43を形成
し、半導体レーザ素子が完成する。
レーザ素子の製造方法を説明する。まず、n型GaAs
基板35の上面にn型AlGaInPからなる下側のク
ラッド層51とn型AlGaInP第1基層61、p型
InGaP活性層52とp型InGaP第2基層62、
p型AlGaInPからなる上側のクラッド層53とp
型AlGaInP下側の電流狭窄層63、およびp型I
nGaPキャップ層54を、MOCVD法により順に連
続結晶成長させて、下側のクラッド層51と活性層52
と上側のクラッド層53とにより多層半導体部36を形
成する。次に、p型InGaPキャップ層54の上面中
央部にSiNx またはSiO2 を用いてマスクとしての
矩形等の図示しない絶縁膜を形成し、隣接するキャップ
層と上側のクラッド層の一部を、p型InGaP第2基
層62を露出させない程度にエッチング処理にて除去
し、p型AlGaInP下側の電流狭窄層63の中層部
を露出させて、多層半導体部36のメサを形成する。次
に、絶縁膜をマスクとして、露出されたp型AlGaI
nP下側の電流狭窄層63の上面にn型GaAs上側の
電流狭窄層64をMOCVD法にて形成し、メサ周囲の
埋め込みを行う。そして、絶縁膜を除去した後、p型I
nGaPキャップ層54およびn型GaAs上側の電流
狭窄層64の全上面にp型GaAsコンタクト層38を
平滑に形成する。その後、図2の如く、p型GaAsコ
ンタクト層38の全上面に誘電体絶縁膜41を被覆す
る。そして、誘電体絶縁膜41のうち多層半導体部36
の上方域に、p型GaAsコンタクト層38と第2電極
43とを接続するための電極コンタクト孔39をエッチ
ング処理にて除去して形成する。しかる後、EB蒸着法
にて、n型GaAs基板35の下面にn型第1電極42
を形成するとともに、誘電体絶縁膜41の上面および電
極コンタクト孔39の内部にp型第2電極43を形成
し、半導体レーザ素子が完成する。
【0051】ここで、多層半導体部36および電流狭窄
部37の形成工程中、電流狭窄部37の下側の電流狭窄
層63と多層半導体部36の上側のクラッド層53とが
同一(n型)導電型であることに着目し、これらを同一
材料を用いて一体形成することで、多層半導体部36の
一部と下側の電流狭窄層63の一部を同時に形成するこ
とができ、製造時間の短縮化を図り得る。
部37の形成工程中、電流狭窄部37の下側の電流狭窄
層63と多層半導体部36の上側のクラッド層53とが
同一(n型)導電型であることに着目し、これらを同一
材料を用いて一体形成することで、多層半導体部36の
一部と下側の電流狭窄層63の一部を同時に形成するこ
とができ、製造時間の短縮化を図り得る。
【0052】また、本実施例の半導体レーザ素子は、電
流狭窄部37の寄生容量を低減しようとする点で、図2
2に示した第2の従来例と目的が類似する。しかし、第
2の従来例では、所定のメサ領域の周囲を除去する際に
エッチング深さを半導体基板の上面に精度よく合致させ
る必要があり、その分製造時間がかかり製造コスト上昇
の一要因となっていたのに対し、本実施例では誘電体絶
縁膜41を形成するだけなので、第2の従来例より製造
時間を短縮でき製造コストの低減を図り得る。
流狭窄部37の寄生容量を低減しようとする点で、図2
2に示した第2の従来例と目的が類似する。しかし、第
2の従来例では、所定のメサ領域の周囲を除去する際に
エッチング深さを半導体基板の上面に精度よく合致させ
る必要があり、その分製造時間がかかり製造コスト上昇
の一要因となっていたのに対し、本実施例では誘電体絶
縁膜41を形成するだけなので、第2の従来例より製造
時間を短縮でき製造コストの低減を図り得る。
【0053】<動作>次に、本実施例に係る半導体レー
ザ素子の動作を説明する。図3の如く、n型第1電極4
2とp型第2電極43との間に順方向のバイアス電圧を
かけると、n型AlGaInPからなる下側のクラッド
層51とp型InGaP活性層52とのpn接合面を順
方向電流が通過しようとする。しかしながら、多層半導
体部36に隣接された電流狭窄部37のn型GaAs上
側の電流狭窄層64とp型AlGaInP下側の電流狭
窄層63とのpn接合部は逆バイアス状態となるため、
駆動電流は有効に多層半導体部36にのみ集中して流れ
ようとし、低電流での動作が可能となる。
ザ素子の動作を説明する。図3の如く、n型第1電極4
2とp型第2電極43との間に順方向のバイアス電圧を
かけると、n型AlGaInPからなる下側のクラッド
層51とp型InGaP活性層52とのpn接合面を順
方向電流が通過しようとする。しかしながら、多層半導
体部36に隣接された電流狭窄部37のn型GaAs上
側の電流狭窄層64とp型AlGaInP下側の電流狭
窄層63とのpn接合部は逆バイアス状態となるため、
駆動電流は有効に多層半導体部36にのみ集中して流れ
ようとし、低電流での動作が可能となる。
【0054】ここで、p型AlGaInPからなる上側
のクラッド層53およびp型AlGaInP下側の電流
狭窄層63等の各層は高抵抗半導体材料であるため、ク
ラッド層抵抗だけでも3〜8Ωとなり、図3に示した抵
抗Rn,Rsub,Rc2,Rc1,Rpc,Rpの合
計値である全体の直列抵抗Rxは大となる。また、両電
流狭窄層63,64からなるpn接合部には寄生容量C
pnが形成される。故に、前述の(1)式においてカッ
トオフ周波数fcを増大させるためには、全体の直列抵
抗Rxおよび全体の寄生容量の少なくともいずれかを減
少させる必要がある。ところが、本実施例では、前述の
ように製造時間の短縮化を図る目的で、下側の電流狭窄
層63と上側のクラッド層53とを同一材料にて一体形
成しているため、電流狭窄部37の寄生容量Cpnは上
側のクラッド層53の材料特性に直接的に影響を受ける
ことになり、故に半導体レーザ素子の全体の直列抵抗R
xと電流狭窄部37の寄生容量Cpnとは結果的に互い
にトレードオフの関係となる。すなわち、前述の(1)
式において、全体の直列抵抗Rxおよび電流狭窄部37
の寄生容量Cpnのいずれか一方を低減させようとして
も、他方の値が増大してしまう。そこで、本実施例で
は、誘電体絶縁膜41を電流狭窄部37の上方に配し、
この誘電体絶縁膜41に生じる寄生容量Cpadを電流
狭窄部37の寄生容量Cpnに対して直列に配置するこ
とで、半導体レーザ素子の全体の寄生容量を減少させて
いる。したがって、第1の従来例に比べて、上側のクラ
ッド層53の材料を変えずにカットオフ周波数fcを増
大できる。
のクラッド層53およびp型AlGaInP下側の電流
狭窄層63等の各層は高抵抗半導体材料であるため、ク
ラッド層抵抗だけでも3〜8Ωとなり、図3に示した抵
抗Rn,Rsub,Rc2,Rc1,Rpc,Rpの合
計値である全体の直列抵抗Rxは大となる。また、両電
流狭窄層63,64からなるpn接合部には寄生容量C
pnが形成される。故に、前述の(1)式においてカッ
トオフ周波数fcを増大させるためには、全体の直列抵
抗Rxおよび全体の寄生容量の少なくともいずれかを減
少させる必要がある。ところが、本実施例では、前述の
ように製造時間の短縮化を図る目的で、下側の電流狭窄
層63と上側のクラッド層53とを同一材料にて一体形
成しているため、電流狭窄部37の寄生容量Cpnは上
側のクラッド層53の材料特性に直接的に影響を受ける
ことになり、故に半導体レーザ素子の全体の直列抵抗R
xと電流狭窄部37の寄生容量Cpnとは結果的に互い
にトレードオフの関係となる。すなわち、前述の(1)
式において、全体の直列抵抗Rxおよび電流狭窄部37
の寄生容量Cpnのいずれか一方を低減させようとして
も、他方の値が増大してしまう。そこで、本実施例で
は、誘電体絶縁膜41を電流狭窄部37の上方に配し、
この誘電体絶縁膜41に生じる寄生容量Cpadを電流
狭窄部37の寄生容量Cpnに対して直列に配置するこ
とで、半導体レーザ素子の全体の寄生容量を減少させて
いる。したがって、第1の従来例に比べて、上側のクラ
ッド層53の材料を変えずにカットオフ周波数fcを増
大できる。
【0055】ところで、誘電体絶縁膜41に生じる寄生
容量Cpadは、電極コンタクト孔39の電極幅Wとの
間に負の相関関係があることが分かっている。図4は等
価回路によるシミュレーション結果を示すもので、電極
幅Wを横軸にとり、電極幅Wが300μmのときのカッ
トオフ周波数fcを基準(=1)として電極幅Wを変化
させたときのカットオフ周波数fcの変化の様子を示し
ている。図4中、L1は本実施例の半導体レーザ素子に
対応する等価回路によるもの、L0は一般に使用されて
いるGaAs/AlGaAs系の半導体レーザ素子の等
価回路によるものである。L1とL0との特性相違は、
一般的なL0の方のクラッド層抵抗がせいぜい1Ω程度
であるのに対し、本実施例のL1の方のクラッド層抵抗
が3〜8Ωと通常より大きく設定されることによる。L
1とL0とを比較すると、L1のようにクラッド層抵抗
の大きい半導体レーザ素子の電極幅Wを小さくしていっ
た方が、通常の半導体レーザ素子(L0)の電極幅Wを
小さくするより飛躍的にカットオフ周波数fcの特性向
上を図り得ることが分かる。すなわち、本実施例の場
合、L0のものよりも電極幅Wを広く設定しながらかつ
L0のものと同等のカットオフ周波数fcを得られるこ
とが分かる。そうすると、例えば第2の従来例のよう
に、クラッド層に一般的な低抵抗材料を用いて、かつ電
極幅Wを制限するような構造を考えて比較すると、本実
施例では電極幅Wの形成寸法の精度誤差があっても許容
できることになり、その分製造時間を短縮でき、製造コ
ストを低減できる。また、比較的広い電極幅Wをとって
も、第2の従来例に比べてカットオフ周波数fcを大幅
に向上させ得る。具体的には、電極幅Wを25μmに設
定すれば、第2の従来例において電極幅を製造上可能な
最小の約5μmとしたときと同等のカットオフ周波数f
cを得ることができる。したがって、電極幅Wを25μ
m以下に設定すれば、第2の従来例において実現できな
かったカットオフ周波数fcを得ることができる。ま
た、通常の使用状態で許容できるカットオフ周波数fc
を達成しようとすれば、電極幅Wを50μm程度以下に
設定すればよいことが、図4からわかる。したがって、
第2の従来例に比べて広い電極幅Wで形成でき、その製
造作業が容易になる。
容量Cpadは、電極コンタクト孔39の電極幅Wとの
間に負の相関関係があることが分かっている。図4は等
価回路によるシミュレーション結果を示すもので、電極
幅Wを横軸にとり、電極幅Wが300μmのときのカッ
トオフ周波数fcを基準(=1)として電極幅Wを変化
させたときのカットオフ周波数fcの変化の様子を示し
ている。図4中、L1は本実施例の半導体レーザ素子に
対応する等価回路によるもの、L0は一般に使用されて
いるGaAs/AlGaAs系の半導体レーザ素子の等
価回路によるものである。L1とL0との特性相違は、
一般的なL0の方のクラッド層抵抗がせいぜい1Ω程度
であるのに対し、本実施例のL1の方のクラッド層抵抗
が3〜8Ωと通常より大きく設定されることによる。L
1とL0とを比較すると、L1のようにクラッド層抵抗
の大きい半導体レーザ素子の電極幅Wを小さくしていっ
た方が、通常の半導体レーザ素子(L0)の電極幅Wを
小さくするより飛躍的にカットオフ周波数fcの特性向
上を図り得ることが分かる。すなわち、本実施例の場
合、L0のものよりも電極幅Wを広く設定しながらかつ
L0のものと同等のカットオフ周波数fcを得られるこ
とが分かる。そうすると、例えば第2の従来例のよう
に、クラッド層に一般的な低抵抗材料を用いて、かつ電
極幅Wを制限するような構造を考えて比較すると、本実
施例では電極幅Wの形成寸法の精度誤差があっても許容
できることになり、その分製造時間を短縮でき、製造コ
ストを低減できる。また、比較的広い電極幅Wをとって
も、第2の従来例に比べてカットオフ周波数fcを大幅
に向上させ得る。具体的には、電極幅Wを25μmに設
定すれば、第2の従来例において電極幅を製造上可能な
最小の約5μmとしたときと同等のカットオフ周波数f
cを得ることができる。したがって、電極幅Wを25μ
m以下に設定すれば、第2の従来例において実現できな
かったカットオフ周波数fcを得ることができる。ま
た、通常の使用状態で許容できるカットオフ周波数fc
を達成しようとすれば、電極幅Wを50μm程度以下に
設定すればよいことが、図4からわかる。したがって、
第2の従来例に比べて広い電極幅Wで形成でき、その製
造作業が容易になる。
【0056】[第2の実施例] <構成>図5は本発明の第2の実施例の半導体レーザ素
子を示す図である。本実施例の半導体レーザ素子は、第
1の実施例と同様のn型GaAs基板35および多層半
導体部36と、前記n型GaAs基板35の上面で前記
多層半導体部36の両側に隣接された電流狭窄部37
と、該電流狭窄部37および前記多層半導体部36の上
面に形成されたp型GaAsコンタクト層38と、該p
型GaAsコンタクト層38の上面に形成され中央部に
レーザ光が出射される方向に沿って矩形の電極コンタク
ト孔39をする誘電体絶縁膜41と、前記n型GaAs
基板35の下面に形成されたn型第1電極42と、前記
誘電体絶縁膜41の上面および前記電極コンタクト孔3
9内に形成されたp型第2電極71,72とを備え、上
面の所定の中間位置に、前記多層半導体部36と上記誘
電体絶縁膜の電極コンタクト孔とを挟んだ両側に前記半
導体基板35に達する上面開放溝73が形成されたもの
である。
子を示す図である。本実施例の半導体レーザ素子は、第
1の実施例と同様のn型GaAs基板35および多層半
導体部36と、前記n型GaAs基板35の上面で前記
多層半導体部36の両側に隣接された電流狭窄部37
と、該電流狭窄部37および前記多層半導体部36の上
面に形成されたp型GaAsコンタクト層38と、該p
型GaAsコンタクト層38の上面に形成され中央部に
レーザ光が出射される方向に沿って矩形の電極コンタク
ト孔39をする誘電体絶縁膜41と、前記n型GaAs
基板35の下面に形成されたn型第1電極42と、前記
誘電体絶縁膜41の上面および前記電極コンタクト孔3
9内に形成されたp型第2電極71,72とを備え、上
面の所定の中間位置に、前記多層半導体部36と上記誘
電体絶縁膜の電極コンタクト孔とを挟んだ両側に前記半
導体基板35に達する上面開放溝73が形成されたもの
である。
【0057】前記上面開放溝73は、電流狭窄部37の
逆バイアスpn接合部での電流の広がりを抑えるための
もので、平面視円環形かつ断面視略U字形に形成されて
いる。該上面開放溝73の溝内表面には、前記上面開放
溝73で分断された両側の前記誘電体絶縁膜41と同一
材料(SiO2 またはSi3 N4 等)でこれに一体連続
に形成された副誘電体絶縁膜74が被覆されている。該
副誘電体絶縁膜74の表面には、前記上面開放溝73で
分断された両側の第2電極71,72を連結する導電膜
75が形成されている。
逆バイアスpn接合部での電流の広がりを抑えるための
もので、平面視円環形かつ断面視略U字形に形成されて
いる。該上面開放溝73の溝内表面には、前記上面開放
溝73で分断された両側の前記誘電体絶縁膜41と同一
材料(SiO2 またはSi3 N4 等)でこれに一体連続
に形成された副誘電体絶縁膜74が被覆されている。該
副誘電体絶縁膜74の表面には、前記上面開放溝73で
分断された両側の第2電極71,72を連結する導電膜
75が形成されている。
【0058】なお、前記第2電極71,72を前記上面
開放溝73より外側に引き回しているのは、外側第2電
極72を外部結線用電極(ワイヤボンディング用電極パ
ッド)として用いることで内側第2電極71の狭小化を
可能とし、ひいては電極幅Wの可及的な狭小化を可能と
するためである。ただし、外側第2電極72の面積を広
く取り過ぎると、電流狭窄部37上のコンタクト層38
のうち上面開放溝73より外側に位置する部分との間に
寄生容量が発生する恐れがあるため、その形成領域を一
定の範囲に限定する必要がある。具体的には、該外側第
2電極72を、前記上面開放溝73から5μm以上かつ
25μm以下の離間距離で離間した位置より内側の領域
に限定して形成するのが望ましい。
開放溝73より外側に引き回しているのは、外側第2電
極72を外部結線用電極(ワイヤボンディング用電極パ
ッド)として用いることで内側第2電極71の狭小化を
可能とし、ひいては電極幅Wの可及的な狭小化を可能と
するためである。ただし、外側第2電極72の面積を広
く取り過ぎると、電流狭窄部37上のコンタクト層38
のうち上面開放溝73より外側に位置する部分との間に
寄生容量が発生する恐れがあるため、その形成領域を一
定の範囲に限定する必要がある。具体的には、該外側第
2電極72を、前記上面開放溝73から5μm以上かつ
25μm以下の離間距離で離間した位置より内側の領域
に限定して形成するのが望ましい。
【0059】そして、前記電極コンタクト孔39の電極
幅Wは、内側第2電極71とコンタクト層38との間に
発生する寄生容量を小とするよう小さく設定される。た
だし、本実施例の場合、第1の実施例と同様、比較的広
い電極幅Wをとっても、第2の従来例に比べてカットオ
フ周波数fcを大幅に向上させ得る。具体的には、電極
幅Wを25μmに設定すれば、第2の従来例において電
極幅を製造上可能な最小の約5μmとしたときと同等の
カットオフ周波数fcを得ることができる。したがっ
て、電極幅Wを25μm以下に設定すれば、第2の従来
例において実現できなかったカットオフ周波数fcを得
ることができる。また、通常の使用状態で許容できるカ
ットオフ周波数fcを達成しようとすれば、電極幅Wを
50μm程度以下に設定すればよいことが、図4からわ
かる。したがって、第2の従来例に比べて広い電極幅W
で形成でき、その製造作業が容易になる。なお、その他
の構成は第1の実施例と同様である。
幅Wは、内側第2電極71とコンタクト層38との間に
発生する寄生容量を小とするよう小さく設定される。た
だし、本実施例の場合、第1の実施例と同様、比較的広
い電極幅Wをとっても、第2の従来例に比べてカットオ
フ周波数fcを大幅に向上させ得る。具体的には、電極
幅Wを25μmに設定すれば、第2の従来例において電
極幅を製造上可能な最小の約5μmとしたときと同等の
カットオフ周波数fcを得ることができる。したがっ
て、電極幅Wを25μm以下に設定すれば、第2の従来
例において実現できなかったカットオフ周波数fcを得
ることができる。また、通常の使用状態で許容できるカ
ットオフ周波数fcを達成しようとすれば、電極幅Wを
50μm程度以下に設定すればよいことが、図4からわ
かる。したがって、第2の従来例に比べて広い電極幅W
で形成でき、その製造作業が容易になる。なお、その他
の構成は第1の実施例と同様である。
【0060】<製造方法>次に、本実施例に係る半導体
レーザ素子の製造方法を説明する。まず、第1の実施例
と同様にして、n型GaAs基板35、n型AlGaI
nPからなる下側のクラッド層51とn型AlGaIn
P第1基層61、p型InGaP活性層52とp型In
GaP第2基層62、p型AlGaInPからなる上側
のクラッド層53とp型AlGaInP下側の電流狭窄
層63、およびp型InGaPキャップ層54を順次成
長させて、下側のクラッド層51と活性層52と上側の
クラッド層53とにより多層半導体部36を形成し、両
側をエッチング処理にて除去してp型AlGaInP下
側の電流狭窄層63の中層部を露出させ、次いでn型G
aAs上側の電流狭窄層64を形成した後、上面にp型
GaAsコンタクト層38を平滑に形成する。その後、
図6の如く、前記多層半導体部36の中間位置を除いた
全上面に、SiNx またはSiO2 等の絶縁膜66を塗
布し、これをマスクとして、図7の如く、n型GaAs
基板35に達する深さまでエッチング処理して上面開放
溝73を形成する。そして、絶縁膜66の上面および上
面開放溝73の表面に、絶縁膜66に一体的に誘電体絶
縁膜41および副誘電体絶縁膜74を夫々同時に被覆
し、誘電体絶縁膜41の中央部、すなわち多層半導体部
36の上方域に電極コンタクト孔39を形成する。しか
る後、EB蒸着法にて、n型GaAs基板35の下面に
n型第1電極42を形成する。また、誘電体絶縁膜41
の上面周囲部をマスキング後、誘電体絶縁膜41、副誘
電体絶縁膜74の表面および電極コンタクト孔39の内
部にp型第2電極71,72および導電膜75を同時に
一体形成する。その後、誘電体絶縁膜41の上面周囲部
のマスクを除去し、図5の如く、半導体レーザ素子が完
成する。
レーザ素子の製造方法を説明する。まず、第1の実施例
と同様にして、n型GaAs基板35、n型AlGaI
nPからなる下側のクラッド層51とn型AlGaIn
P第1基層61、p型InGaP活性層52とp型In
GaP第2基層62、p型AlGaInPからなる上側
のクラッド層53とp型AlGaInP下側の電流狭窄
層63、およびp型InGaPキャップ層54を順次成
長させて、下側のクラッド層51と活性層52と上側の
クラッド層53とにより多層半導体部36を形成し、両
側をエッチング処理にて除去してp型AlGaInP下
側の電流狭窄層63の中層部を露出させ、次いでn型G
aAs上側の電流狭窄層64を形成した後、上面にp型
GaAsコンタクト層38を平滑に形成する。その後、
図6の如く、前記多層半導体部36の中間位置を除いた
全上面に、SiNx またはSiO2 等の絶縁膜66を塗
布し、これをマスクとして、図7の如く、n型GaAs
基板35に達する深さまでエッチング処理して上面開放
溝73を形成する。そして、絶縁膜66の上面および上
面開放溝73の表面に、絶縁膜66に一体的に誘電体絶
縁膜41および副誘電体絶縁膜74を夫々同時に被覆
し、誘電体絶縁膜41の中央部、すなわち多層半導体部
36の上方域に電極コンタクト孔39を形成する。しか
る後、EB蒸着法にて、n型GaAs基板35の下面に
n型第1電極42を形成する。また、誘電体絶縁膜41
の上面周囲部をマスキング後、誘電体絶縁膜41、副誘
電体絶縁膜74の表面および電極コンタクト孔39の内
部にp型第2電極71,72および導電膜75を同時に
一体形成する。その後、誘電体絶縁膜41の上面周囲部
のマスクを除去し、図5の如く、半導体レーザ素子が完
成する。
【0061】ここで、電流狭窄部37に発生する寄生容
量を低減するための上面開放溝73は、上面の所定の中
間位置に形成するだけでよいため、メサ周囲の全領域を
半導体基板の上面まで除去していた第2の従来例に比べ
て製造が容易となる。また、上面開放溝73の深さは半
導体基板35に達する程度であればよく、第2の従来例
のように半導体基板35の上面に正確に合致させる必要
がないため、第2の従来例に比べて高い精度が要求され
ず製造コストを低減できる。
量を低減するための上面開放溝73は、上面の所定の中
間位置に形成するだけでよいため、メサ周囲の全領域を
半導体基板の上面まで除去していた第2の従来例に比べ
て製造が容易となる。また、上面開放溝73の深さは半
導体基板35に達する程度であればよく、第2の従来例
のように半導体基板35の上面に正確に合致させる必要
がないため、第2の従来例に比べて高い精度が要求され
ず製造コストを低減できる。
【0062】<動作>次に、本実施例に係る半導体レー
ザ素子の動作を説明する。この半導体レーザ素子のn型
第1電極42とp型第2電極71,72との間に順方向
のバイアス電圧をかけると、n型AlGaInPからな
る下側のクラッド層51とp型InGaP活性層52と
のpn接合面を順方向電流が通過しようとする。ここ
で、電流狭窄部37のn型GaAs上側の電流狭窄層6
4とp型AlGaInP下側の電流狭窄層63とのpn
接合部は逆バイアス状態となり、ここに寄生容量が発生
し、またその上方の誘電体絶縁膜41にも寄生容量が発
生するが、これらの一対の寄生容量が順方向電流に対し
て直列に配置されるため、この領域における寄生容量は
全体として低減される。また、上面開放溝73が形成さ
れた領域は、pn接合部が一切除去されているので寄生
容量は発生しない。これらのことから、第1の従来例に
比べて、上側のクラッド層53の材料を変えずにカット
オフ周波数fcを増大できる。なお、第1の実施例と同
様、クラッド層抵抗が大きいことにより、電極幅Wの形
成誤差の許容範囲が増し、また比較的広い電極幅Wでも
カットオフ周波数fcを大幅に向上できる点は、第1の
実施例と同様である。
ザ素子の動作を説明する。この半導体レーザ素子のn型
第1電極42とp型第2電極71,72との間に順方向
のバイアス電圧をかけると、n型AlGaInPからな
る下側のクラッド層51とp型InGaP活性層52と
のpn接合面を順方向電流が通過しようとする。ここ
で、電流狭窄部37のn型GaAs上側の電流狭窄層6
4とp型AlGaInP下側の電流狭窄層63とのpn
接合部は逆バイアス状態となり、ここに寄生容量が発生
し、またその上方の誘電体絶縁膜41にも寄生容量が発
生するが、これらの一対の寄生容量が順方向電流に対し
て直列に配置されるため、この領域における寄生容量は
全体として低減される。また、上面開放溝73が形成さ
れた領域は、pn接合部が一切除去されているので寄生
容量は発生しない。これらのことから、第1の従来例に
比べて、上側のクラッド層53の材料を変えずにカット
オフ周波数fcを増大できる。なお、第1の実施例と同
様、クラッド層抵抗が大きいことにより、電極幅Wの形
成誤差の許容範囲が増し、また比較的広い電極幅Wでも
カットオフ周波数fcを大幅に向上できる点は、第1の
実施例と同様である。
【0063】[第3の実施例] <構成>図8は本発明の第3の実施例の半導体レーザ素
子を示す図である。本実施例の半導体レーザ素子は、第
1の実施例と同様のn型GaAs基板35、多層半導体
部36、電流狭窄部37、p型GaAsコンタクト層3
8、およびn型第1電極42と、前記p型GaAsコン
タクト層38の全上面のみに直接形成されたp型第2電
極43とを備え、前記第2電極43の両側に上面側面開
放の切欠77が形成されたものである。
子を示す図である。本実施例の半導体レーザ素子は、第
1の実施例と同様のn型GaAs基板35、多層半導体
部36、電流狭窄部37、p型GaAsコンタクト層3
8、およびn型第1電極42と、前記p型GaAsコン
タクト層38の全上面のみに直接形成されたp型第2電
極43とを備え、前記第2電極43の両側に上面側面開
放の切欠77が形成されたものである。
【0064】前記切欠77は、前記第2電極43および
前記p型GaAsコンタクト層38の形成領域を制限
し、かつ前記電流狭窄部37に発生する寄生容量を低減
するためのもので、前記n型GaAs基板35に達する
まで所定の曲率を有して略円弧状に形成される。該切欠
77は、第2電極43とコンタクト層38とが接続され
る電極幅Wを決定付ける。ここで、該電極幅Wは、第2
電極43とコンタクト層38との間に発生する寄生容量
を小とするよう小さく設定される。ただし、本実施例の
場合、第1の実施例と同様、比較的広い電極幅Wをとっ
ても、第2の従来例に比べてカットオフ周波数fcを大
幅に向上させ得る。具体的には、電極幅Wを25μmに
設定すれば、第2の従来例において電極幅を製造上可能
な最小の約5μmとしたときと同等のカットオフ周波数
fcを得ることができる。したがって、電極幅Wを25
μm以下に設定すれば、第2の従来例において実現でき
なかったカットオフ周波数fcを得ることができる。ま
た、通常の使用状態で許容できるカットオフ周波数fc
を達成しようとすれば、電極幅Wを50μm程度以下に
設定すればよいことが、図4からわかる。したがって、
第2の従来例に比べて広い電極幅Wで形成でき、その製
造作業が容易になる。なお、その他の構成、特に第1ク
ラッド層のキャリア濃度が高くその抵抗値を高く設定す
る点は、第1の実施例と同様である。
前記p型GaAsコンタクト層38の形成領域を制限
し、かつ前記電流狭窄部37に発生する寄生容量を低減
するためのもので、前記n型GaAs基板35に達する
まで所定の曲率を有して略円弧状に形成される。該切欠
77は、第2電極43とコンタクト層38とが接続され
る電極幅Wを決定付ける。ここで、該電極幅Wは、第2
電極43とコンタクト層38との間に発生する寄生容量
を小とするよう小さく設定される。ただし、本実施例の
場合、第1の実施例と同様、比較的広い電極幅Wをとっ
ても、第2の従来例に比べてカットオフ周波数fcを大
幅に向上させ得る。具体的には、電極幅Wを25μmに
設定すれば、第2の従来例において電極幅を製造上可能
な最小の約5μmとしたときと同等のカットオフ周波数
fcを得ることができる。したがって、電極幅Wを25
μm以下に設定すれば、第2の従来例において実現でき
なかったカットオフ周波数fcを得ることができる。ま
た、通常の使用状態で許容できるカットオフ周波数fc
を達成しようとすれば、電極幅Wを50μm程度以下に
設定すればよいことが、図4からわかる。したがって、
第2の従来例に比べて広い電極幅Wで形成でき、その製
造作業が容易になる。なお、その他の構成、特に第1ク
ラッド層のキャリア濃度が高くその抵抗値を高く設定す
る点は、第1の実施例と同様である。
【0065】<製造方法>次に、本実施例に係る半導体
レーザ素子の製造方法を説明する。まず、第1および第
2の実施例と同様にして、n型GaAs基板35、n型
AlGaInPからなる下側のクラッド層51とn型A
lGaInP第1基層61、p型InGaP活性層52
とp型InGaP第2基層62、p型AlGaInPか
らなる上側のクラッド層53とp型AlGaInP下側
の電流狭窄層63、およびp型InGaPキャップ層5
4を順次成長させて、下側のクラッド層51と活性層5
2と上側のクラッド層53とにより多層半導体部36を
形成し、両側をエッチング処理にて除去してp型AlG
aInP下側の電流狭窄層63の中層部を露出させ、次
いでn型GaAs上側の電流狭窄層64を形成した後、
上面にp型GaAsコンタクト層38を平滑に形成す
る。次に、図9の如く、EB蒸着法にて、n型GaAs
基板35の下面にn型第1電極42を形成するととも
に、p型GaAsコンタクト層38の上面全部にp型第
2電極43を形成する。そして、図8の如く、p型第2
電極43の両側に、第2電極43およびp型GaAsコ
ンタクト層37の形成領域を制限する上面側面開放の切
欠77をn型GaAs基板35に達する程度に深く形成
し、半導体レーザ素子が完成する。
レーザ素子の製造方法を説明する。まず、第1および第
2の実施例と同様にして、n型GaAs基板35、n型
AlGaInPからなる下側のクラッド層51とn型A
lGaInP第1基層61、p型InGaP活性層52
とp型InGaP第2基層62、p型AlGaInPか
らなる上側のクラッド層53とp型AlGaInP下側
の電流狭窄層63、およびp型InGaPキャップ層5
4を順次成長させて、下側のクラッド層51と活性層5
2と上側のクラッド層53とにより多層半導体部36を
形成し、両側をエッチング処理にて除去してp型AlG
aInP下側の電流狭窄層63の中層部を露出させ、次
いでn型GaAs上側の電流狭窄層64を形成した後、
上面にp型GaAsコンタクト層38を平滑に形成す
る。次に、図9の如く、EB蒸着法にて、n型GaAs
基板35の下面にn型第1電極42を形成するととも
に、p型GaAsコンタクト層38の上面全部にp型第
2電極43を形成する。そして、図8の如く、p型第2
電極43の両側に、第2電極43およびp型GaAsコ
ンタクト層37の形成領域を制限する上面側面開放の切
欠77をn型GaAs基板35に達する程度に深く形成
し、半導体レーザ素子が完成する。
【0066】このように、電極幅Wの形成を切欠77の
形成にて行っているので、第2の実施例に要していた誘
電体絶縁膜41を省略でき、故に誘電体絶縁膜41の形
成工程の省略により製造時間を短縮できる。また、切欠
77の深さは半導体基板35に達する程度であればよ
く、第2の従来例のように半導体基板35の上面に正確
に合致させる必要がないため、第2の従来例に比べて高
い精度が要求されずに済み、故に製造コストを低減でき
る。
形成にて行っているので、第2の実施例に要していた誘
電体絶縁膜41を省略でき、故に誘電体絶縁膜41の形
成工程の省略により製造時間を短縮できる。また、切欠
77の深さは半導体基板35に達する程度であればよ
く、第2の従来例のように半導体基板35の上面に正確
に合致させる必要がないため、第2の従来例に比べて高
い精度が要求されずに済み、故に製造コストを低減でき
る。
【0067】<動作>次に、本実施例に係る半導体レー
ザ素子の動作を説明する。この半導体レーザ素子のn型
第1電極42とp型第2電極43との間に順方向のバイ
アス電圧をかけると、n型AlGaInPからなる下側
のクラッド層51とp型InGaP活性層52とのpn
接合面を順方向電流が通過しようとする。ここで、電流
狭窄部37のn型GaAs上側の電流狭窄層64とp型
AlGaInP下側の電流狭窄層63とのpn接合部は
逆バイアス状態となり寄生容量が発生するが、切欠77
が形成された領域はpn接合部が一切除去され寄生容量
の発生を防止でき、全体としての容量レベルを抑制でき
る。したがって、第1の従来例に比べて、上側のクラッ
ド層53の材料を変えずにカットオフ周波数fcを増大
できる。なお、第1の実施例と同様、クラッド層抵抗が
大きいことにより、電極幅Wの形成誤差の許容範囲が増
し、また比較的広い電極幅Wでもカットオフ周波数fc
を大幅に向上できる点は、第1および第2の実施例と同
様である。
ザ素子の動作を説明する。この半導体レーザ素子のn型
第1電極42とp型第2電極43との間に順方向のバイ
アス電圧をかけると、n型AlGaInPからなる下側
のクラッド層51とp型InGaP活性層52とのpn
接合面を順方向電流が通過しようとする。ここで、電流
狭窄部37のn型GaAs上側の電流狭窄層64とp型
AlGaInP下側の電流狭窄層63とのpn接合部は
逆バイアス状態となり寄生容量が発生するが、切欠77
が形成された領域はpn接合部が一切除去され寄生容量
の発生を防止でき、全体としての容量レベルを抑制でき
る。したがって、第1の従来例に比べて、上側のクラッ
ド層53の材料を変えずにカットオフ周波数fcを増大
できる。なお、第1の実施例と同様、クラッド層抵抗が
大きいことにより、電極幅Wの形成誤差の許容範囲が増
し、また比較的広い電極幅Wでもカットオフ周波数fc
を大幅に向上できる点は、第1および第2の実施例と同
様である。
【0068】[第4の実施例]図10は本発明の第4の
実施例の半導体レーザ素子を示す図である。本実施例の
半導体レーザ素子は、第1の実施例における誘電体絶縁
膜41に代えて、図10の如く、p型GaAsコンタク
ト層38の上層部の両側78(以下、高抵抗部と称す)
を高抵抗としたものである。具体的には、p型GaAs
コンタクト層38を結晶成長させた後、陽子(プロト
ン)注入を行うことにより高抵抗部78を形成し、コン
タクト層38および高抵抗部78の全上面にp型第2電
極43を形成する。そして、両側が前記高抵抗部78に
挟まれる前記コンタクト層38の上層部の幅は、前記p
型第2電極43と前記コンタクト層38との間の寄生容
量を低減するよう小に設定される。ただし、コンタクト
層38の上層部の幅を比較的広くとっても、第2の従来
例に比べてカットオフ周波数fcを大幅に向上させ得
る。具体的には、コンタクト層38の上層部の幅を25
μmに設定すれば、第2の従来例において電極幅を製造
上可能な最小の約5μmとしたときと同等のカットオフ
周波数fcを得ることができる。したがって、前記上層
部の幅を25μm以下に設定すれば、第2の従来例にお
いて実現できなかったカットオフ周波数fcを得ること
ができる。また、通常の使用状態で許容できるカットオ
フ周波数fcを達成しようとすれば、前記上層部の幅を
50μm程度以下に設定すればよいことがわかってい
る。これにより、誘電体絶縁膜を形成せずに寄生容量を
低減できるため、誘電体絶縁膜を形成していた第1の実
施例に比べて、製造作業を簡略化し得る。その他の構成
および製造方法は第1の実施例と同様である。
実施例の半導体レーザ素子を示す図である。本実施例の
半導体レーザ素子は、第1の実施例における誘電体絶縁
膜41に代えて、図10の如く、p型GaAsコンタク
ト層38の上層部の両側78(以下、高抵抗部と称す)
を高抵抗としたものである。具体的には、p型GaAs
コンタクト層38を結晶成長させた後、陽子(プロト
ン)注入を行うことにより高抵抗部78を形成し、コン
タクト層38および高抵抗部78の全上面にp型第2電
極43を形成する。そして、両側が前記高抵抗部78に
挟まれる前記コンタクト層38の上層部の幅は、前記p
型第2電極43と前記コンタクト層38との間の寄生容
量を低減するよう小に設定される。ただし、コンタクト
層38の上層部の幅を比較的広くとっても、第2の従来
例に比べてカットオフ周波数fcを大幅に向上させ得
る。具体的には、コンタクト層38の上層部の幅を25
μmに設定すれば、第2の従来例において電極幅を製造
上可能な最小の約5μmとしたときと同等のカットオフ
周波数fcを得ることができる。したがって、前記上層
部の幅を25μm以下に設定すれば、第2の従来例にお
いて実現できなかったカットオフ周波数fcを得ること
ができる。また、通常の使用状態で許容できるカットオ
フ周波数fcを達成しようとすれば、前記上層部の幅を
50μm程度以下に設定すればよいことがわかってい
る。これにより、誘電体絶縁膜を形成せずに寄生容量を
低減できるため、誘電体絶縁膜を形成していた第1の実
施例に比べて、製造作業を簡略化し得る。その他の構成
および製造方法は第1の実施例と同様である。
【0069】本実施例において、n型第1電極42とp
型第2電極43との間に順方向のバイアス電圧をかける
と、前記高抵抗部78と電流狭窄部37とが順方向電流
に対して直列に配されるので、この部分に電流が流れに
くくなり、駆動電流を多層半導体部36に集中させるこ
とができる。したがって、電流狭窄部37に発生する寄
生容量を高周波電流が通過しようとしても、高抵抗部7
8によってその電流量を抑制できる。
型第2電極43との間に順方向のバイアス電圧をかける
と、前記高抵抗部78と電流狭窄部37とが順方向電流
に対して直列に配されるので、この部分に電流が流れに
くくなり、駆動電流を多層半導体部36に集中させるこ
とができる。したがって、電流狭窄部37に発生する寄
生容量を高周波電流が通過しようとしても、高抵抗部7
8によってその電流量を抑制できる。
【0070】なお、電流狭窄部37を通過した高周波電
流は、高抵抗部78を通って第2電極43に流れるだけ
でなく、一部分はコンタクト層38を水平方向に流れて
多層半導体部36の直上部に至る。そこで、前記高抵抗
部78の厚みを可及的に厚く設定すれば、コンタクト層
38を水平方向に流れる電流を可及的に低減できる。し
たがって、電流狭窄部37と第2電極43の中央部との
間の電気的導通を少なくすることができ、故に電流狭窄
部37を流れる電流を一層低減できる。
流は、高抵抗部78を通って第2電極43に流れるだけ
でなく、一部分はコンタクト層38を水平方向に流れて
多層半導体部36の直上部に至る。そこで、前記高抵抗
部78の厚みを可及的に厚く設定すれば、コンタクト層
38を水平方向に流れる電流を可及的に低減できる。し
たがって、電流狭窄部37と第2電極43の中央部との
間の電気的導通を少なくすることができ、故に電流狭窄
部37を流れる電流を一層低減できる。
【0071】[第5の実施例]図11は本発明の第5の
実施例の半導体レーザ素子を示す図である。図11中の
81は半導体基板、82はキャリア濃度の低い下側のク
ラッド層、83は活性層、84はキャリア濃度の低い上
側のクラッド層、85はコンタクト層、86は誘電体絶
縁膜、87は第1電極、88は第2電極、89は前記活
性層83およびその上下を挟む両クラッド層82,84
からなる多層半導体部、91は前記半導体基板81の上
面で前記多層半導体部89の両側に隣接された電流狭窄
部、92は電極コンタクト孔である。
実施例の半導体レーザ素子を示す図である。図11中の
81は半導体基板、82はキャリア濃度の低い下側のク
ラッド層、83は活性層、84はキャリア濃度の低い上
側のクラッド層、85はコンタクト層、86は誘電体絶
縁膜、87は第1電極、88は第2電極、89は前記活
性層83およびその上下を挟む両クラッド層82,84
からなる多層半導体部、91は前記半導体基板81の上
面で前記多層半導体部89の両側に隣接された電流狭窄
部、92は電極コンタクト孔である。
【0072】そして、前記第2電極88のうち前記誘電
体絶縁膜86の上面の一部に形成された領域が、ボンデ
ィングワイヤ接続用電極パッド93として使用される。
該電極パッド93は、前記電極コンタクト孔92内に形
成される第2電極88と同一部材を用いて同一の厚みを
有し、同一工程にて形成されるもので、図12のような
略櫛形に形成されている。すなわち、該電極パッド93
は複数のスリット94が形成されることで該スリット9
4を隔てて離間配置される導電性の複数の接触子95を
有せしめられており、該複数の接触子95の基端部は第
1の連結子96にて互いに連結されかつ第2の連結子9
7にて前記電極コンタクト孔92側に引き回されてい
る。前記複数の接触子95の間の前記スリット94の幅
Wpは、図13の如く、複数の接触子95の上面にわた
って接続されるボンディングワイヤ98の接続球98a
がスリット94内に垂れ落ちない程度に小とされ、具体
的には、各スリット94の幅Wpを約10μmとしてお
けば、ボンディングワイヤ98の接続球98aはその表
面張力により形状を維持しようとし、スリット94内へ
の垂れ落ちを防止できる。ところで、ボンディング用電
極パッドとしての面積は一般に小さいものでも100×
100μm2 程度は必要であるが、かかる面積の領域に
電極パッド93を形成したい場合、例えば各接触子95
の幅Wkを約10μm、各スリット94の幅Wpを約1
0μmとし、接触子95を例えば5本並べた形状とすれ
ば、形成領域全部に電極パッドを平坦に形成する場合に
比べて、接触子95のネット(正味)面積を半減させる
ことができる。そうすると、パット93とコンタクト層
85との間に発生する寄生容量を半減できる。
体絶縁膜86の上面の一部に形成された領域が、ボンデ
ィングワイヤ接続用電極パッド93として使用される。
該電極パッド93は、前記電極コンタクト孔92内に形
成される第2電極88と同一部材を用いて同一の厚みを
有し、同一工程にて形成されるもので、図12のような
略櫛形に形成されている。すなわち、該電極パッド93
は複数のスリット94が形成されることで該スリット9
4を隔てて離間配置される導電性の複数の接触子95を
有せしめられており、該複数の接触子95の基端部は第
1の連結子96にて互いに連結されかつ第2の連結子9
7にて前記電極コンタクト孔92側に引き回されてい
る。前記複数の接触子95の間の前記スリット94の幅
Wpは、図13の如く、複数の接触子95の上面にわた
って接続されるボンディングワイヤ98の接続球98a
がスリット94内に垂れ落ちない程度に小とされ、具体
的には、各スリット94の幅Wpを約10μmとしてお
けば、ボンディングワイヤ98の接続球98aはその表
面張力により形状を維持しようとし、スリット94内へ
の垂れ落ちを防止できる。ところで、ボンディング用電
極パッドとしての面積は一般に小さいものでも100×
100μm2 程度は必要であるが、かかる面積の領域に
電極パッド93を形成したい場合、例えば各接触子95
の幅Wkを約10μm、各スリット94の幅Wpを約1
0μmとし、接触子95を例えば5本並べた形状とすれ
ば、形成領域全部に電極パッドを平坦に形成する場合に
比べて、接触子95のネット(正味)面積を半減させる
ことができる。そうすると、パット93とコンタクト層
85との間に発生する寄生容量を半減できる。
【0073】そして、前記電極コンタクト孔92の電極
幅は、第2電極88とコンタクト層85との間に発生す
る寄生容量を小とするよう小さく設定される。ただし、
本実施例の場合、第1の実施例と同様、比較的広い電極
幅をとっても、第2の従来例に比べてカットオフ周波数
fcを大幅に向上させ得る。具体的には、前記電極幅を
25μmに設定すれば、第2の従来例において電極幅を
製造上可能な最小の約5μmとしたときと同等のカット
オフ周波数fcを得ることができる。したがって、前記
電極幅を25μm以下に設定すれば、第2の従来例にお
いて実現できなかったカットオフ周波数fcを得ること
ができる。また、通常の使用状態で許容できるカットオ
フ周波数fcを達成しようとすれば、前記電極幅を50
μm程度以下に設定すればよいことがわかっている。し
たがって、半導体レーザ素子全体の寄生容量を低減で
き、カットオフ周波数を増大できる。なお、その他の構
成は第1の実施例と同様である。
幅は、第2電極88とコンタクト層85との間に発生す
る寄生容量を小とするよう小さく設定される。ただし、
本実施例の場合、第1の実施例と同様、比較的広い電極
幅をとっても、第2の従来例に比べてカットオフ周波数
fcを大幅に向上させ得る。具体的には、前記電極幅を
25μmに設定すれば、第2の従来例において電極幅を
製造上可能な最小の約5μmとしたときと同等のカット
オフ周波数fcを得ることができる。したがって、前記
電極幅を25μm以下に設定すれば、第2の従来例にお
いて実現できなかったカットオフ周波数fcを得ること
ができる。また、通常の使用状態で許容できるカットオ
フ周波数fcを達成しようとすれば、前記電極幅を50
μm程度以下に設定すればよいことがわかっている。し
たがって、半導体レーザ素子全体の寄生容量を低減で
き、カットオフ周波数を増大できる。なお、その他の構
成は第1の実施例と同様である。
【0074】[第6の実施例]図14は本発明の第6の
実施例の半導体レーザ素子を示す図である。本実施例の
半導体レーザ素子は、第2電極88のうち前記誘電体絶
縁膜86の上面の一部に形成された領域が、ボンディン
グワイヤ接続用電極パッド93として使用される点で、
第5の実施例と同様であるが、該電極パッド93が、図
15のようなドット形に形成されている点で、第5の実
施例と異なる。すなわち、該電極パッド93内の複数の
接触子102の縦横に間隙101,101を形成するこ
とで、複数の小面積の導電性接触子102が前記間隙1
01,101を隔てて離間配置される。そして、複数の
接触子102のうち最も電極コンタクト孔92に近接し
た隅部の接触子102aは、第2電極88の電極コンタ
クト孔92内に充填された領域に延設されている。前記
各接触子102の個別形状は例えば平面視矩形に形成さ
れ、該複数の接触子102の間の前記間隙101,10
1の幅(各接触子102の離間寸法)Wpは、図16の
如く、複数の接触子102の上面にわたって接続される
ボンディングワイヤ98の接続球98aが間隙101,
101内に垂れ落ちない程度に小とされている。具体的
には、例えば100×100μm2 の領域に電極パッド
93を形成したい場合、各接触子102の幅Wk,Wk
を夫々約10μm、各間隙101,101の幅Wp,W
pを夫々約10μmとし、接触子102を例えば5×4
個配列した形状としておけば、ボンディングワイヤ98
の接続球98aはその表面張力により形状を維持しよう
とし、縦横の間隙101,101内への垂れ落ちを防止
できる。また、形成領域全部に電極パッドを平坦に形成
する場合に比べて、接触子102のネット面積を1/4
程度まで低減させることができる。そうすると、パット
93とコンタクト層85との間に発生する寄生容量を1
/4程度まで低減できる。ここで、本実施例の複数の接
触子102は互いに離間配置されており、故に複数の接
触子102同士の電気的接続が問題となるが、ボンディ
ングワイヤ98の接続球98aが複数の接触子102の
上面にわたって接続されるため、該ボンディングワイヤ
98の接続球98aを通じて電気的接続をとることがで
きる。なお、この場合、全ての接触子102にボンディ
ングワイヤ98の接続球98aを接続する必要はない
が、少なくとも第2電極88の電極コンタクト孔92内
に充填された領域に延設された隅部の接触子102aに
は接続するようワイヤボンディングする必要がある。そ
の他の構成、特に電極コンタクト孔92の電極幅の設定
寸法については第5の実施例と同様であるためその説明
は省略する。なお、第5の実施例と同様の機能を有する
部材については同一符号を付している。
実施例の半導体レーザ素子を示す図である。本実施例の
半導体レーザ素子は、第2電極88のうち前記誘電体絶
縁膜86の上面の一部に形成された領域が、ボンディン
グワイヤ接続用電極パッド93として使用される点で、
第5の実施例と同様であるが、該電極パッド93が、図
15のようなドット形に形成されている点で、第5の実
施例と異なる。すなわち、該電極パッド93内の複数の
接触子102の縦横に間隙101,101を形成するこ
とで、複数の小面積の導電性接触子102が前記間隙1
01,101を隔てて離間配置される。そして、複数の
接触子102のうち最も電極コンタクト孔92に近接し
た隅部の接触子102aは、第2電極88の電極コンタ
クト孔92内に充填された領域に延設されている。前記
各接触子102の個別形状は例えば平面視矩形に形成さ
れ、該複数の接触子102の間の前記間隙101,10
1の幅(各接触子102の離間寸法)Wpは、図16の
如く、複数の接触子102の上面にわたって接続される
ボンディングワイヤ98の接続球98aが間隙101,
101内に垂れ落ちない程度に小とされている。具体的
には、例えば100×100μm2 の領域に電極パッド
93を形成したい場合、各接触子102の幅Wk,Wk
を夫々約10μm、各間隙101,101の幅Wp,W
pを夫々約10μmとし、接触子102を例えば5×4
個配列した形状としておけば、ボンディングワイヤ98
の接続球98aはその表面張力により形状を維持しよう
とし、縦横の間隙101,101内への垂れ落ちを防止
できる。また、形成領域全部に電極パッドを平坦に形成
する場合に比べて、接触子102のネット面積を1/4
程度まで低減させることができる。そうすると、パット
93とコンタクト層85との間に発生する寄生容量を1
/4程度まで低減できる。ここで、本実施例の複数の接
触子102は互いに離間配置されており、故に複数の接
触子102同士の電気的接続が問題となるが、ボンディ
ングワイヤ98の接続球98aが複数の接触子102の
上面にわたって接続されるため、該ボンディングワイヤ
98の接続球98aを通じて電気的接続をとることがで
きる。なお、この場合、全ての接触子102にボンディ
ングワイヤ98の接続球98aを接続する必要はない
が、少なくとも第2電極88の電極コンタクト孔92内
に充填された領域に延設された隅部の接触子102aに
は接続するようワイヤボンディングする必要がある。そ
の他の構成、特に電極コンタクト孔92の電極幅の設定
寸法については第5の実施例と同様であるためその説明
は省略する。なお、第5の実施例と同様の機能を有する
部材については同一符号を付している。
【0075】[変形例] (1)第1の実施例において、第2電極43を半導体レ
ーザ素子の全上面に塗布していたが、第2電極43の面
積を広く取り過ぎると、コンタクト層38との間で誘電
体絶縁膜41を挟んで寄生容量が発生する恐れがある。
そこで、図17の如く、第2電極43の形成領域を一定
の範囲に限定してもよい。逆に、図18の如く、第2の
実施例において、第2電極72の形成領域を全上面領域
に拡大してもよい。
ーザ素子の全上面に塗布していたが、第2電極43の面
積を広く取り過ぎると、コンタクト層38との間で誘電
体絶縁膜41を挟んで寄生容量が発生する恐れがある。
そこで、図17の如く、第2電極43の形成領域を一定
の範囲に限定してもよい。逆に、図18の如く、第2の
実施例において、第2電極72の形成領域を全上面領域
に拡大してもよい。
【0076】(2)上記各実施例では、AlGaInP
/InGaP系のものについて記述したが、例えばZn
S等のII−IV族系材料のように、上下両クラッド層とし
てキャリア濃度の低い高抵抗材料を用いたものであって
もよい。
/InGaP系のものについて記述したが、例えばZn
S等のII−IV族系材料のように、上下両クラッド層とし
てキャリア濃度の低い高抵抗材料を用いたものであって
もよい。
【0077】(3)第2の実施例において、上面開放溝
73を略U字形に形成していたが、略コ字形に形成して
もよい。また、第3の実施例において、切欠77を円弧
状に形成していたが、直線状に傾斜させてもよく、また
略L字型に形成してもよい。
73を略U字形に形成していたが、略コ字形に形成して
もよい。また、第3の実施例において、切欠77を円弧
状に形成していたが、直線状に傾斜させてもよく、また
略L字型に形成してもよい。
【0078】(4)第3の実施例において、切欠77を
半導体基板35に達する深さに形成していたが、第2電
極43とコンタクト層38との形成領域を制限するだけ
で容量低減ができる場合は、半導体基板35に達しない
深さに形成してもよい。
半導体基板35に達する深さに形成していたが、第2電
極43とコンタクト層38との形成領域を制限するだけ
で容量低減ができる場合は、半導体基板35に達しない
深さに形成してもよい。
【0079】(5)第5の実施例では、電極パッド93
の形状を略櫛形に形成していたが、その他、例えば渦巻
形やジグザグ形等、所定幅のスリットを有する形状であ
ればどのような形状に形成してもよい。
の形状を略櫛形に形成していたが、その他、例えば渦巻
形やジグザグ形等、所定幅のスリットを有する形状であ
ればどのような形状に形成してもよい。
【0080】(6)第6の実施例では、各接触子102
の個別形状を平面視矩形に形成していたが、この他、例
えば平面視円形や平面視三角形に形成してもよい。な
お、例えば平面視三角形に形成する場合は、接触子10
2間の間隙を縦横だけでなく接触子102の三辺の方向
に形成することができる。そうすると、接触子102の
ネット面積をさらに低減でき、パット93とコンタクト
層85との間に発生する寄生容量をさらに低減できる。
の個別形状を平面視矩形に形成していたが、この他、例
えば平面視円形や平面視三角形に形成してもよい。な
お、例えば平面視三角形に形成する場合は、接触子10
2間の間隙を縦横だけでなく接触子102の三辺の方向
に形成することができる。そうすると、接触子102の
ネット面積をさらに低減でき、パット93とコンタクト
層85との間に発生する寄生容量をさらに低減できる。
【0081】
【発明の効果】本発明請求項1、請求項12、請求項1
3および請求項16に記載の半導体レーザ素子による
と、多層半導体部が形成されていない半導体基板の全上
面に電流狭窄部を形成し、コンタクト層を電流狭窄部お
よび多層半導体部の上面に平滑に形成し、その上面に誘
電体絶縁膜を被覆しているので、誘電体絶縁膜の中央部
の電極コンタクト孔を可及的に小幅に形成しやすくな
る。そうすると、クラッド層のキャリア濃度が低い場合
にクラッド層内の擬制抵抗が大になっても、電流狭窄部
に発生する寄生容量と、誘電体絶縁膜で発生する寄生容
量とをすなわち順方向電流に対して直列方向に配置で
き、全体の寄生容量を低減でき、カットオフ周波数を増
大させることができる。
3および請求項16に記載の半導体レーザ素子による
と、多層半導体部が形成されていない半導体基板の全上
面に電流狭窄部を形成し、コンタクト層を電流狭窄部お
よび多層半導体部の上面に平滑に形成し、その上面に誘
電体絶縁膜を被覆しているので、誘電体絶縁膜の中央部
の電極コンタクト孔を可及的に小幅に形成しやすくな
る。そうすると、クラッド層のキャリア濃度が低い場合
にクラッド層内の擬制抵抗が大になっても、電流狭窄部
に発生する寄生容量と、誘電体絶縁膜で発生する寄生容
量とをすなわち順方向電流に対して直列方向に配置で
き、全体の寄生容量を低減でき、カットオフ周波数を増
大させることができる。
【0082】本発明請求項2、請求項12、請求項13
および請求項16に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、上面の所定の中間位置に多層半導体部の両側を
包囲する上面開放溝を形成しているので、この領域の寄
生容量の発生を防止でき、全体のカットオフ周波数を増
大できるといった効果がある。
および請求項16に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、上面の所定の中間位置に多層半導体部の両側を
包囲する上面開放溝を形成しているので、この領域の寄
生容量の発生を防止でき、全体のカットオフ周波数を増
大できるといった効果がある。
【0083】本発明請求項3に記載の半導体レーザ素子
によると、上面開放溝より内側だけでなく、導電膜を介
して上面開放溝の外側にまで第2電極を引き回している
ので、これを外部結線用電極として用いることで、内側
第2電極の狭小化を可能にでき、電極幅の可及的な狭小
化を図ることができるといった効果がある。
によると、上面開放溝より内側だけでなく、導電膜を介
して上面開放溝の外側にまで第2電極を引き回している
ので、これを外部結線用電極として用いることで、内側
第2電極の狭小化を可能にでき、電極幅の可及的な狭小
化を図ることができるといった効果がある。
【0084】本発明請求項4に記載の半導体レーザ素子
によると、外部結線用電極として用いる外側第2電極の
形成領域を一定の範囲に限定しているので、誘電体絶縁
膜を挟む電流狭窄部上のコンタクト層および第2電極の
間に寄生容量を一定に抑制でき、カットオフ周波数を向
上し得るといった効果がある。
によると、外部結線用電極として用いる外側第2電極の
形成領域を一定の範囲に限定しているので、誘電体絶縁
膜を挟む電流狭窄部上のコンタクト層および第2電極の
間に寄生容量を一定に抑制でき、カットオフ周波数を向
上し得るといった効果がある。
【0085】本発明請求項5、請求項12、請求項14
および請求項17に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、第2電極の両側に、第2電極および前記コンタ
クト層の形成領域を制限する上面側面開放の切欠を形成
しているので、発生する寄生容量を低減でき、カットオ
フ周波数を増大させることができる。ここで、寄生容量
低減のための電極幅を狭小化を、誘電体絶縁膜を用いな
くても行うことができ、製造工程省略による製造コスト
の低減を図り得るといった効果がある。
および請求項17に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、第2電極の両側に、第2電極および前記コンタ
クト層の形成領域を制限する上面側面開放の切欠を形成
しているので、発生する寄生容量を低減でき、カットオ
フ周波数を増大させることができる。ここで、寄生容量
低減のための電極幅を狭小化を、誘電体絶縁膜を用いな
くても行うことができ、製造工程省略による製造コスト
の低減を図り得るといった効果がある。
【0086】本発明請求項6に記載の半導体レーザ素子
によると、切欠を半導体基板に達する程度に深く形成し
ているので、切欠によって電流狭窄部での寄生容量の発
生を一部分防止でき、全体としての容量レベルを抑制で
き、カットオフ周波数を増大できるといった効果があ
る。
によると、切欠を半導体基板に達する程度に深く形成し
ているので、切欠によって電流狭窄部での寄生容量の発
生を一部分防止でき、全体としての容量レベルを抑制で
き、カットオフ周波数を増大できるといった効果があ
る。
【0087】本発明請求項7、請求項12、請求項15
および請求項18に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、コンタクト層の上層部の両端部分を高抵抗とす
るだけで、駆動電流を多層半導体部に集中させることが
でき、ここに発生する寄生容量を低減でき、カットオフ
周波数を増大させることができる。ここで、製造工程に
おいて誘電体絶縁膜を形成せずに済むので、製造作業を
簡略化し得る。また、高抵抗部をプロトン注入にて形成
するので、その厚みの設定を自由にでき、故にコンタク
ト層の両端部分の低抵抗部分を可及的に薄く形成でき
る。したがって、コンタクト層内で水平方向に流れる電
流を可及的に低減して、電流狭窄部と第2電極の中央部
との間の電気的導通を少なくすることができるといった
効果がある。
および請求項18に記載の半導体レーザ素子によると、
クラッド層のキャリア濃度が低くその擬制抵抗が大にな
っても、コンタクト層の上層部の両端部分を高抵抗とす
るだけで、駆動電流を多層半導体部に集中させることが
でき、ここに発生する寄生容量を低減でき、カットオフ
周波数を増大させることができる。ここで、製造工程に
おいて誘電体絶縁膜を形成せずに済むので、製造作業を
簡略化し得る。また、高抵抗部をプロトン注入にて形成
するので、その厚みの設定を自由にでき、故にコンタク
ト層の両端部分の低抵抗部分を可及的に薄く形成でき
る。したがって、コンタクト層内で水平方向に流れる電
流を可及的に低減して、電流狭窄部と第2電極の中央部
との間の電気的導通を少なくすることができるといった
効果がある。
【0088】本発明請求項8ないし請求項10に記載の
半導体レーザ素子によると、接触子を局部的に形成する
ことで電極パッドの面積が小となり、しかも隣合う接触
子間の間隙によりボンディングワイヤと誘電体絶縁膜の
間に空隙を形成できるため、誘電体絶縁膜下のコンタク
ト層との間に発生する寄生容量を低減でき、カットオフ
周波数を向上できる。
半導体レーザ素子によると、接触子を局部的に形成する
ことで電極パッドの面積が小となり、しかも隣合う接触
子間の間隙によりボンディングワイヤと誘電体絶縁膜の
間に空隙を形成できるため、誘電体絶縁膜下のコンタク
ト層との間に発生する寄生容量を低減でき、カットオフ
周波数を向上できる。
【0089】本発明請求項10に記載の半導体レーザ素
子によると、複数の接触子を散点状として不連続に形成
しているので、複数の接触子ののべ面積を可及的に小に
でき、寄生容量を大幅に低減できる。
子によると、複数の接触子を散点状として不連続に形成
しているので、複数の接触子ののべ面積を可及的に小に
でき、寄生容量を大幅に低減できる。
【0090】本発明請求項11に記載の半導体レーザ素
子によると、上側のクラッド層の成長形成時に下側の電
流狭窄層をも同時に一体形成でき、製造時間の短縮化を
図り得る。この場合、下側の電流狭窄層に高抵抗半導体
材料を用いるので、電極コンタクト孔を狭小化した際に
カットオフ周波数が飛躍的に増大できる。したがって、
低抵抗半導体材料を用いるより比較的広い電極幅でカッ
トオフ周波数を向上でき、後工程において電極への外部
結線作業を容易にできる。また、電極幅の形成寸法誤差
の許容範囲を拡大でき、精密さを要しない分製造コスト
を低減できるといった効果がある。
子によると、上側のクラッド層の成長形成時に下側の電
流狭窄層をも同時に一体形成でき、製造時間の短縮化を
図り得る。この場合、下側の電流狭窄層に高抵抗半導体
材料を用いるので、電極コンタクト孔を狭小化した際に
カットオフ周波数が飛躍的に増大できる。したがって、
低抵抗半導体材料を用いるより比較的広い電極幅でカッ
トオフ周波数を向上でき、後工程において電極への外部
結線作業を容易にできる。また、電極幅の形成寸法誤差
の許容範囲を拡大でき、精密さを要しない分製造コスト
を低減できるといった効果がある。
【0091】本発明請求項19に記載の半導体レーザ素
子の製造方法によると、電極コンタクト孔の幅を調整す
ることで第2電極とコンタクト層との間の寄生容量を小
にできる。したがって、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、その寄生容
量を制限でき、カットオフ周波数を増大させ得る。ここ
で、第2の従来例のように半導体基板の上面に合わせた
深さにエッチング処理する必要がないので、製造時間を
短縮でき製造コストの低減を図り得るといった効果があ
る。
子の製造方法によると、電極コンタクト孔の幅を調整す
ることで第2電極とコンタクト層との間の寄生容量を小
にできる。したがって、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、その寄生容
量を制限でき、カットオフ周波数を増大させ得る。ここ
で、第2の従来例のように半導体基板の上面に合わせた
深さにエッチング処理する必要がないので、製造時間を
短縮でき製造コストの低減を図り得るといった効果があ
る。
【0092】本発明請求項20に記載の半導体レーザ素
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、上面開放溝
を形成し、さらに電極コンタクト孔の幅を調整すること
で、第2電極とコンタクト層との間の寄生容量を小にで
きる。したがって、カットオフ周波数を増大させ得る。
ここで、上面開放溝は上面の所定の中間位置に形成する
だけでよいため、メサ周囲の全領域を半導体基板の上面
まで除去していた第2の従来例に比べて製造が容易とな
る。また、上面開放溝の深さは半導体基板に達する程度
であればよく、第2の従来例のように半導体基板の上面
に正確に合致させる必要がないため、高い精度が要求し
なくてもよくなるといった効果がある。
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、上面開放溝
を形成し、さらに電極コンタクト孔の幅を調整すること
で、第2電極とコンタクト層との間の寄生容量を小にで
きる。したがって、カットオフ周波数を増大させ得る。
ここで、上面開放溝は上面の所定の中間位置に形成する
だけでよいため、メサ周囲の全領域を半導体基板の上面
まで除去していた第2の従来例に比べて製造が容易とな
る。また、上面開放溝の深さは半導体基板に達する程度
であればよく、第2の従来例のように半導体基板の上面
に正確に合致させる必要がないため、高い精度が要求し
なくてもよくなるといった効果がある。
【0093】本発明請求項21に記載の半導体レーザ素
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、コンタクト
層の両側の切欠の離間距離を小に設定することで第2電
極とコンタクト層との間の寄生容量を小にでき、カット
オフ周波数を増大させ得る。ここで、電極幅の形成を切
欠の形成にて行っているので、第2の従来例、請求項1
9および請求項20に比べて誘電体絶縁膜の形成工程を
省略でき、故に製造時間を短縮できる。また、上面開放
溝の深さは半導体基板に達する程度であればよく、第2
の従来例のように半導体基板の上面に正確に合致させる
必要がないため、第2の従来例に比べて高い精度が要求
されずに済み、故に製造コストを低減できるといった効
果がある。
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、コンタクト
層の両側の切欠の離間距離を小に設定することで第2電
極とコンタクト層との間の寄生容量を小にでき、カット
オフ周波数を増大させ得る。ここで、電極幅の形成を切
欠の形成にて行っているので、第2の従来例、請求項1
9および請求項20に比べて誘電体絶縁膜の形成工程を
省略でき、故に製造時間を短縮できる。また、上面開放
溝の深さは半導体基板に達する程度であればよく、第2
の従来例のように半導体基板の上面に正確に合致させる
必要がないため、第2の従来例に比べて高い精度が要求
されずに済み、故に製造コストを低減できるといった効
果がある。
【0094】本発明請求項22に記載の半導体レーザ素
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、コンタクト
層の上層部の両側の高抵抗部の離間距離を小に設定する
ことで第2電極とコンタクト層との間の寄生容量にで
き、カットオフ周波数を増大させ得る。ここで、コンタ
クト層の上層部の両側にプロトン注入するだけで両側を
高抵抗にでき、第2の従来例、請求項19および請求項
20に比べて誘電体絶縁膜の形成工程を省略して製造作
業を簡略化し得るといった効果がある。
子の製造方法によると、クラッド層のキャリア濃度が低
くクラッド層内の擬制抵抗が大になっても、コンタクト
層の上層部の両側の高抵抗部の離間距離を小に設定する
ことで第2電極とコンタクト層との間の寄生容量にで
き、カットオフ周波数を増大させ得る。ここで、コンタ
クト層の上層部の両側にプロトン注入するだけで両側を
高抵抗にでき、第2の従来例、請求項19および請求項
20に比べて誘電体絶縁膜の形成工程を省略して製造作
業を簡略化し得るといった効果がある。
【図1】本発明の第1の実施例に係る半導体レーザ素子
を示す斜視図である。
を示す斜視図である。
【図2】本発明の第1の実施例に係る半導体レーザ素子
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図3】本発明の第1の実施例に係る半導体レーザ素子
およびその等価回路を示す図である。
およびその等価回路を示す図である。
【図4】等価回路によるシミュレーション結果を示す図
である。
である。
【図5】本発明の第2の実施例に係る半導体レーザ素子
を示す断面図である。
を示す断面図である。
【図6】本発明の第2の実施例に係る半導体レーザ素子
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図7】本発明の第2の実施例に係る半導体レーザ素子
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図8】本発明の第3の実施例に係る半導体レーザ素子
を示す断面図である。
を示す断面図である。
【図9】本発明の第3の実施例に係る半導体レーザ素子
の製造工程を示す断面図である。
の製造工程を示す断面図である。
【図10】本発明の第4の実施例に係る半導体レーザ素
子を示す断面図である。
子を示す断面図である。
【図11】本発明の第5の実施例に係る半導体レーザ素
子を示す斜視図である。
子を示す斜視図である。
【図12】本発明の第5の実施例に係る半導体レーザ素
子を示す要部拡大斜視図である。
子を示す要部拡大斜視図である。
【図13】本発明の第5の実施例に係る半導体レーザ素
子の電極パッドにボンディングワイヤを接続した状態を
示す要部拡大斜視図である。
子の電極パッドにボンディングワイヤを接続した状態を
示す要部拡大斜視図である。
【図14】本発明の第6の実施例に係る半導体レーザ素
子を示す斜視図である。
子を示す斜視図である。
【図15】本発明の第6の実施例に係る半導体レーザ素
子を示す要部拡大斜視図である。
子を示す要部拡大斜視図である。
【図16】本発明の第6の実施例に係る半導体レーザ素
子の電極パッドにボンディングワイヤを接続した状態を
示す要部拡大斜視図である。
子の電極パッドにボンディングワイヤを接続した状態を
示す要部拡大斜視図である。
【図17】本発明の第1の変形例に係る半導体レーザ素
子を示す断面図である。
子を示す断面図である。
【図18】本発明の第2の変形例に係る半導体レーザ素
子を示す断面図である。
子を示す断面図である。
【図19】第1の従来例の半導体レーザ素子を示す断面
図である。
図である。
【図20】第1の従来例の半導体レーザ素子の製造工程
を示す断面図である。
を示す断面図である。
【図21】第1の従来例の半導体レーザ素子の製造工程
を示す断面図である。
を示す断面図である。
【図22】第2の従来例の半導体レーザ素子を示す断面
図である。
図である。
【図23】第1の従来例の半導体レーザ素子およびその
等価回路を示す図である。
等価回路を示す図である。
35 半導体基板 36 多層半導体部 37 電流狭窄部 38 コンタクト層 39 電極コンタクト孔 41 誘電体絶縁膜 42 第1電極 43 第2電極 51 下側のクラッド層 52 活性層 53 上側のクラッド層 54 キャップ層 63 下側の電流狭窄層 64 上側の電流狭窄層 71 内側第2電極 72 外側第2電極 73 上面開放溝 74 副誘電体絶縁膜 75 導電膜 77 切欠 78 高抵抗部 93 電極パッド 94 スリット 95 接続子 98 ボンディングワイヤ 101 間隙 102 接続子
Claims (22)
- 【請求項1】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
下を挟む所定のキャリア濃度の一対のクラッド層を有す
る多層半導体部と、 該多層半導体部が形成されていない前記半導体基板の全
上面に形成された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に平滑に形
成されたコンタクト層と、 該コンタクト層の上面に被覆され中央部にレーザ光が出
射される方向に沿って所定幅の電極コンタクト孔を有す
る誘電体絶縁膜と、 前記半導体基板の下面に形成され第1の電位を与える第
1電極と、 前記誘電体絶縁膜の上面の少なくとも一部および前記電
極コンタクト孔内に形成され第2の電位を与える第2電
極とを備える半導体レーザ素子。 - 【請求項2】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
下を挟む所定のキャリア濃度の一対のクラッド層を有す
る多層半導体部と、 前記半導体基板の上面で前記多層半導体部の両側に隣接
された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に形成され
たコンタクト層と、 該コンタクト層の上面に形成され中央部にレーザ光が出
射される方向に沿って所定幅の電極コンタクト孔を有す
る誘電体絶縁膜と、 前記半導体基板の下面に形成され第1の電位を与える第
1電極と、 前記誘電体絶縁膜の上面の少なくとも一部および前記電
極コンタクト孔内に形成され第2の電位を与える第2電
極とを備え、 上面の所定の中間位置に、前記多層半導体部と上記誘電
体絶縁膜の電極コンタクト孔とを挟んだ両側に前記半導
体基板に達する上面開放溝が形成される半導体レーザ素
子。 - 【請求項3】 前記上面開放溝の溝内表面に形成され前
記上面開放溝で分断された両側の前記誘電体絶縁膜に連
続して形成された副誘電体絶縁膜と、 該副誘電体絶縁膜の表面に形成され前記上面開放溝で分
断された両側の第2電極を連結する導電膜とを備えた、
請求項2記載の半導体レーザ素子。 - 【請求項4】 前記上面開放溝の外側に配された第2電
極は前記上面開放溝から一定寸法の領域に限定された、
請求項2記載の半導体レーザ素子。 - 【請求項5】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
下を挟む所定のキャリア濃度の一対のクラッド層を有す
る多層半導体部と、 前記半導体基板の上面で前記多層半導体部の両側に隣接
された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に形成され
たコンタクト層と、 前記半導体基板の下面に形成され第1の電位を与える第
1電極と、 前記コンタクト層の全上面のみに直接形成され第2の電
位を与える第2電極とを備え、 前記第2電極の両側に、少なくとも前記第2電極および
前記コンタクト層の形成領域を制限する深さの上面側面
開放の切欠が形成される半導体レーザ素子。 - 【請求項6】 前記切欠は、前記半導体基板に達する程
度に深く形成された、請求項5記載の半導体レーザ素
子。 - 【請求項7】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
下を挟む所定のキャリア濃度の一対のクラッド層を有す
る多層半導体部と、 前記半導体基板の上面で前記多層半導体部の両側に隣接
された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に形成され
たコンタクト層と、 前記半導体基板の下面に形成され第1の電位を与える第
1電極と、 前記コンタクト層の上面に形成され第2の電位を与える
第2電極とを備え、 前記コンタクト層の上層部の両側は、プロトン注入され
て高抵抗とされる半導体レーザ素子。 - 【請求項8】 半導体基板と、 該半導体基板の上面中央部に配され活性層およびその上
下を挟む所定のキャリア濃度の一対のクラッド層を有す
る多層半導体部と、 該多層半導体部に隣接された電流狭窄部と、 該電流狭窄部および前記多層半導体部の上面に形成され
たコンタクト層と、 該コンタクト層の上面に被覆され中央部にレーザ光が出
射される方向に沿って所定幅の電極コンタクト孔を有す
る誘電体絶縁膜と、 前記半導体基板の下面に形成され第1の電位を与える第
1電極と、 前記誘電体絶縁膜の上面の一部および前記電極コンタク
ト孔内に形成され第2の電位を与える第2電極とを備
え、 前記第2電極のうち前記誘電体絶縁膜の上面の一部に形
成された領域はボンディングワイヤ接続用電極パッドと
され、 該電極パッドはその形成領域内で前記ボンディングワイ
ヤに接続する接触子が局部的に形成されてなる半導体レ
ーザ素子。 - 【請求項9】 前記電極パッドは複数の導電性接触子が
平行配置されて略櫛形に形成され、 隣合う前記複数の接触子の離間寸法は、複数の接触子の
上面にわたって接続されるボンディングワイヤが垂れ落
ちない程度に小とされる、請求項8記載の半導体レーザ
素子。 - 【請求項10】 前記電極パッドの接触子は散点状に複
数設けられ、 隣合う前記複数の接触子の離間寸法は、複数の接触子の
上面にわたって接続されるボンディングワイヤが垂れ落
ちない程度に小とされる、請求項8記載の半導体レーザ
素子。 - 【請求項11】 前記多層半導体部の下側のクラッド層
は第1導電型とされ、 前記多層半導体部の上側のクラッド層は第2導電型とさ
れ、 前記電流狭窄部は、 第2導電型の下側の電流狭窄層と、 該下側の電流狭窄層の上面に形成された第1導電型の上
側の電流狭窄層とを備え、 前記下側の電流狭窄層は前記多層半導体部の上側のクラ
ッド層と同一材料を用いて一体形成され、 前記上側のクラッド層および前記下側の電流狭窄層は高
抵抗半導体材料を含む、請求項1、請求項2、請求項
5、請求項7、または請求項8記載の半導体レーザ素
子。 - 【請求項12】 前記一対のクラッド層のキャリア濃度
は1018cm-3未満である、請求項1、請求項2、請求
項5、請求項7、または請求項8記載の半導体レーザ素
子。 - 【請求項13】 前記電極コンタクト孔の幅は、前記第
2電極と前記コンタクト層との間の寄生容量を低減する
よう5μm以上かつ25μm以下に設定される請求項
1、請求項2または請求項8記載の半導体レーザ素子。 - 【請求項14】 両側が前記切欠に挟まれた前記コンタ
クト層の形成領域の幅は、前記第2電極と前記コンタク
ト層との間の寄生容量を低減するよう5μm以上かつ2
5μm以下に設定される請求項5記載の半導体レーザ素
子。 - 【請求項15】 両側が前記プロトン注入されて高抵抗
とされた領域に挟まれる前記コンタクト層の上層部の幅
は、前記第2電極と前記コンタクト層との間の寄生容量
を低減するよう5μm以上かつ25μm以下に設定され
る請求項7記載の半導体レーザ素子。 - 【請求項16】 前記電極コンタクト孔の幅は、前記第
2電極と前記コンタクト層との間の寄生容量を低減する
よう5μm以上かつ50μm以下に設定される請求項
1、請求項2または請求項8記載の半導体レーザ素子。 - 【請求項17】 両側が前記切欠に挟まれた前記コンタ
クト層の形成領域の幅は、前記第2電極と前記コンタク
ト層との間の寄生容量を低減するよう5μm以上かつ5
0μm以下に設定される請求項5記載の半導体レーザ素
子。 - 【請求項18】 両側が前記プロトン注入されて高抵抗
とされた領域に挟まれる前記コンタクト層の上層部の幅
は、前記第2電極と前記コンタクト層との間の寄生容量
を低減するよう5μm以上かつ50μm以下に設定され
る請求項7記載の半導体レーザ素子。 - 【請求項19】 第1導電型の半導体基板の全上面に所
定のキャリア濃度の第1導電型の下側のクラッド層と、
第2導電型の活性層と、所定のキャリア濃度の第2導電
型の上側のクラッド層およびこれに連続する下側の電流
狭窄層とを順次形成して、前記下側のクラッド層と前記
活性層と前記上側のクラッド層とにより多層半導体部を
形成する工程と、 前記多層半導体部を形成する工程で得られた構造の全両
側を除去して前記下側の電流狭窄層の中層部を露出させ
る工程と、 前記露出された第2導電型の下側の電流狭窄層の上面全
部に第1導電型の上側の電流狭窄層を形成する工程と、 前記多層半導体部および前記上側の電流狭窄層の全上面
にコンタクト層を平滑に形成する工程と、 前記コンタクト層の全上面に誘電体絶縁膜を被覆する工
程と、 前記誘電体絶縁膜のうち前記多層半導体部の上方域に所
定幅の電極コンタクト孔を形成する工程と、 前記半導体基板の下面に第1の電位を与える第1電極を
形成する工程と、 前記誘電体絶縁膜の上面の少なくとも一部および前記電
極コンタクト孔内に第2の電位を与える第2電極を形成
する工程とを備える半導体レーザ素子の製造方法。 - 【請求項20】 第1導電型の半導体基板の上面に所定
のキャリア濃度の第1導電型の下側のクラッド層と、第
2導電型の活性層と、所定のキャリア濃度の第2導電型
の上側のクラッド層およびこれに連続する下側の電流狭
窄層とを順次形成して、前記下側のクラッド層と前記活
性層と前記上側のクラッド層とにより多層半導体部を形
成する工程と、 前記多層半導体部を形成する工程で得られた構造の両側
を除去して前記下側の電流狭窄層の中層部を露出させる
工程と、 前記露出された第2導電型の下側の電流狭窄層の上面に
第1導電型の上側の電流狭窄層を形成する工程と、 前記多層半導体部および前記上側の電流狭窄層の上面に
コンタクト層を形成する工程と、 上面中央部の両側の所定位置に前記半導体基板に達する
上面開放溝を形成する工程と、 前記コンタクト層および上面開放溝の表面に誘電体絶縁
膜およびこれに連続する副誘電体絶縁膜を夫々被覆する
工程と、 前記誘電体絶縁膜のうち前記多層半導体部の上方域に所
定幅の電極コンタクト孔を形成する工程と、 前記半導体基板の下面に第1の電位を与える第1電極を
形成する工程と、 前記誘電体絶縁膜および副誘電体絶縁膜の表面および前
記電極コンタクト孔内に第2の電位を与える第2電極を
形成する工程とを備える半導体レーザ素子の製造方法。 - 【請求項21】 第1導電型の半導体基板の上面に所定
のキャリア濃度の第1導電型の下側のクラッド層と、第
2導電型の活性層と、所定のキャリア濃度の第2導電型
の上側のクラッド層およびこれに連続する下側の電流狭
窄層とを順次形成して、前記下側のクラッド層と前記活
性層と前記上側のクラッド層とにより多層半導体部を形
成する工程と、 前記多層半導体部を形成する工程で得られた構造の両側
を除去して前記下側の電流狭窄層の中層部を露出させる
工程と、 前記露出された第2導電型の下側の電流狭窄層の上面に
第1導電型の上側の電流狭窄層を形成する工程と、 前記多層半導体部および前記上側の電流狭窄層の全上面
にコンタクト層を形成する工程と、 前記半導体基板の下面に第1の電位を与える第1電極を
形成する工程と、 前記コンタクト層の全上面に第2の電位を与える第2電
極を直接形成する工程と、 前記第2電極の両側に、前記第2電極および前記コンタ
クト層の形成領域を制限する上面側面開放の切欠を前記
半導体基板に達する程度に深く形成する工程とを備える
半導体レーザ素子の製造方法。 - 【請求項22】 第1導電型の半導体基板の上面に所定
のキャリア濃度の第1導電型の下側のクラッド層と、第
2導電型の活性層と、所定のキャリア濃度の第2導電型
の上側のクラッド層およびこれに連続する下側の電流狭
窄層とを順次形成して、前記下側のクラッド層と前記活
性層と前記上側のクラッド層とにより多層半導体部を形
成する工程と、 前記多層半導体部を形成する工程で得られた構造の両側
を除去して前記下側の電流狭窄層の中層部を露出させる
工程と、 前記露出された第2導電型の下側の電流狭窄層の上面に
第1導電型の上側の電流狭窄層を形成する工程と、 前記多層半導体部および前記上側の電流狭窄層の上面に
コンタクト層を平滑に形成する工程と、 前記コンタクト層の上層部の両側にプロトンを注入して
高抵抗部を形成する工程と、 前記半導体基板の下面に第1の電位を与える第1電極を
形成する工程と、 前記コンタクト層および高抵抗部の上面に第2の電位を
与える第2電極を形成する工程とを備える半導体レーザ
素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32777693A JPH07131117A (ja) | 1993-09-07 | 1993-12-24 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-221965 | 1993-09-07 | ||
JP22196593 | 1993-09-07 | ||
JP32777693A JPH07131117A (ja) | 1993-09-07 | 1993-12-24 | 半導体レーザ素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07131117A true JPH07131117A (ja) | 1995-05-19 |
Family
ID=26524600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32777693A Pending JPH07131117A (ja) | 1993-09-07 | 1993-12-24 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07131117A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116659A (ja) * | 2003-10-06 | 2005-04-28 | Sony Corp | 半導体レーザ素子及びその製造方法 |
JP2006073644A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | 半導体レーザ装置 |
JP2006173626A (ja) * | 2004-12-15 | 2006-06-29 | Truelight Corp | 酸化物閉じ込め型の垂直共振器型面発光半導体レーザの製造方法 |
JP2009194307A (ja) * | 2008-02-18 | 2009-08-27 | Rohm Co Ltd | ジャンクションアップ型の光半導体素子 |
JP2016129244A (ja) * | 2011-11-30 | 2016-07-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体レーザダイオード |
-
1993
- 1993-12-24 JP JP32777693A patent/JPH07131117A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116659A (ja) * | 2003-10-06 | 2005-04-28 | Sony Corp | 半導体レーザ素子及びその製造方法 |
JP2006073644A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | 半導体レーザ装置 |
JP2006173626A (ja) * | 2004-12-15 | 2006-06-29 | Truelight Corp | 酸化物閉じ込め型の垂直共振器型面発光半導体レーザの製造方法 |
JP2009194307A (ja) * | 2008-02-18 | 2009-08-27 | Rohm Co Ltd | ジャンクションアップ型の光半導体素子 |
JP2016129244A (ja) * | 2011-11-30 | 2016-07-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体レーザダイオード |
US9722394B2 (en) | 2011-11-30 | 2017-08-01 | Osram Opto Semiconductors Gmbh | Semiconductor laser diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5344915B2 (ja) | 高パワー半導体光電子光学デバイス | |
JPS61160987A (ja) | 集積型半導体光素子とその製造方法 | |
JPH08250808A (ja) | 半導体装置およびその製造方法 | |
US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
US7738526B2 (en) | Surface emitting semiconductor laser | |
JP2006059881A (ja) | 半導体レーザ素子及びその製造方法 | |
US5917847A (en) | Independently addressable semiconductor laser arrays with buried selectively oxidized native oxide apertures | |
JPH07131117A (ja) | 半導体レーザ素子およびその製造方法 | |
US6337870B1 (en) | Semiconductor laser having recombination layer stripes in current blocking structure | |
US6031857A (en) | Semiconductor device having a current-constricting spaces and method of manufacturing the device | |
JPH05102615A (ja) | 半導体装置およびその製造方法 | |
JPH09162484A (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
US20220247155A1 (en) | Semiconductor optical device and method for manufacturing the same | |
JPH1041583A (ja) | 半導体発光装置 | |
US20230352911A1 (en) | Semiconductor optical device | |
US20020100911A1 (en) | Semiconductor optical device having reduced parasitic capacitance | |
WO2024134788A1 (ja) | 半導体光素子 | |
JPH03127891A (ja) | 半導体レーザ装置 | |
JPS63211788A (ja) | 半導体レ−ザおよびその製造方法 | |
US7564883B2 (en) | Optical semiconductor device and method for fabricating the same | |
JPH0637388A (ja) | 半導体レーザ素子 | |
JPH04320083A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
CN114930658A (zh) | 半导体装置以及半导体装置的制造方法 | |
JPH02174286A (ja) | 半導体レーザの製造方法 |