JPH07130748A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07130748A JPH07130748A JP5278156A JP27815693A JPH07130748A JP H07130748 A JPH07130748 A JP H07130748A JP 5278156 A JP5278156 A JP 5278156A JP 27815693 A JP27815693 A JP 27815693A JP H07130748 A JPH07130748 A JP H07130748A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder bump
- metal layer
- semiconductor device
- ionization tendency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】本発明は、光半導体素子の表面に半田バンプが
形成されてなる半導体装置およびその製造方法におい
て、搭載部品上へのマウントをより安定化できるように
することを最も主要な特徴とする。 【構成】たとえば、光半導体素子が作り込まれた半導体
層11の表面に、Au金属層12を形成する。そして、
その上に、電極形成領域13に応じてパターニングされ
たSiNx 絶縁膜14を堆積する。上記電極形成領域1
3に、Ti接着金属層15、Ptバリア層16、および
Auコンタクト金属層17からなる電極22を形成した
後、イオン化傾向が大きくて酸化しやすいSnコアメタ
ル18をコアとして、イオン化傾向が小さくて酸化しに
くいAu最表層19を電界メッキにより形成する。こう
して、電極22上に、酸化膜の形成されにくい、多層構
造のAu,Sn共晶半田からなる半田バンプ20を設け
た構成となっている。
形成されてなる半導体装置およびその製造方法におい
て、搭載部品上へのマウントをより安定化できるように
することを最も主要な特徴とする。 【構成】たとえば、光半導体素子が作り込まれた半導体
層11の表面に、Au金属層12を形成する。そして、
その上に、電極形成領域13に応じてパターニングされ
たSiNx 絶縁膜14を堆積する。上記電極形成領域1
3に、Ti接着金属層15、Ptバリア層16、および
Auコンタクト金属層17からなる電極22を形成した
後、イオン化傾向が大きくて酸化しやすいSnコアメタ
ル18をコアとして、イオン化傾向が小さくて酸化しに
くいAu最表層19を電界メッキにより形成する。こう
して、電極22上に、酸化膜の形成されにくい、多層構
造のAu,Sn共晶半田からなる半田バンプ20を設け
た構成となっている。
Description
【0001】
【産業上の利用分野】この発明は、たとえば半導体素子
の電極上に半田バンプを設けてなる半導体装置およびそ
の製造方法に関するもので、特にフォトダイオードなど
の光半導体素子に用いられるものである。
の電極上に半田バンプを設けてなる半導体装置およびそ
の製造方法に関するもので、特にフォトダイオードなど
の光半導体素子に用いられるものである。
【0002】
【従来の技術】従来、フォトダイオードなどの光半導体
素子においては、そのフリップチップ化にともない、素
子表面に半田バンプが形成されるようになっている。特
に、近年、急速に需要が増えつつある光ファイバ通信用
のInP/InGaAsフォトダイオード、アバランシ
ュ・フォトダイオードまたはレーザ・ダイオードの半田
バンプとしては、たとえば耐環境性、耐熱性、信頼性の
観点から、融点の高いAuSn共晶半田が用いられてい
る。
素子においては、そのフリップチップ化にともない、素
子表面に半田バンプが形成されるようになっている。特
に、近年、急速に需要が増えつつある光ファイバ通信用
のInP/InGaAsフォトダイオード、アバランシ
ュ・フォトダイオードまたはレーザ・ダイオードの半田
バンプとしては、たとえば耐環境性、耐熱性、信頼性の
観点から、融点の高いAuSn共晶半田が用いられてい
る。
【0003】図3は、従来のAuSn共晶半田を用いた
半田バンプの例を示すものである。すなわち、光半導体
素子1の表面に、金属電極2に応じて半田バンプ形成領
域3がパターニングされた絶縁膜4が形成されるととも
に、その半田バンプ形成領域3に共晶組成となるように
Au,Snが蒸着された後、共晶温度まで加熱されるこ
とによりボール状の半田バンプ5が形成されるようにな
っている。
半田バンプの例を示すものである。すなわち、光半導体
素子1の表面に、金属電極2に応じて半田バンプ形成領
域3がパターニングされた絶縁膜4が形成されるととも
に、その半田バンプ形成領域3に共晶組成となるように
Au,Snが蒸着された後、共晶温度まで加熱されるこ
とによりボール状の半田バンプ5が形成されるようにな
っている。
【0004】さて、AuとSnとの合金状態よりなる半
田バンプ5の場合、バンプ5の表面に酸化膜が形成され
る。これは、Snのイオン化傾向が大きいために、表層
のSnが酸化されるためである。
田バンプ5の場合、バンプ5の表面に酸化膜が形成され
る。これは、Snのイオン化傾向が大きいために、表層
のSnが酸化されるためである。
【0005】半田バンプ5に形成された酸化膜は溶融し
ただけでは除去できず、搭載部品上へのチップマウント
の際にチップをスクラブして除去する必要があった。し
かしながら、チップマウント時にチップをスクラブする
と、酸化膜の除去された溶融半田金属の、搭載部品上の
金属表面に広がる面積が増えるため、マウント位置の精
度が低下するという問題があった。
ただけでは除去できず、搭載部品上へのチップマウント
の際にチップをスクラブして除去する必要があった。し
かしながら、チップマウント時にチップをスクラブする
と、酸化膜の除去された溶融半田金属の、搭載部品上の
金属表面に広がる面積が増えるため、マウント位置の精
度が低下するという問題があった。
【0006】しかし、スクラブを行わないと、半田バン
プ5の表面の酸化膜は搭載部品上の金属表面に対してま
ったく濡れ性を持たないために固着できず、マウント強
度が著しく低下したり、チップマウントに特有のセルフ
アライメント効果も期待できないという欠点があった。
プ5の表面の酸化膜は搭載部品上の金属表面に対してま
ったく濡れ性を持たないために固着できず、マウント強
度が著しく低下したり、チップマウントに特有のセルフ
アライメント効果も期待できないという欠点があった。
【0007】
【発明が解決しようとする課題】上記したように、従来
においては、AuとSnとの合金状態よりなる半田バン
プの場合、バンプの表面に酸化膜が形成されるために濡
れ性を失い、マウント強度の低下を招いたり、良好なセ
ルフアライメント効果が得られず、また酸化膜をチップ
のスクラブにより除去しようとするとマウント位置精度
が低下するなど、その信頼性および性能に問題があっ
た。
においては、AuとSnとの合金状態よりなる半田バン
プの場合、バンプの表面に酸化膜が形成されるために濡
れ性を失い、マウント強度の低下を招いたり、良好なセ
ルフアライメント効果が得られず、また酸化膜をチップ
のスクラブにより除去しようとするとマウント位置精度
が低下するなど、その信頼性および性能に問題があっ
た。
【0008】そこで、この発明は、半田バンプの表面へ
の酸化膜の形成を防止でき、信頼性および性能を向上す
ることが可能な半導体装置およびその製造方法を提供す
ることを目的としている。
の酸化膜の形成を防止でき、信頼性および性能を向上す
ることが可能な半導体装置およびその製造方法を提供す
ることを目的としている。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、半導体素子の
電極上に半田バンプを設けてなるものにおいて、前記半
田バンプがイオン化傾向の異なる複数の金属層からな
り、そのバンプの最表層側にイオン化傾向の最も小さい
金属層が形成されてなる構成とされている。
めに、この発明の半導体装置にあっては、半導体素子の
電極上に半田バンプを設けてなるものにおいて、前記半
田バンプがイオン化傾向の異なる複数の金属層からな
り、そのバンプの最表層側にイオン化傾向の最も小さい
金属層が形成されてなる構成とされている。
【0010】また、この発明の半導体装置の製造方法に
あっては、半導体素子の表面に絶縁膜を形成する工程
と、この絶縁膜上に、半田バンプ形成領域に対応してパ
ターニングされたレジスト層を形成する工程と、このレ
ジスト層の前記半田バンプ形成領域に露出する前記絶縁
膜を除去する工程と、この絶縁膜の除去された、前記半
田バンプ形成領域に対応する前記半導体素子の表面に、
前記レジスト層よりも厚い第1の金属層を形成する工程
と、この第1の金属層を核とし、その周囲に前記第1の
金属層よりもイオン化傾向の小さい第2の金属層を形成
する工程とからなっている。
あっては、半導体素子の表面に絶縁膜を形成する工程
と、この絶縁膜上に、半田バンプ形成領域に対応してパ
ターニングされたレジスト層を形成する工程と、このレ
ジスト層の前記半田バンプ形成領域に露出する前記絶縁
膜を除去する工程と、この絶縁膜の除去された、前記半
田バンプ形成領域に対応する前記半導体素子の表面に、
前記レジスト層よりも厚い第1の金属層を形成する工程
と、この第1の金属層を核とし、その周囲に前記第1の
金属層よりもイオン化傾向の小さい第2の金属層を形成
する工程とからなっている。
【0011】
【作用】この発明は、上記した手段により、濡れ性の良
い半田バンプが得られるようになるため、スクラブ動作
を必要とすることなく、搭載部品上へのマウントを安定
に行うことが可能となるものである。
い半田バンプが得られるようになるため、スクラブ動作
を必要とすることなく、搭載部品上へのマウントを安定
に行うことが可能となるものである。
【0012】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、本発明にかかる半導体装置に
ついて概略的に示すものである。たとえば、光半導体素
子が作り込まれた半導体層11の表面に、メッキコンタ
クト用のAu金属層12が形成され、その上に、電極形
成領域13に応じてパターニングされたSiNx などか
らなる絶縁膜14が堆積されている。
照して説明する。図1は、本発明にかかる半導体装置に
ついて概略的に示すものである。たとえば、光半導体素
子が作り込まれた半導体層11の表面に、メッキコンタ
クト用のAu金属層12が形成され、その上に、電極形
成領域13に応じてパターニングされたSiNx などか
らなる絶縁膜14が堆積されている。
【0013】上記電極形成領域13には、半導体層11
の表面側より、Ti接着金属層15、Ptバリア層1
6、およびAuコンタクト金属層17が順に形成されて
いる。そして、上記Auコンタクト金属層17の上に、
先端側により太い半球形状をもった略きのこ状のSnコ
アメタル18、このSnコアメタル18を覆うようにし
てAu最表層19が形成されることにより、多層構造の
Au,Sn共晶半田からなる半田バンプ20が設けられ
た構成となっている。
の表面側より、Ti接着金属層15、Ptバリア層1
6、およびAuコンタクト金属層17が順に形成されて
いる。そして、上記Auコンタクト金属層17の上に、
先端側により太い半球形状をもった略きのこ状のSnコ
アメタル18、このSnコアメタル18を覆うようにし
てAu最表層19が形成されることにより、多層構造の
Au,Sn共晶半田からなる半田バンプ20が設けられ
た構成となっている。
【0014】次に、上記した構成の半導体装置の製造方
法について説明する。図2は、多層構造の半田バンプ2
0が設けられてなる半導体装置の製造工程を示すもので
ある。
法について説明する。図2は、多層構造の半田バンプ2
0が設けられてなる半導体装置の製造工程を示すもので
ある。
【0015】まず、半導体層11の表面に、パターニン
グメッキの際に各パターニング領域に同一の電流が流れ
るようにするために、たとえば真空蒸着法により0.5
nm厚のメッキコンタクト用Au金属層12が形成され
る(同図(a))。
グメッキの際に各パターニング領域に同一の電流が流れ
るようにするために、たとえば真空蒸着法により0.5
nm厚のメッキコンタクト用Au金属層12が形成され
る(同図(a))。
【0016】次いで、上記メッキコンタクト用Au金属
層12の上に、たとえば0.2nm厚のSiNx 絶縁膜
14が堆積された後、このSiNx 絶縁膜14の上にレ
ジスト層21が一様に塗布される。
層12の上に、たとえば0.2nm厚のSiNx 絶縁膜
14が堆積された後、このSiNx 絶縁膜14の上にレ
ジスト層21が一様に塗布される。
【0017】そして、そのレジスト層21に、直径が約
50μmの電極形成領域13がパターニングされるとと
もに、このパターニングされた電極形成領域13に露出
する上記SiNx 絶縁膜14がエッチングにより除去さ
れる(同図(b))。
50μmの電極形成領域13がパターニングされるとと
もに、このパターニングされた電極形成領域13に露出
する上記SiNx 絶縁膜14がエッチングにより除去さ
れる(同図(b))。
【0018】次いで、前記電極形成領域13の、上記メ
ッキコンタクト用Au金属層12の上に、たとえば真空
蒸着法によりTi接着金属層15、Ptバリア層16、
およびAuコンタクト金属層17が順に形成される。
ッキコンタクト用Au金属層12の上に、たとえば真空
蒸着法によりTi接着金属層15、Ptバリア層16、
およびAuコンタクト金属層17が順に形成される。
【0019】そして、周辺部分の不要な各層がリフトオ
フされることにより、上記電極形成領域13に電極22
が形成される(同図(c))。次いで、上記電極形成領
域13を除く、他の領域に約5μm厚のレジスト層23
が塗布される。
フされることにより、上記電極形成領域13に電極22
が形成される(同図(c))。次いで、上記電極形成領
域13を除く、他の領域に約5μm厚のレジスト層23
が塗布される。
【0020】そして、たとえば電解メッキ法により、上
記Auコンタクト金属層17の上に約10μm厚のSn
コアメタル18が形成される(同図(d))。この場
合、上記Snコアメタル18は、レジスト層23の厚さ
(約5μm)までは円柱状に成長し、メッキ厚が5μm
を越えると、レジスト層23より飛び出して横方向にも
成長し、最終的に、先端側により太い半球形状をもった
略きのこ状に形成される。
記Auコンタクト金属層17の上に約10μm厚のSn
コアメタル18が形成される(同図(d))。この場
合、上記Snコアメタル18は、レジスト層23の厚さ
(約5μm)までは円柱状に成長し、メッキ厚が5μm
を越えると、レジスト層23より飛び出して横方向にも
成長し、最終的に、先端側により太い半球形状をもった
略きのこ状に形成される。
【0021】次いで、上記レジスト層23が除去された
後、たとえば電解メッキ法により、上記Snコアメタル
18の周囲に約30μmの厚さでAu最表層19が形成
される(同図(e))。
後、たとえば電解メッキ法により、上記Snコアメタル
18の周囲に約30μmの厚さでAu最表層19が形成
される(同図(e))。
【0022】この場合、Au最表層19は、上記Snコ
アメタル18をコアとし、それを覆うようにして成長
し、半田バンプ20の最表層として形成される。なお、
本実施例では、半田バンプ20を構成する、Snコアメ
タル18およびAu最表層19の重量比が、共晶組成と
なる、たとえば、20%対80%とされている。
アメタル18をコアとし、それを覆うようにして成長
し、半田バンプ20の最表層として形成される。なお、
本実施例では、半田バンプ20を構成する、Snコアメ
タル18およびAu最表層19の重量比が、共晶組成と
なる、たとえば、20%対80%とされている。
【0023】このように、半田バンプ20を形成する際
に、イオン化傾向の大きいSnコアメタル18をコアと
し、その周囲を、それよりもイオン化傾向の小さいAu
最表層19でくるむことにより、半田バンプ20の表面
に酸化膜が形成されるのを防止できる。
に、イオン化傾向の大きいSnコアメタル18をコアと
し、その周囲を、それよりもイオン化傾向の小さいAu
最表層19でくるむことにより、半田バンプ20の表面
に酸化膜が形成されるのを防止できる。
【0024】こうして、バンプ表面に酸化膜のない半田
バンプ20が、半導体層11の表面の電極22上に形成
されることになる。なお、この半導体装置を搭載部品
(図示していない)上にマウントする際には、搭載部品
上の金属表面に上記半田バンプ20が当接された状態
で、半田バンプ20が共晶温度まで加熱される。
バンプ20が、半導体層11の表面の電極22上に形成
されることになる。なお、この半導体装置を搭載部品
(図示していない)上にマウントする際には、搭載部品
上の金属表面に上記半田バンプ20が当接された状態
で、半田バンプ20が共晶温度まで加熱される。
【0025】これにより、半田バンプ20内の、Snコ
アメタル18とAu最表層19との界面より合金反応が
急速に進み、半田バンプ20は瞬時に溶融される。この
場合、バンプ表面に酸化膜のない半田バンプ20が、搭
載部品状の金属表面に直に接触されるために濡れ性に優
れ、強固に固着できるとともに、良好なセルフアライメ
ント効果が得られる。
アメタル18とAu最表層19との界面より合金反応が
急速に進み、半田バンプ20は瞬時に溶融される。この
場合、バンプ表面に酸化膜のない半田バンプ20が、搭
載部品状の金属表面に直に接触されるために濡れ性に優
れ、強固に固着できるとともに、良好なセルフアライメ
ント効果が得られる。
【0026】因みに、マウントした半導体装置の側面か
ら力を加えてマウント強度を測定したところ、従来装置
では0.5Kgfが剥離の限界であったのに対し、本実
施例装置では2Kgfまで向上できた。
ら力を加えてマウント強度を測定したところ、従来装置
では0.5Kgfが剥離の限界であったのに対し、本実
施例装置では2Kgfまで向上できた。
【0027】また、バンプ表面の酸化膜を除去するため
のスクラブ動作が不要となるため、従来のマウント位置
精度が±20μmであったのに比べ、本実施例装置では
±5μmまで向上することが可能となった。
のスクラブ動作が不要となるため、従来のマウント位置
精度が±20μmであったのに比べ、本実施例装置では
±5μmまで向上することが可能となった。
【0028】上記したように、濡れ性の良い半田バンプ
が得られるようにしている。すなわち、半田バンプをS
nコアメタルとAu最表層とからなる多層構造とし、イ
オン化傾向が大きくて酸化しやすいSnの全周囲を、イ
オン化傾向が小さくて酸化しにくいAuで覆うようにし
ている。これにより、バンプ表面に酸化膜が形成されて
半田バンプの濡れ性が損われるのを防止できるようにな
るため、スクラブ動作を必要とすることなく、搭載部品
上へのマウントを安定に行うことが可能となる。したが
って、搭載部品上に強固にマウントでき、かつ良好なセ
ルフアライメント効果が得られるとともに、酸化膜を除
去するためのスクラブ動作が不要となり、マウント位置
精度の向上が可能となるものである。
が得られるようにしている。すなわち、半田バンプをS
nコアメタルとAu最表層とからなる多層構造とし、イ
オン化傾向が大きくて酸化しやすいSnの全周囲を、イ
オン化傾向が小さくて酸化しにくいAuで覆うようにし
ている。これにより、バンプ表面に酸化膜が形成されて
半田バンプの濡れ性が損われるのを防止できるようにな
るため、スクラブ動作を必要とすることなく、搭載部品
上へのマウントを安定に行うことが可能となる。したが
って、搭載部品上に強固にマウントでき、かつ良好なセ
ルフアライメント効果が得られるとともに、酸化膜を除
去するためのスクラブ動作が不要となり、マウント位置
精度の向上が可能となるものである。
【0029】なお、上記実施例においては、光半導体素
子を例に説明したが、これに限らず、たとえばフリップ
チップ化する各種の半導体装置に適用可能である。ま
た、半田バンプはSnとAuとからなる二層構造に限ら
ず、たとえば他の金属層からなるものであっても良い
し、二層以上の多層構造としても良い。その他、この発
明の要旨を変えない範囲において、種々変形実施可能な
ことは勿論である。
子を例に説明したが、これに限らず、たとえばフリップ
チップ化する各種の半導体装置に適用可能である。ま
た、半田バンプはSnとAuとからなる二層構造に限ら
ず、たとえば他の金属層からなるものであっても良い
し、二層以上の多層構造としても良い。その他、この発
明の要旨を変えない範囲において、種々変形実施可能な
ことは勿論である。
【0030】
【発明の効果】以上、詳述したようにこの発明によれ
ば、半田バンプの表面への酸化膜の形成を防止でき、信
頼性および性能を向上することが可能な半導体装置およ
びその製造方法を提供できる。
ば、半田バンプの表面への酸化膜の形成を防止でき、信
頼性および性能を向上することが可能な半導体装置およ
びその製造方法を提供できる。
【図1】この発明の一実施例にかかる半導体装置の概略
を示す断面図。
を示す断面図。
【図2】同じく、半導体装置の製造工程を概略的に示す
断面図。
断面図。
【図3】従来技術とその問題点を説明するために示す半
導体装置の断面図。
導体装置の断面図。
11…半導体層、12…メッキコンタクト用Au金属
層、13…電極形成領域、14…絶縁膜、15…Ti接
着金属層、16…Ptバリア層、17…Auコンタクト
金属層、18…Snコアメタル、19…Au最表層、2
0…半田バンプ、21,23…レジスト層、22…電
極。
層、13…電極形成領域、14…絶縁膜、15…Ti接
着金属層、16…Ptバリア層、17…Auコンタクト
金属層、18…Snコアメタル、19…Au最表層、2
0…半田バンプ、21,23…レジスト層、22…電
極。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 7630−4M 31/02 B
Claims (5)
- 【請求項1】 半導体素子の電極上に半田バンプを設け
てなる半導体装置において、 前記半田バンプがイオン化傾向の異なる複数の金属層か
らなり、そのバンプの最表層側にイオン化傾向の最も小
さい金属層が形成されてなることを特徴とする半導体装
置。 - 【請求項2】 前記半田バンプを構成する各金属層が、
共晶組成となる重量比を有することを特徴とする請求項
1に記載の半導体装置。 - 【請求項3】 前記半田バンプが、イオン化傾向の大き
いSn層と、このSn層よりもイオン化傾向の小さいA
u層とからなることを特徴とする請求項1に記載の半導
体装置。 - 【請求項4】 半導体素子の表面に絶縁膜を形成する工
程と、 この絶縁膜上に、半田バンプ形成領域に対応してパター
ニングされたレジスト層を形成する工程と、 このレジスト層の前記半田バンプ形成領域に露出する前
記絶縁膜を除去する工程と、 この絶縁膜の除去された、前記半田バンプ形成領域に対
応する前記半導体素子の表面に、前記レジスト層よりも
厚い第1の金属層を形成する工程と、 この第1の金属層を核とし、その周囲に前記第1の金属
層よりもイオン化傾向の小さい第2の金属層を形成する
工程とからなることを特徴とする半導体装置の製造方
法。 - 【請求項5】 前記半田バンプ形成領域に対応する前記
半導体素子の表面に、Ti接着金属層、Ptバリア層、
Auコンタクト金属層からなる電極を形成する工程を含
むことを特徴とする請求項4に記載の半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5278156A JPH07130748A (ja) | 1993-11-08 | 1993-11-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5278156A JPH07130748A (ja) | 1993-11-08 | 1993-11-08 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07130748A true JPH07130748A (ja) | 1995-05-19 |
Family
ID=17593373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5278156A Pending JPH07130748A (ja) | 1993-11-08 | 1993-11-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07130748A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943662A (en) * | 1989-03-13 | 1999-08-24 | Hitachi, Ltd. | Supporting method and system for process operation |
JP2008211101A (ja) * | 2007-02-27 | 2008-09-11 | Dowa Electronics Materials Co Ltd | 半田層及びそれを用いたデバイス接合用基板並びにその製造方法 |
-
1993
- 1993-11-08 JP JP5278156A patent/JPH07130748A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943662A (en) * | 1989-03-13 | 1999-08-24 | Hitachi, Ltd. | Supporting method and system for process operation |
JP2008211101A (ja) * | 2007-02-27 | 2008-09-11 | Dowa Electronics Materials Co Ltd | 半田層及びそれを用いたデバイス接合用基板並びにその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5518957A (en) | Method for making a thin profile semiconductor package | |
US6387793B1 (en) | Method for manufacturing precision electroplated solder bumps | |
US5461261A (en) | Semiconductor device with bumps | |
KR920005699B1 (ko) | 반도체 장치 | |
WO2001091176A2 (en) | Trilayer/bilayer solder bumps and fabrication methods therefor | |
US5057453A (en) | Method for making a semiconductor bump electrode with a skirt | |
JP2016086069A (ja) | 半導体素子および半導体装置 | |
US5136363A (en) | Semiconductor device with bump electrode | |
JPH04133330A (ja) | 半導体装置およびその接続方法 | |
JPH07130748A (ja) | 半導体装置およびその製造方法 | |
US7045894B2 (en) | Semiconductor device and manufacturing method thereof | |
US20030157438A1 (en) | Bump forming process | |
JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
JPH03101234A (ja) | 半導体装置の製造方法 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JPH0697663B2 (ja) | 半導体素子の製造方法 | |
JPH01238044A (ja) | 半導体装置 | |
JPH0373535A (ja) | 半導体装置およびその製造方法 | |
JPH10189608A (ja) | はんだバンプの形成方法 | |
JPH04236469A (ja) | 超伝導集積回路実装用半田バンプ形成方法 | |
JP2874184B2 (ja) | 半導体装置の製造方法 | |
JPS5823940B2 (ja) | 半導体装置の電極形成方法 | |
JP2822916B2 (ja) | 半導体装置の製造方法 | |
JP2750737B2 (ja) | 半導体装置の製造方法 |