JPH07129273A - ビデオ撮像装置 - Google Patents
ビデオ撮像装置Info
- Publication number
- JPH07129273A JPH07129273A JP5276493A JP27649393A JPH07129273A JP H07129273 A JPH07129273 A JP H07129273A JP 5276493 A JP5276493 A JP 5276493A JP 27649393 A JP27649393 A JP 27649393A JP H07129273 A JPH07129273 A JP H07129273A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital signal
- signal processing
- image pickup
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 電源電圧が低下した場合にもタイミングエラ
ーを起こすことなく正常動作を確保することの出来るビ
デオ撮像装置を提供することを目的とする。 【構成】 ディジタル信号処理回路3に供給されるクロ
ックの周波数を電源容量に応じて変化させる手段をクロ
ック発生回路6aに設ける。
ーを起こすことなく正常動作を確保することの出来るビ
デオ撮像装置を提供することを目的とする。 【構成】 ディジタル信号処理回路3に供給されるクロ
ックの周波数を電源容量に応じて変化させる手段をクロ
ック発生回路6aに設ける。
Description
【0001】
【産業上の利用分野】本発明は、ビデオ撮像装置に係
り、特にクロック周波数に依存する信号処理部の動作安
定を図ったディジタルビデオ撮像装置に関する。
り、特にクロック周波数に依存する信号処理部の動作安
定を図ったディジタルビデオ撮像装置に関する。
【0002】
【従来の技術】近年のビデオ撮像装置においては、回路
の安定度、部品数の低減、調整の簡便性を実現できるこ
とから、画像信号処理をディジタル回路によって行うこ
とが多い。
の安定度、部品数の低減、調整の簡便性を実現できるこ
とから、画像信号処理をディジタル回路によって行うこ
とが多い。
【0003】図2は従来のディジタル化ビデオ撮像装置
の構成を示すブロック図である。同図において、1は撮
像素子、2は撮像素子1の信号をディジタル化するA/
Dコンバータ、3はディジタル信号処理回路、4はディ
ジタル信号処理回路3のRGB信号をアナログ化するD
/Aコンバータ、5はRGB信号をビデオ信号に変換す
るエンコーダ回路、6は撮像素子1、A/Dコンバータ
2、ディジタル信号処理回路3、D/Aコンバータ4お
よびエンコーダ回路5にシステムクロックを供給するク
ロック発生回路である。
の構成を示すブロック図である。同図において、1は撮
像素子、2は撮像素子1の信号をディジタル化するA/
Dコンバータ、3はディジタル信号処理回路、4はディ
ジタル信号処理回路3のRGB信号をアナログ化するD
/Aコンバータ、5はRGB信号をビデオ信号に変換す
るエンコーダ回路、6は撮像素子1、A/Dコンバータ
2、ディジタル信号処理回路3、D/Aコンバータ4お
よびエンコーダ回路5にシステムクロックを供給するク
ロック発生回路である。
【0004】クロック発生回路6で生成されたシステム
クロックは、それぞれ回路1〜5へ供給される。撮像素
子1で得られた画像信号は、A/Dコンバータ2によっ
てディジタル化されてディジタル信号処理回路3に送ら
れる。
クロックは、それぞれ回路1〜5へ供給される。撮像素
子1で得られた画像信号は、A/Dコンバータ2によっ
てディジタル化されてディジタル信号処理回路3に送ら
れる。
【0005】ディジタル信号処理回路3では、入力され
た信号に、色・輝度分離処理、ガンマ処理、ホワイトバ
ランス処理を施してRGB信号にして出力する。RGB
信号は次段のD/Aコンバータ4によってアナログ信号
に変換されてエンコーダ5に送られる。エンコーダ5は
入力されたRGB信号を複合映像信号に合成して出力す
る。
た信号に、色・輝度分離処理、ガンマ処理、ホワイトバ
ランス処理を施してRGB信号にして出力する。RGB
信号は次段のD/Aコンバータ4によってアナログ信号
に変換されてエンコーダ5に送られる。エンコーダ5は
入力されたRGB信号を複合映像信号に合成して出力す
る。
【0006】これらの回路1〜6の動作電源としては、
商用交流電源を確保できる場合には、適当な整流装置を
内蔵した交直変換電源装置が用いられるが、確保できな
い場合には電池電源が用いられる。
商用交流電源を確保できる場合には、適当な整流装置を
内蔵した交直変換電源装置が用いられるが、確保できな
い場合には電池電源が用いられる。
【0007】
【発明が解決しようとする課題】上述のディジタルビデ
オ撮像装置では、ディジタル信号処理の高速化の要求か
ら、各回路に供給するシステムクロックの周波数を高め
る傾向にある。このため、信号処理にさらに多くの電力
を消費するという問題点を生じさせている。
オ撮像装置では、ディジタル信号処理の高速化の要求か
ら、各回路に供給するシステムクロックの周波数を高め
る傾向にある。このため、信号処理にさらに多くの電力
を消費するという問題点を生じさせている。
【0008】一般に、電池電源の容量(電圧)は時間と
ともに低下する。このため、電池容量の低下は前記ディ
ジタル信号処理において、容量がある値を下回った瞬間
から不安定な動作、異常な動作を引き起こし、ついには
撮影が不可能になるという問題点があった。
ともに低下する。このため、電池容量の低下は前記ディ
ジタル信号処理において、容量がある値を下回った瞬間
から不安定な動作、異常な動作を引き起こし、ついには
撮影が不可能になるという問題点があった。
【0009】図2において電源容量(電圧)が低下する
と、ディジタル信号処理回路3における処理が遅延時間
の増加によってタイミングエラーを起こし始め、正常な
処理を期待することはできなくなる。
と、ディジタル信号処理回路3における処理が遅延時間
の増加によってタイミングエラーを起こし始め、正常な
処理を期待することはできなくなる。
【0010】このように、電池を電源としたディジタル
ビデオ撮像装置においては電源容量の低下にいかに対処
するかが重要な課題となっている。
ビデオ撮像装置においては電源容量の低下にいかに対処
するかが重要な課題となっている。
【0011】本発明は上述した問題点を解消するために
なされたもので、電源電圧が低下した場合にもタイミン
グエラーを起こす事なく正常動作を確保することの出来
るビデオ撮像装置を提供することを目的とする。
なされたもので、電源電圧が低下した場合にもタイミン
グエラーを起こす事なく正常動作を確保することの出来
るビデオ撮像装置を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明によれば、ディジ
タル化された画像信号に所定の処理を施こしてRGB信
号を得るディジタル信号処理回路と、ディジタル信号処
理回路を含む所定の回路にシステムクロックを供給する
クロック発生回路とを有してなるビデオ撮像装置におい
て、ディジタル信号処理回路に供給するクロック周波数
を電源容量に応じて変化させる手段をクロック発生回路
に設けている。
タル化された画像信号に所定の処理を施こしてRGB信
号を得るディジタル信号処理回路と、ディジタル信号処
理回路を含む所定の回路にシステムクロックを供給する
クロック発生回路とを有してなるビデオ撮像装置におい
て、ディジタル信号処理回路に供給するクロック周波数
を電源容量に応じて変化させる手段をクロック発生回路
に設けている。
【0013】
【作用】本発明によれば、電源容量(電圧)の低下を検
出すると、システムクロックのうちのディジタル信号処
理回路に供給されるクロックのみを低周波数に変更す
る。これによりディジタル信号処理回路の消費電力が下
がると共に、回路の遅延に対する余裕度が増し、動作の
安定が図れるのである。
出すると、システムクロックのうちのディジタル信号処
理回路に供給されるクロックのみを低周波数に変更す
る。これによりディジタル信号処理回路の消費電力が下
がると共に、回路の遅延に対する余裕度が増し、動作の
安定が図れるのである。
【0014】
【実施例】次に図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【0015】図1は本発明の第1の実施例である。なお
以下の図面においては、図2に示す回路構成要素と同一
部分には同一の符号を付し、詳細説明は省略する。
以下の図面においては、図2に示す回路構成要素と同一
部分には同一の符号を付し、詳細説明は省略する。
【0016】図3は、図1に示すクロック発生回路6a
の詳細構成を示すブロック図である。
の詳細構成を示すブロック図である。
【0017】図1(実施例)と図2(従来例)とでは、
クロック発生回路6aからのクロックパルスの分岐の状
態だけが異なっている。すなわち、図2(従来例)にお
いてはただ1種類の周波数のクロックパルスを回路1〜
5に分岐・供給しているが、図1(実施例)においては
図3のブロック図に示すように、ディジタル信号処理回
路3に供給されるクロックパルスのみは複数の周波数が
供給できるような構成になっている。
クロック発生回路6aからのクロックパルスの分岐の状
態だけが異なっている。すなわち、図2(従来例)にお
いてはただ1種類の周波数のクロックパルスを回路1〜
5に分岐・供給しているが、図1(実施例)においては
図3のブロック図に示すように、ディジタル信号処理回
路3に供給されるクロックパルスのみは複数の周波数が
供給できるような構成になっている。
【0018】撮像素子1からの画像信号がディジタル信
号に変換されてディジタル信号処理回路2に入り、その
後RGB信号、アナログ信号に変換されて複合映像信号
として出力されることは図1(実施例)、図2(従来
例)ともに同様である。
号に変換されてディジタル信号処理回路2に入り、その
後RGB信号、アナログ信号に変換されて複合映像信号
として出力されることは図1(実施例)、図2(従来
例)ともに同様である。
【0019】次に図3に示すクロック発生回路について
説明する。7はスイッチ回路、8は分周回路、9は発振
回路である。スイッチ回路7のスイッチは、通常a接点
がONとなっていて、発振回路9の実周波数のクロック
パルスが送出される。
説明する。7はスイッチ回路、8は分周回路、9は発振
回路である。スイッチ回路7のスイッチは、通常a接点
がONとなっていて、発振回路9の実周波数のクロック
パルスが送出される。
【0020】電源容量(電圧)が規定値を下回るとスイ
ッチ回路9のスイッチはb接点がONとなって、分周回
路8を経由した分周クロックパルスが送出される。スイ
ッチ回路7から送出されたクロックパルスは図1のディ
ジタル信号処理回路6aのみに供給され、他の回路へは
発振回路9からの実周波数のクロックパルスが送出され
る。
ッチ回路9のスイッチはb接点がONとなって、分周回
路8を経由した分周クロックパルスが送出される。スイ
ッチ回路7から送出されたクロックパルスは図1のディ
ジタル信号処理回路6aのみに供給され、他の回路へは
発振回路9からの実周波数のクロックパルスが送出され
る。
【0021】図4はディジタル信号処理回路6aの他の
構成例を示したものである。本構成例では、検出回路1
0を設け、この検出出力によりスイッチ回路7のスイッ
チ動作を制御するようにしている。
構成例を示したものである。本構成例では、検出回路1
0を設け、この検出出力によりスイッチ回路7のスイッ
チ動作を制御するようにしている。
【0022】検出回路10は電源電圧VCCを監視してお
り、規定の電圧VT を下回ったときにスイッチ回路7の
スイッチをb側に切り替える。電源電圧が規定値を上回
って復帰すると、スイッチ回路7のスイッチをa側に復
帰させる。
り、規定の電圧VT を下回ったときにスイッチ回路7の
スイッチをb側に切り替える。電源電圧が規定値を上回
って復帰すると、スイッチ回路7のスイッチをa側に復
帰させる。
【0023】スイッチ回路7のスイッチの動作によっ
て、ディジタル信号処理回路6には、電源電圧平常時に
は発振回路の実周波数の、電圧低下時には分周回路8を
経由した分周周波数のクロックパルスが供給される。
て、ディジタル信号処理回路6には、電源電圧平常時に
は発振回路の実周波数の、電圧低下時には分周回路8を
経由した分周周波数のクロックパルスが供給される。
【0024】なお、上記実施例においては分周回路8の
分周比率を1/2としているが、分周素子の組み合わせ
によって他の比率とすれば、さらに最適な周波数を用い
ることができる。
分周比率を1/2としているが、分周素子の組み合わせ
によって他の比率とすれば、さらに最適な周波数を用い
ることができる。
【0025】
【発明の効果】本発明によれば電源電圧が規定値を下回
れば低周波数で、電圧が平常に戻れば通常の周波数でデ
ィジタル信号処理回路を動作させることが可能になる。
電源電圧変動に応じた最適周波数によると、ディジタル
信号処理回路の消費電力を低減することができ、回路の
遅延に対する余裕度が増して動作を安定させることがで
きる。
れば低周波数で、電圧が平常に戻れば通常の周波数でデ
ィジタル信号処理回路を動作させることが可能になる。
電源電圧変動に応じた最適周波数によると、ディジタル
信号処理回路の消費電力を低減することができ、回路の
遅延に対する余裕度が増して動作を安定させることがで
きる。
【図1】本発明の実施例を示す回路構成図である。
【図2】従来の回路構成を示す回路構成図である。
【図3】図1におけるクロック発生回路6aの詳細構成
を示すブロック図である。
を示すブロック図である。
【図4】図1におけるクロック発生回路6aの他の構成
例を示すブロック図である。
例を示すブロック図である。
1 撮像素子 2 A/Dコンバータ 3 ディジタル信号処理回路 4 D/Aコンバータ 5 エンコーダ 6 クロック発生回路 7 スイッチ回路 8 分周回路 9 発振回路 10 検出回路
Claims (1)
- 【請求項1】 ディジタル化された画像信号に所定の処
理を施こしてRGB信号を得るディジタル信号処理回路
と、前記ディジタル信号処理回路を含む所定の回路にシ
ステムクロックを供給するクロック発生回路とを有して
なるビデオ撮像装置において、 前記ディジタル信号処理回路に供給されるシステムクロ
ックの周波数を電源電圧に応じて可変させる手段を前記
クロック発生回路に設けたことを特徴とするビデオ撮像
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5276493A JPH07129273A (ja) | 1993-11-05 | 1993-11-05 | ビデオ撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5276493A JPH07129273A (ja) | 1993-11-05 | 1993-11-05 | ビデオ撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07129273A true JPH07129273A (ja) | 1995-05-19 |
Family
ID=17570231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5276493A Pending JPH07129273A (ja) | 1993-11-05 | 1993-11-05 | ビデオ撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07129273A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120025813A1 (en) * | 2010-07-30 | 2012-02-02 | Atmel Corporation | Detecting inductive objects using inputs of integrated circuit device |
-
1993
- 1993-11-05 JP JP5276493A patent/JPH07129273A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120025813A1 (en) * | 2010-07-30 | 2012-02-02 | Atmel Corporation | Detecting inductive objects using inputs of integrated circuit device |
US8618794B2 (en) * | 2010-07-30 | 2013-12-31 | Atmel Corporation | Detecting inductive objects using inputs of integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960011562B1 (ko) | 자동 동기 극성 제어 회로 | |
US5479073A (en) | Dot clock generator for liquid crystal display device | |
US5325093A (en) | Analog-to-digital converter for composite video signals | |
US4891608A (en) | #6 Control circuit for horizontal oscillator | |
JPH07129273A (ja) | ビデオ撮像装置 | |
KR100228995B1 (ko) | 마이크로프로세서용 클럭 발생기 및 pll회로 | |
US5124796A (en) | Charge coupled device having a circuit for handling a fundamental clock signal | |
KR100477646B1 (ko) | 영상신호의 칼라 캐리어 보상장치 및 방법 | |
JPH06232744A (ja) | 信号処理装置 | |
KR920009037Y1 (ko) | 다중모니터의 모드신호 검출회로 | |
JP2924803B2 (ja) | Pll周波数シンセサイザ回路 | |
US5430763A (en) | Frequency stabilizing circuit used for a pulse modulator for an image signal including a synchronous signal | |
KR100820808B1 (ko) | Pll부 프리런닝 제어방법 및 장치 | |
KR0149294B1 (ko) | 디지탈 엔코더와 프레임 버퍼간의 영상제어신호 출력장치 | |
KR970028962A (ko) | 통상의 영상 기기와 피씨 (pc) 의 접속이 가능하게 하는 영상 인터페이스 장치와 영상 인터페이스 방법 | |
JPH01270415A (ja) | ダウンコンバータ用pll回路 | |
KR0133398Y1 (ko) | 브이시알 등의 에이피시 회로 | |
JPH077640A (ja) | 電子ビューファインダ付きビデオカメラ | |
JPS57201382A (en) | Digital television set | |
JP2713988B2 (ja) | 水平afc回路 | |
KR970001901Y1 (ko) | 휘도신호와 색신호의 딜레이타임 자동 조절회로 | |
JPH1152903A (ja) | スイッチング電源装置 | |
JPS62183292A (ja) | 副搬送波信号発生装置 | |
JPS60185473A (ja) | 映像信号制御装置 | |
JPH10276362A (ja) | ディジタル信号処理システム |