KR960011562B1

KR960011562B1 - 자동 동기 극성 제어 회로

Info

Publication number: KR960011562B1
Application number: KR1019890002935A
Authority: KR
Inventors: 더블류.퍼킨스 제프리
Original assignee: 모토로라 인코포레이티드; 빈센트 죠셉 로너
Priority date: 1988-03-14
Filing date: 1989-03-10
Publication date: 1996-08-23
Also published as: US4800429A; KR890015573A; JPH026574A

Abstract

내용없음.

Description

자동 동기 극성 제어 회로

제1도는 본 발명의 자동 동기 극성 제어 회로를 설명하는 부분 블럭도 및 구조도.

* 도면의 주요부분에 대한 부호의 설명

10 : 제어 회로 22 : 수직 동기 서브 시스템

24 : 수평 동기 서브 시스템 26, 30 : 적분기

42 : 동기 검출기 48 : 동기 분리기

본 발명은 모니터에 관한 것으로, 특별히 다른 제작자 PC에서 공급된 다수의 그래픽 출력 신호로 말단에서 양립성(Compatibility)을 제공하도록한 개인용 컴퓨터(PC)에 이용하기 위한 자동 동기 회로에 관한 것이다.

다른 PC는모니터를 구동하기 위해 다른 그래픽 출력 신호를 제공한다. 예를 들면, PC가 네가티브이거나 포지티브 극성중 분리 TTL 수평 및 수직 동기 신호 펄스와, 극성이나 아날로그 RGB 신호 출력중 TTL 합성 동기 출력을 공급할 것이다. 또한, 모니터는 어떤 PC에 적합할 정도로 이들 다른 그래픽 출력을 수신할 수 있는 것이 바람직할 것이다.

적어도 한 종래의 모니터는 상술된 다른 그래픽 출력 신호와 양립성이 제공되었는데, 종래 모니터의 한단점은 기계적 스위치 및 불연속 성분이 TTL 동기와 아날로그 합성 동기 입력 신호 사이의 모니터를 스위칭하기 위해서 요구되는 문제가 발생되었다.

그래서, 불연속 성분수를 감소할 시 기계적 스위칭을 위한 필요성을 제거하여 실제 자동 다중 동기 양립성이 제공되는 것이 바람직하다.

따라서, 본 발명의 목적은 개선된 자동 동기 극성 제어 회로를 제공하는데 있다.

본 발명의 다른 목적은 개선된 자동 동기 극성 직접 제어 회로를 제공하는데 있다.

본 발명의 또다른 목적은 PC 모니터 시스템으로 이용하기 위해서 자동 동기 제어 회로에 관한 것이다.

상기 및 다른 목적에 따라서, 포지티브나 네가티브 극성중 TTL 동기 및 TTL 합성 동기 펄스뿐만 아니라 회로의 각 출력에서 단일 극성의 수평 및 수직 동기 펄스를 제공하기 위한 아날로그 합성 동기 정보를 수신하도록 접합시킨 제어 회로를 제공하며, 상기 회로는 단일 극성 수평 동기 펄스를 제공하기 위하 수동 동기 회로 서브 시스템(subsystem)과, 단일 극성 수직 동기 펄스를 제공하기 위한 수직 동기 회로를 구비하며, 상기 각각의 수평 및 수직 동기 회로 서브 시스템은 적분기 및 제어 회로의 각 출력에 결합된 출력과 입력에 각각 결합된 제1 및 제2입력과 적분기의 출력을 가진 배타적 게이트 회로를 포함하며, 상기 수직 동기 회로 서브 시스템은 회로에 대한 적분기의 입력에 결합된 출력과 제어 회로의 TTL 수직 입력 단자에 각각 결합된 제1 및 제2입력과 수평 동기 회로 서브 시스템을 구비한 적분기의 출력을 가진 부가 배타적 게이트 회로를 포함하며, 한 회로 서브 시스템이 회로의 출력에서 수평 동기 회로 서브 시스템의 적분기 입력에 결합되는 분리된 수평 및 수직 동기 펄스를 제공하기 위해 아날로그 동기 정보 신호를 수신하도록 적합되며, TTL 동기 입력 신호를 응답하는 검출기 회로는 아날로그 회로 서브 시스템을 어떤 동작에 대해 행하지 못하게 하기 위해 수평 동기 회로 서브 시스템에 인가된다.

제1도는 본 발명에 따른 자동 동기 극성 제어회로(10)를 도시하고 있다. 상기 제어 회로(10)는 종래 양극성 집적 제조 처리 공정을 이용하는 직접된 회로로 제조될 것이다. 또한, 상기 제어 회로(10)는 입력(12)에서 TTL 수평 동기 입력 신호, 입력(14)에서 TTL 수평 동기 입력 신호나 TTL 합성 동기 신호 및 입력(16)에서 아날로그 동기 정보를 수신하기에 적합한다. 또한, 상기 제어 회로(10)는 모두는 아니지만, 대부분의 PC에 적합되는 그래픽 정보를 공급하기 위한 다중 동기 모니터내에 포함되도록 의도된다. TTL 이나 아날로그 및 동기 정보는 PC에서부터 제어 회로(10)의 입려에 공급된다. 설명될 바와 같이, 상기 제어 회로(10)는 입력(12,14)에 공급된 TTL 입력 동기 펄스의 극성에도 불구하고 각 출력(18,20)에서 단일 극성 수직 및 수평 동기 펄스를 제공한다.

제어 회로(10)는 회로의 입력에 공급된 동기 펄스의 형태 및 소오스, 극성에 자동적으로 적합시킨다. 상기 소오스는 입력(12,14)에 공급된 수직 및 수평 TTL 동기 펄스나 입력(14)에 공급된 TTL 합성 동기 펄스나 PC의 RGB 출력에서 부터 일상적으로 녹색 비데오 동기인 합성 동기 정보를 포함하는 아날로그 합성 비데오 신호로 분리할 것이다.

각각의 수직/수평 동기나 합성 동기로 입력된 TTL 동기 신호의 극성에 대한 정정은 각각의 수직 및 수평 동기 서브 시스템 회로(22,24)를 구비하는 기본 적분기 배타적 OR 게이트 회로 구성에 의하여 제공된다. 그래서, 수직 서브 시스템(22)는 배타적 게이트 회로(28)의 한 입력에 결합된 출력과 적분기의 입력에 결합된 출력과 적분기의 입력에 결합되는 다른 입력을 가지는 적분기(26)를 가진다. 유사하게, 수평 동기 서브 시스템(24)은, 배타적 OR 게이트 회로(32)의 한 입력에 결합된 출력과 적분기의 입력에 결합된 다른 입력을 가진 적분기(30)를 포함한다. 적분기(30)의 동작은 수평 동기 입력의 주파수가 수직 동기 입력 주파수보다 더 큰것으로, 적분기(26)와 비교하면 빠르다. 기본 적분기 배타적 OR 게이트 구성은 적분기의 입력에서 공급된 펄스의 극성에도 불구하고 게이트 출력에서 단일 극성 출력 펄스를 제공한다. 상기 기능이 완성되는 방법은 후술될 것이다.

공지된 바와 같이, 배타적 OR 게이트에 논리입력에 반대되는 때에, 게이트의 출력은 높다. 게다가, 적분기는 출력에서 입력에 공급된 인가된 입력 동기 펄스의 평균 DC 전압 레벨을 제공할 것이다. 그래서, 만약 버퍼 증폭기(36)를 통하여 적분기(26)의 입력에 공급된 TTL 수직 동기 펄스가 포지티브이면, 다른 입력이고 전압일동안 저 전압은 적분기에서의 OR 게이트의 한 입력에 인가된다. 여기서, 포지티브 극성 펄스는 출력(18)에 공급된다. 마찬가지로, 적분기(26)의 입력과 게이트(28)의 접속된 입력에 공급된 동기 펄스의 극성이 네가티브이면, 고 전압 레벨은 적분기의 출력에서 게이트의 다른 입력에 공급된다. 그래서, 게이트(28)의 입력은 다르며, 포지티브 펄스는 출력(18)에 공급된다. 또한, 인가된 동기 펄스의 극성이 무엇이든간에, 단일 극성 펄스는 배타적 게이트(게이트 28 이나 32)의 출력으로 제공된다.

상술한 바와 같이, 입력(12)에 공급된 TTL 수직 동기 펄스의 극성에도 불구하고 단일 극성 수직 동기 펄스는 출력(18)에 고급된다. 유사하게 입력(14) 및 버퍼 증폭기(38)를 통하여 적분기(30)의 입력에 공급된 수평 동기 펄스의 극성에도 불구하고, 단일 극성 수평 동기 펄스는 출력(20)에서 발생된다.

입력(14)에서 TTL 합성 신호 동기 펄스 정보만을 제공하는 이들 PC의 경우에 있어서, 제어 회로(10)는 출력(18,20)에 단일 극성 수평 및 동기 펄스를 자동적으로 제공한다. 상기 TTL 합성 신호의 수평 동기 부분 동안 수평 서브 시스템 회로(24)는 출력(20)에 수평 동기 펄스를 제공하도록 상술한 바와 같은 기능을 할 것이다. 상기 적분기(30)는 적분기(26)보다 더 작은 상승 시간을 가지기 때문에, 입력(14)에 공급된 TTL 합성 동기 정보를 구비하는 수직 동기 펄스는 적분기(30)의 출력에 나타나며 배타적 OR 게이트(40)의 제2입력에 공급된다. 상기 시간 동안 게이트(40)의 제1입력은 DC 값이 존재하므로, 수직 동기 펄스는 적분기(26)의 입력을 통과하게 된다. 서브 시스템 회로(22)의 동작은 단일 극성 수직 동기 펄스가 입력(14)에 공급된 TTL 합성 동기 정보의 수직 동기 펄스에 일치하는 출력(18)에 제공될 정도로 상술된 바와 같이 동작한다.

통상적인 동작에서, 제어 회로(10)는 입력 단자(16)에 공급된 입력에서 검사하도록 자동적으로 실행되진 않는다. 아날로그 합성 신호가 입력(16)에 인가되는 동안아나 TTL 수평 동기 펄스나 TTL 합성 동기 신호의 부재에서, TTL 동기 검출기(42)는 버퍼 증폭기(46)을 인에이블하는 동안에 버퍼 증폭기(38)을 인에이블되지 않는 제어 신호를 제공할 것이다. 아날로그 합성 동기 정보로 버퍼 증폭기(46)에 인가되는 신호는 동기 분리기(46)의 입력에 공급될 것이다. 기술상 공지된 동기 분리기(48)는 적분기(30)의 입력과 게이트(32)의 제2입력에 수평 및 수직 동기 펄스를 제공한다. 상기 수직 동기 펄스는 적분기(30)를 통하여 인가된 TTL 합성 동기의 동작을 위해서 상술된 바와 같은 게이트(40)의 한 입력에 인가되며 분리된 수평 동기 펄스가 출력(20)에 나타나는 동안 출력(18)에서 나타난다.

TTL 수평 동기나 TTL 합성 동기의 존재에서, 검출기(42)는 증폭기(46)를 인에이블하지 못할 것이며 증폭기(38)를 인에이블할 것이다. 상기 검출기(42)는 세트/리세트 다수의 플립플롭을 포함하는 카운터로 구성되며 입력(44)에서 클록킹 신호를 수신한다. 클록킹 신호는 제어 회로가 포함되도록 의도되는 PC 모니터 시스템의 타임 베이스 발진기로부터 제공될 것이다.

언급된 바와 같이, 아날로그 합성 동기 신호는 녹색 비디오 동기 신호로 제공되는 수평 및 수직 동기 정보로 표준 텔레비젼 칼라 합성 신호와 동일하다.

그래서, 상술되었든 무엇인가는 기계적인 스위치의 이용없이도 아날로그 입력 모드에서 TTL 입력 모드로 전기적으로 스위칭하여 다수의 PC 그래픽 출력신호로 자동적으로 조정하는 PC 모니터 시스템에서 이용을 위한 동기 제어 회로가 된다.

Claims

인가된 디지탈 입력 신호에 응답하여 제1 및 제2출력에서 단일 극성 출력을 제어하기 위한 제어 회로에 있어서, 상기 회로의 제1입력에 결합된 한 입력과 한 출력을 가진 제1적분기와, 제1회로 출력에 결합된 한 출력과 상기 제1적분기의 상기 입력에 결합된 제1입력과 상기 제1적분기의 상기 출력에 결합된 제2입력을 가지는 제1게이트 회로를 포함하는 제1회로 출력에서 단일 극성 펄스를 제공하기 위한 포지티브나 네가티브 인가된입력 신호에 응답하는 제1회로 장치와, 한 입력과 출력을 가진 제2적분기와, 제2회로 출력에 결합된 한 출력과 상기 제2적분기의 상기 출력에 결합된 제1입력과 상기 제2적분기와 상기 입력에 결합된 제2입력을 가진 제2게이트와, 상기 제2적분기의 상기 입력에 결합된 한 출력과 상기 회로의 제2입력에 결합된 제1입력과 상기 제1적분기의 상기 출력에 결합된 제2입력을 가진 제3게이트 회로를 포함하는 제2회로 출력에서 단일 극성 펄스를 제공하기 위한 포지티브나 네가티브 입력 신호에 응답하는 제2회로장치를 구비하는 것을 특징으로 하는 제어 회로.
각각의 출력에서 수평 및 수직 신호 극성 동기 펄스를 자동적으로 제공하기 위한 제어 회로에 있어서, TTL 수평 또는 합성 동기 신호가 공급되는 제어 회로의 제1입력에 결합된 한 입력을 가지며, 제어 회로의 상기 제1입력에 결합된 한 입력과 한 출력을 가진 1적분기 및 상기 제1적분기의 상기 출력에 결합된 제1입력과 상기 제1적분기의 상기 입력에 결합된 제2입력과 제어 회로의 출력중 제1하나에 결합된 출력을 가진 제1게이트 회로를 포함하는 제1회로 장치와, TTL 수직 동기 신호가 공급되는 제어 회로의 제2입력에 결합된 한 입력을 가지며, 한 입력과 한 출력을 가진 제2적분기 및 제어 회로의 상기 제2입력에 결합된 제1입력과 상기 제1적분기의 상기 출력에 결합된 제2입력과 상기 제2적분기의 상기 입력에 결합된 출력을 가진 제2게이트 회로 및 상기 제2적분기의 상기 입력에 결합된 제2입력과 제어 회로의 출력중 제2하나에 결합된 출력을 가진 제3게이트 회로를 포함하는 제2회로 장치를 구비하는 것을 특징으로 하는 제어 회로.