JPH07122973A - デジタル信号処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 外部制御系の負担を増大させることなく、入
力信号に付与する音響効果を時間的に変化させる。 【構成】 変更対象として指定された係数Ｃ2 に対する
新係数Ｃnew が外部ＣＰＵによりレジスタＲ１に書き込
まれ、制御部ＣＮＴにトリガ信号Ｔｒが供給されると、
係数差分Ｃd（＝（Ｃ2 −Ｃnew ））が算出されてレジ
スタＲ２に格納される。そして、係数Ｃ2’（＝Ｃ2＋Ｃ
d・１／Ｎ）が算出されて係数メモリＣＲのアドレスｃ
ａ２の領域に書き込まれる。以後、演算のサンプリング
周期毎に１回、あるいは所定周期おきに１回ずつ、合計
Ｎ回になるまで、同様に係数Ｃ2’の算出および係数メ
モリＣＲへの書き込み動作が行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタルオーディオ
機器等に用いて好適なデジタル信号処理回路に関する。

【０００２】

【従来の技術】入力されるデジタル信号に所定の係数を
乗算してフェードイン、フェードアウトを行ったり、あ
るいは、これらを組み合わせ、入力信号に付与する音響
的効果を時間的に変化させるクロスフェードを行うよう
なＤＳＰ（デジタル信号処理回路）が知られている。図
４に、係るクロスフェードを行うための回路構成を示
す。図４に示すように、入力端子からの入力信号はフィ
ルタＦ１，Ｆ２に供給され、各フィルタからの出力信号
は乗算器Ｋ１，Ｋ２に供給される。そして、乗算器Ｋ
１，Ｋ２において所定の係数が乗算され、加算器ＡＤＤ
において加算されて出力される。

【０００３】入力信号に付与する音響的効果を時間的に
変化させない場合は、例えば、乗算器Ｋ１の乗算係数を
「１」、一方、乗算器Ｋ２の乗算係数を「０」とし、フ
ィルタＦ１の出力信号のみを出力させる。

【０００４】そして、音響的効果を時間的に変化させる
場合には、フィルタＦ２のフィルタ演算用係数を新たな
値に変更した後、乗算器Ｋ１の乗算係数を「１」から徐
々に減少させながら、乗算器Ｋ２の乗算係数を「０」か
ら徐々に増大させ、乗算器Ｋ１の乗算係数が「０」、一
方、乗算器Ｋ２の乗算係数が「１」となるようにする。
このようなクロスフェードを行うことにより、入力信号
に付与される音響的効果が、フィルタＦ１に対応したも
のからフィルタＦ２に対応したものへ徐々に変化するこ
とになる。

【０００５】また、大量の係数を演算する例としては、
所定周期毎に１ワードずつ到来するデジタル信号を順次
記憶し、当該時点に至るまでの所定期間内に記憶された
各デジタル信号の畳み込み演算を行うＤＳＰ(デジタル
信号処理回路)が知られている。更に詳述すると、これ
らのＤＳＰは、各サンプリング周期毎に新たなサンプル
（デジタル信号）を取り込み、それまでに取り込んだ過
去ｎ個分のサンプル「Ｘm 〜Ｘm-n+1 」とこれに対応す
る畳み込み演算用乗算係数「Ｃ1〜Ｃn 」とを使用し
て、下式（１）に示す畳み込み演算を行う。

【数１】 ここで、Ｙ_m は、該ＤＳＰから出力される畳み込み演算
結果である。この種のＤＳＰは、デジタル信号に対する
フィルタ処理、残響付与処理等、多彩な信号処理に用い
られる。

【０００６】さて、ＤＳＰにより種々の音響効果付与の
ための演算処理が実行されている際、入力デジタル信号
に付与する音響効果を変更するためには、上記演算用係
数を変更する必要がある。しかしながら、係数をいきな
り別の値に変更すると、ＤＳＰの出力信号が急激に変化
して、耳障りな雑音が発生することがある。このような
不都合が生じないようにするため、ＤＳＰに保持された
演算係数を逐次新たな係数に変更していく処理が必要と
なるが、係る処理は、従来、ＣＰＵ等の外部制御部が負
担していた。

【０００７】

【発明が解決しようとする課題】ところで、上述した外
部制御部、例えばＣＰＵにより逐次係数を変更する方法
によれば、ＣＰＵが何度も係数をＤＳＰに書き込まねば
ならない。通常、ＣＰＵは、ＤＳＰが組み込まれた機器
において多様な処理を負担しているため、このような係
数書き込み処理に多くの時間をとられるのは好ましいこ
とではない。

【０００８】また、クロスフェードのような場合、畳み
込み演算に比べればフィルタの係数設定を頻繁に行う必
要が少ないため、係数設定に要するＣＰＵの負担の増大
はさほどではない。しかし、例えば、多様な音響効果を
演出するために音響効果を徐々に変化させている途中で
更に音響効果特性を別の特性へ変更させたりすると、や
はり出力信号に雑音が生じ易く、改善の余地がある。

【０００９】この発明は、上述した事情に鑑みてなされ
たものであり、デジタル信号処理回路を制御する制御系
の負担を増大させることなく、また、違和感なく確実
に、入力信号に付与する音響効果を時間的に変化させる
ことが可能なデジタル信号処理回路を提供することを目
的としている。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明にあっては、順次入力される入
力データに係数データを演算して出力するデジタル信号
処理回路において、前記係数データを記憶する係数デー
タ記憶手段と、前記係数データに対応した新たな係数デ
ータを受け取って記憶する変更データ記憶手段と、前記
係数データ記憶手段に記憶された前記係数データを、前
記変更データ記憶手段に記憶された新たな係数データに
近付ける補間処理を逐次実行する内部補間手段とを具備
することを特徴とする。

【００１１】また、請求項２記載の発明にあっては、順
次入力される入力データに係数データを演算して出力す
るデジタル信号処理回路において、前記係数データを記
憶する係数データ記憶手段と、前記係数データに対応し
た新たな係数データを受け取って記憶する変更データ記
憶手段と、前記係数データ記憶手段に記憶されていた元
の係数データと変更データ記憶手段に記憶された新たな
係数データとの差に対応する差分データを算出して記憶
する差分データ記憶手段と、前記差分データ記憶手段に
記憶された差分データに基づき前記係数データ記憶手段
に記憶された係数データに対して所定回数の補間処理を
行い、前記係数データ記憶手段に記憶された元の係数デ
ータが前記変更データ記憶手段に記憶された新たな係数
データに逐次近付いていくように前記係数データ記憶手
段に記憶された前記係数データを逐次書き換える内部補
間手段とを具備することを特徴とする。

【００１２】また、請求項３記載の発明にあっては、順
次入力される入力データに係数データを演算して出力す
るデジタル信号処理回路において、前記係数データを記
憶する係数データ記憶手段と、前記係数データに対応し
た新たな係数データを受け取って記憶する変更データ記
憶手段と、前記係数データ記憶手段に記憶されていた元
の係数データと変更データ記憶手段に記憶された新たな
係数データとの差に対応する差分データを算出して記憶
する差分データ記憶手段と、前記差分データ記憶手段に
記憶された差分データに基づき前記係数データ記憶手段
に記憶された係数データに対して所定回数の補間処理を
行い、前記係数データ記憶手段に記憶された元の係数デ
ータが前記変更データ記憶手段に記憶された新たな係数
データに逐次近付いていくように前記係数データ記憶手
段に記憶された前記係数データを逐次書き換える内部補
間手段と、前記内部補間手段による補間終了後に、前記
係数データ記憶手段に記憶された前記係数データの値を
前記変更データ記憶手段に記憶された新たな係数データ
の値に書き換える複写手段とを具備することを特徴とす
る。

【００１３】

【作用】上述した請求項１の発明によれば、外部制御系
から新たな係数データを受け取るだけで、すなわち変更
データ記憶手段に新たなデータを書き込む操作のみによ
り、デジタル信号処理回路で演算に使用する係数を時間
的に緩やかに変化させながら新たな係数へと自動的に移
行させることができる。また、上述した請求項２の発明
によれば、元の係数データと新たな係数データとの差に
対応する差分データを算出して記憶し、この差分データ
に基づき係数データ記憶手段に記憶された係数データに
対し補間処理を行うようにしたので、補間処理中に再度
新たな係数データの値を変更することが可能になる。ま
た、上述した請求項３の発明によれば、補間終了後に、
係数データ記憶手段の係数データの値を変更データ記憶
手段に記憶された新たな係数データの値そのものに書き
換えるため、演算誤差が存在しても確実に新たな係数デ
ータへの移行を完了させることができる。

【００１４】

【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。 §１．第１の実施例 Ａ：実施例の構成 図１は、本発明の一実施例であるＤＳＰの構成を示すブ
ロック図である。図１において、符号ＤＲは、外部から
入力されるデジタル信号列を記憶するＲＡＭ（ランダム
・アクセス・メモリ）型のデータメモリ（バッファ）で
ある。このＤＳＰにおいては、サンプリング周期が切り
換わる毎に図示しないアドレスカウンタがインクリメン
トされ、データメモリＤＲにおけるアドレスカウンタの
カウント値Ｎによって指定されるアドレスに当該サンプ
リング周期の入力デジタル信号が書き込まれる。図１に
は、あるサンプリング周期における、過去ｎ個分のデジ
タル信号「Ｘm〜Ｘm-n+1 」が図示されている。また、
同図において、ｄａ1 〜ｄａn は、これらのデジタル信
号Ｘm 〜Ｘm-n+1 が実際に記憶されている記憶領域のア
ドレスである。

【００１５】次に、符号ＣＲは、同様にｎ個の記憶領域
を有するＲＡＭ（ランダム・アクセス・メモリ）型の係
数メモリであり、各記憶領域はそれぞれアドレスｃａ1
〜ｃａn が割り当てられている。これらの各記憶領域に
は、種々の演算において上記デジタル信号に演算される
演算係数Ｃ1〜Ｃn が記憶される。

【００１６】この実施例では、係数メモリＣＲに記憶さ
れている演算係数Ｃ1〜Ｃn のうち、変更対象として指
定された一つの係数を新たな係数Ｃnew に変更すること
ができるようになっており、この新たな係数はレジスタ
Ｒ１に外部から書き込まれる。ここでは、新係数Ｃnew
のレジスタＲ１への格納は、図示しない外部ＣＰＵによ
り行われる。

【００１７】また、符号Ｒ２は、上記変更対象の係数を
新係数（Ｃnew）に近付ける補間処理に使用するデータ
を記憶するレジスタである。すなわち、本実施例におい
ては、仮に係数Ｃ2 が変更対象係数として指定されたと
すると、 Ｃd ＝ Ｃnew −Ｃ2 ……（２） なる演算を実行し、この演算結果を繰り返し使用するこ
とにより、変更対象たる係数を新係数Ｃnew へ近付ける
補間処理を行う。レジスタＲ２には、上記式（２）の演
算結果Ｃd が格納される。

【００１８】次に、符号ＭＸは、乗算・加算等種々の演
算に使用される演算器である。符号ＩＮＴは補間演算部
であり、加算器、乗算器等の演算器から構成されてお
り、上記（２）式および後述する補間演算式に従った演
算を行う。符号ＣＮＴは制御部であり、図示しない記憶
手段に記憶されたマイクロプログラムを実行することに
より、各部に制御信号を送出して畳み込み演算および係
数補間動作を実行させる。また、上述した変更対象とな
る係数は、このマイクロプログラムによって指定するこ
とができる。なお、補間演算部ＩＮＴ、制御部ＣＮＴ
は、このＤＳＰの内部に固有のハードウエアまたはソフ
トウエアとして構成されており、外部制御系とは独立し
て動作できるようになっている。

【００１９】Ｂ：実施例の動作 上記のような構成において、演算動作は例えば以下のよ
うに行われる。まず、各サンプリング周期において、デ
ータメモリＤＲの当該サンプリング周期に対応するアド
レス（図１においてはｄａ1 〜ｄａn ）が制御部ＣＮＴ
により順次指定され、また、係数メモリＣＲのいずれか
所定のアドレスｃａ1 〜ｃａnが制御部ＣＮＴにより指
定され、演算器ＭＸによって順次演算され出力されてい
く。

【００２０】このような演算が実行されている最中に、
係数Ｃ2 に対する新係数Ｃnew が外部ＣＰＵによりレジ
スタＲ１に書き込まれ、制御部ＣＮＴにトリガ信号Ｔｒ
が供給されたとする。これにより、制御部ＣＮＴから制
御信号が送出され、補間演算部ＩＮＴにより以下の動作
が行われる。

【００２１】まず、係数メモリＣＲの補間対象係数が書
き込まれているアドレス、例えば、アドレスｃａ2 の記
憶領域に書き込まれている係数Ｃ2 と、レジスタＲ１に
書き込まれている新係数Ｃnew とに対して上式（２）の
演算が行われる。そして、演算結果Ｃd がレジスタＲ２
に格納される。

【００２２】そして、係数Ｃ2 に対して、 Ｃ2’＝Ｃ2 ＋ Ｃd・１／Ｎ ……（３） なる演算が行われ、新たな係数Ｃ2’が求められる。こ
こで、値Ｎは補間ステップ数、すなわち補間回数を示す
値であり、あらかじめ設定されている。

【００２３】そして、この新たな係数Ｃ2’が、元の係
数Ｃ2 に代わる係数として、係数メモリＣＲのアドレス
ｃａ2 の記憶領域に書き込まれる。そして、次のサンプ
リング周期に切り換わると、係数Ｃ2 の内容が更新され
た係数を使用して演算が行われる。以後、演算のサンプ
リング周期中に１回、あるいは、所定回のサンプリング
周期中に１回ずつ、合計してＮ回になるまで、補間演算
部ＩＮＴを介して（３）式と同様の計算が行われ、係数
メモリＣＲのアドレスｃａ2 の記憶領域にある係数Ｃ2
が順次更新される。

【００２４】このような補間処理を繰り返すと、係数Ｃ
2 の値は最終的に新係数Ｃnew に一致するはずである。
しかし、実際には、（３）式における除算項等により、
演算誤差が生じる可能性がある。そのため、制御部ＣＮ
Ｔは、上記Ｎ回の補間動作が終了した段階において、改
めて新係数Ｃnew をアドレスｃａ2 の記憶領域に書き込
む。これにより、変更前の係数Ｃ2 が書き込まれていた
アドレスｃａ2 の記憶領域の内容は、完全に新係数Ｃne
w と一致する。

【００２５】なお、この補間動作終了時における新係数
Ｃnew の係数メモリＣＲへの書き込み動作を行うか否か
については、外部から設定できるようになっている。例
えば、値Ｃd が（３）式における除算項の分母「Ｎ」に
よって割り切れることが明らかな場合には、この新係数
Ｃnew の書き込み動作を行わないように設定することが
できる。

【００２６】また、補間係数の書き込みが所定のＮ回に
至らない場合（すなわち補間処理途中）において、再
度、係数Ｃ2 に対応した新係数Ｃnew' がレジスタＲ１
に書き込まれ、制御部ＣＮＴにトリガ信号Ｔｒが供給さ
れたとする。この場合、制御部ＣＮＴは補間演算部ＩＮ
Ｔに再度制御信号を送出し、式（２）と同様の演算によ
り新たな値Ｃd' を算出させる。そして、算出値がレジ
スタＲ２に格納される。すなわち、この値Ｃd' は、補
間途中の係数Ｃ2 と、今回新たに書き込まれた新係数Ｃ
new' との差分に相当する値である。そして、上述した
補間動作と同様の処理が行われる。

【００２７】ただし、このように補間途中で新たな補間
が開始される場合、新係数Ｃnew がレジスタＲ１に書き
込まれてからトリガ信号Ｔｒが供給されるまでのわずか
な間に、補間処理が終了してしまう可能性がある。ここ
で、補間動作終了時における新係数Ｃnew の書き込み動
作が設定されているとすると、新係数Ｃnew ではなく新
係数Ｃnew' の値がいきなりアドレスｃａ2の記憶領域へ
書き込まれてしまう。すなわち、初めに書き込まれた新
係数Ｃnewと今回の新係数Ｃnew' との差にもよるが、こ
の一回の書き込み動作により、係数Ｃ2 の値がかなり急
激に変化してしまうおそれがある。

【００２８】これを避けるためには、補間途中で新たな
補間を開始する場合には、係数Ｃ2に対応する新係数Ｃn
ew がレジスタＲ１に書き込まれる直前は補間動作終了
時における新係数の係数メモリＣＲへの書き込み動作を
行わないように設定し、新たな補間が開始されてから、
補間動作終了時における新係数の係数メモリＣＲへの書
き込み動作を行うようにあらためて設定すれば良い。

【００２９】以上説明したように、外部ＣＰＵがレジス
タＲ１に新係数Ｃnew を書き込むのみにより、ＤＳＰ内
の補間処理によって演算係数が逐次新係数へと近付けら
れてゆくので、外部ＣＰＵに負担をかけずに音響効果を
時間的に変化させることができるという効果がある。

【００３０】＜変形例＞図２は、第１実施例の変形例で
あるＤＳＰの構成を示すブロック図であり、図１におけ
る各部と共通する部分には同一符号を付し、その説明を
省略する。図２において、符号Ｒ３は、レジスタＲ１と
同様に、係数メモリＣＲに記憶されている演算係数Ｃ1
〜Ｃn のうち、変更対象として指定された係数に対する
新たな係数Ｃnew2 が格納されるレジスタである。

【００３１】また、符号Ｒ４は、レジスタＲ１に対する
レジスタＲ２と同様に、レジスタＲ３に格納される新係
数Ｃnew2 と、これに対応する変更対象係数との差分値
Ｃd2が格納されるレジスタである。すなわち、これらの
各レジスタにより、一度に二の係数を新たな係数に変更
することが可能となっている。

【００３２】次に、制御部ＣＮＴ２は、レジスタＲ１，
Ｒ２に関しては、補間演算部ＩＮＴを介して、上述した
実施例１と同一の処理を行わせる。また、レジスタＲ
３，Ｒ４に関しては、もう一つの変更対象係数（図２に
おいては係数Ｃn-1）が指定された場合に、補間演算部
ＩＮＴを介して、該係数に対して同様の補間処理を行わ
せる。

【００３３】次に、この変形例によるＤＳＰの動作を説
明する。今、係数Ｃ2 に対する新係数Ｃnew および係数
Ｃn-1 に対する新係数Ｃnew2がそれぞれ外部ＣＰＵから
レジスタＲ１，Ｒ３に書き込まれ、トリガ信号Ｔｒが制
御部ＣＮＴ２に供給されたとする。これにより、制御部
ＣＮＴ２から制御信号が送出され、補間演算部ＩＮＴを
介して値Ｃd およびＣd2 が求められ、これらの値がレ
ジスタＲ２、Ｒ４にそれぞれ格納される。そして、係数
Ｃ2 およびＣn-1 に対して式（３）およびこれと同様の
演算が行われ、演算結果である係数Ｃ2’およびＣn-1’
が、係数メモリＣＲのアドレスｃａ2 およびｃａn-1 の
各記憶領域に書き込まれる。

【００３４】そして、次のサンプリング周期に切り換わ
ると、更新された係数Ｃ2 およびＣn-1 の内容を使用し
て演算が行われる。以後、演算のサンプリング周期中に
１回、あるいは、所定回のサンプリング周期中に１回ず
つ、合計してＮ回になるまで、補間演算部ＩＮＴを介し
て同様の演算が行われ、係数メモリＣＲのアドレスｃａ
2 およびｃａn-1 の記憶領域にある係数Ｃ2 およびＣn-
1 が順次更新される。

【００３５】そして、補間動作の実行回数が合計Ｎ回に
なると、第１実施例と同様に、補間動作終了時における
新係数の係数メモリへの書き込み動作が設定されている
場合は、その次のサンプリング周期において、係数メモ
リＣＲの上記各記憶領域に新係数Ｃnew ，Ｃnew2 がそ
れぞれ書き込まれ、補間処理が終了する。

【００３６】すなわち、この変形例においては、新係数
格納用のレジスタと、補間処理に使用するデータを格納
するレジスタとを二ずつ設けたことにより、二の係数の
補間による変更を同時に行い、これらの係数を時間的に
ゆるやかに変更させることが可能となった。なお、更に
多数のレジスタの組を設けて、より多数の係数に対して
同様の係数補間処理を行うことも可能である。これら複
数の係数補間処理は、それぞれ独立に制御することがで
きる。例えば、補間のタイミングは、独立にすることも
できるし、共通にすることもできる。その場合でも、補
間演算構成は、時分割利用等により共通化できる。

【００３７】また、別の変形例として、補間処理用に特
別にレジスタを設けることなく、係数メモリＣＲとして
記憶容量の大きなものを使用し、演算に使用する係数の
他、新係数および補間処理に使用するデータを格納する
ようにしても良い。その場合、これらデータ部分は通常
の演算には使用しないように設定しておくことは当然で
ある。また、差分データの算出記憶にあたり、式（２）
に代えて、 Ｃd ＝ （Ｃnew −Ｃ2）・α ……（２）’ を用いることもできる。αを「２のＮ乗」とすれば、式
（３）の演算はビットシフトだけで実現でき、回路構成
が簡略化される。

【００３８】§２．第２の実施例 Ａ：実施例の構成 図３は、本発明の別の実施例であるＤＳＰの構成を示す
ブロック図である。このＤＳＰは、畳み込み演算専用用
途としてＬＳＩ化されており、多数の係数からなる畳み
込み係数群全体を一括して他の係数群に変更することが
できると共に、係数補間を行うか否かを操作モードとし
て選択可能になっている。図３において、図１における
各部と対応する部分には同一の符号を付し、その説明を
省略する。

【００３９】図３において、符号ＣＲ２は、２ｎ個の記
憶領域を有するＲＡＭ型の係数メモリであり、各記憶領
域は、図に示す前半部分にアドレスｃａ1 〜ｃａn が、
また、後半部分にアドレスｃｆ1 〜ｃｆn が割り当てら
れている。

【００４０】次に、符号ＤＲ２は、２ｎ個の記憶領域を
有するＲＡＭ型のデータメモリであり、各記憶領域は、
同様に前半部分（図３においてはアドレスｄａ1 〜ｄａ
n ）および後半部分（図３においてはアドレス…，ｄｆ
1 〜ｄｆn ）により区別される。

【００４１】操作モードが係数補間を行う側（係数補間
モード）に設定されると、データメモリＤＲ２の前半部
分、すなわち、実施例１におけるデータメモリＤＲに対
応する部分は、外部から所定のサンプリング周期毎に１
ワードずつ取り込まれるデジタル信号の記憶領域として
使用される。ただし、この実施例では、畳み込み演算を
行うため、各サンプリング周期毎に、新たに書き込んだ
デジタル信号を含む過去ｎ個分のデジタル信号がデータ
メモリＤＲ２から読み込まれ、乗算器ＭＸ’に供給され
るようになっている。また、係数メモリＣＲ２の前半部
分、すなわち、実施例１における係数メモリＣＲに対応
する部分は、畳み込み演算用乗算係数Ｃ1 〜Ｃn の記憶
領域として使用される。

【００４２】一方、係数メモリＣＲ２の後半部分、すな
わち、アドレスｃｆ1 〜ｃｆn に対応する部分は、前半
部分に記憶されている畳み込み演算用乗算係数Ｃ1 〜Ｃ
n の各々に対応した新たな係数Ｃnew_1 〜Ｃnew_n の記
憶領域として使用される。また、データメモリＤＲ２の
後半部分、すなわち、アドレスｄｆ1 〜ｄｆn に対応す
る部分は、各畳み込み演算用乗算係数Ｃ1 〜Ｃn と新係
数Ｃnew_1 〜Ｃnew_n との差分「Ｃnew_1−Ｃ1，…，お
よびＣnew_n−Ｃn 」が格納される領域として使用され
る。

【００４３】これに対して、操作モードが係数補間を行
わない側（通常モード）に設定されると、データメモリ
ＤＲ２の後半部分は外部から取り込まれるデジタル信号
の拡張記憶領域に、また、係数メモリＣＲ２の後半部分
は畳み込み演算用係数の拡張記憶領域として使用され
る。すなわち、畳み込み演算用乗算係数は「Ｃ1 〜Ｃ2
n」の２ｎ個設定することが可能となり、２ｎ段の畳み
込み演算が可能となる。

【００４４】次に、符号ＡＤＳＢは加減算器であり、外
部から供給される制御信号に基づいて、加算または減算
動作のいずれかを行う。

【００４５】次に、ＳＥＬ１は、三の入力端（第０〜第
２）を有するセレクタであり、セレクト端子Ｓに供給さ
れるセレクト情報の値が「０」の時は第０入力端を選択
し、セレクト情報の値が「１」の時は第１入力端を選択
し、…というようにセレクト情報に基づいて選択した入
力端から入力された信号を出力端に出力する。また、Ｓ
ＥＬ２〜４は、それぞれ２の入力端（０〜１）を有する
セレクタであり、同様に、セレクト端子Ｓに供給される
セレクト情報によって指定される入力端から入力された
信号を出力端に出力する。

【００４６】セレクタＳＥＬ１および２の出力は、それ
ぞれ係数メモリＣＲ２およびデータメモリＤＲ２の指定
されたアドレスの記憶領域に格納される。また、セレク
タＳＥＬ３および４の出力は、それぞれ加減算器ＡＤＳ
Ｂに供給される。

【００４７】次に、符号ＣＮＴ３は制御部であり、上記
セレクタＳＥＬ１〜ＳＥＬ４に対するセレクト情報とし
ての制御信号ＴＭ1 〜ＴＭ4 、加減算器ＡＤＳＢに対す
る制御信号ＡＳ、および、その他各部に対する制御信号
を送出し、畳み込み演算および係数補間に係る動作を実
行させる。

【００４８】Ｂ：実施例の動作 次に、この実施例の動作を説明する。

【００４９】補間モードにおいて補間動作が行われて
いない時 このＤＳＰにおいて、操作モードが係数補間モードに設
定されると、１サンプリング周期の前半において係数補
間に係る動作が、また、同サンプリング周期の後半にお
いて畳み込み演算動作が行われる。ただし、係数補間モ
ードにあっても、補間動作をゆるやかに行いたいような
場合は、補間動作は毎サンプリング周期ではなく、複数
サンプリング周期中に１回という形となり、補間動作の
生じないサンプリング周期については、周期全てを畳み
込み演算に割り当てることができる。また、係数メモリ
ＣＲ２の後半部分、すなわち、アドレスｃｆ1 〜ｃｆn
に対応する部分に新係数Ｃnew_1 〜Ｃnew_nが書き込ま
れるまでの期間も、係数補間に係る動作は必要ない。

【００５０】畳み込み演算が行われる期間においては、
制御部ＣＮＴ３が制御信号ＴＭ3 ，ＴＭ4 としてそれぞ
れ「０」を送出し、セレクタＳＥＬ３およびＳＥＬ４
は、これらの制御信号により指定される第０入力端を選
択する。また、制御部ＣＮＴ３は、同様に加減算器ＡＤ
ＳＢに加算処理を指定する制御信号ＡＳを送出し、加減
算器ＡＤＳＢは加算処理側に設定される。そして、セレ
クタＳＥＬ３，ＳＥＬ４および、乗算器ＭＸ’と加減算
器ＡＤＳＢとを介して、畳み込み演算が実行される。

【００５１】また、実際に係数補間が行われていない期
間においては、制御部ＣＮＴ３は制御信号ＴＭ1 として
「１」を送出し、新係数Ｃnew_1 〜Ｃnew_n の入力に備
えてセレクタＳＥＬ１が第１入力端を選択するように制
御する。

【００５２】係数メモリへ新係数が書き込まれた時 次に、上記のように設定されたセレクタＳＥＬ１を介し
て、外部ＣＰＵにより、係数メモリＣＲ２のアドレスｃ
ｆ1 〜ｃｆn に対応する部分に新係数Ｃnew_1〜Ｃnew_n
が書き込まれ、補間開始を指示するトリガ信号Ｔｒが
制御部ＣＮＴ３に供給されたとする。これにより、次に
係数補間を行うべきサンプリング周期の前半において、
まず、制御部ＣＮＴ３が制御信号ＴＭ2 として「０」を
送出し、セレクタＳＥＬ２はこの制御信号により指定さ
れる第０入力端を選択する。そして、係数メモリＣＲ２
のアドレスｃａ1 〜ｃａn に対応する領域に書き込まれ
ている係数Ｃ1 〜Ｃn の値が、セレクタＳＥＬ２を介し
て、データメモリＤＲ２のアドレスｄｆ1 〜ｄｆn に対
応する領域に複写される。

【００５３】差分の算出および書き込み 次に、セレクタＳＥＬ２およびＳＥＬ３，ＳＥＬ４は、
制御部ＣＮＴ３から送出される制御信号ＴＭ2 〜ＴＭ4
により、それぞれ第１入力端が選択されるように切り換
えられる。また、加減算器ＡＤＳＢは、制御部ＣＮＴ３
から送出される制御信号ＡＳにより減算処理に指定され
る。そして、セレクタＳＥＬ３，ＳＥＬ４および加減算
器ＡＤＳＢを介して、係数Ｃ1 〜Ｃn と新係数Ｃnew_1
〜Ｃnew_n との差分「Ｃnew_1−Ｃ1，…，およびＣnew_
n−Ｃn 」が順次算出されるとともに、算出結果がセレ
クタＳＥＬ２を介して再びデータメモリＤＲ２のアドレ
スｄｆ1 〜ｄｆn の領域に書き込まれる。

【００５４】そして、このサンプリング周期の後半にな
ると、畳み込み演算の開始にあたり、セレクタＳＥＬ
３，ＳＥＬ４は、再び第０入力端に切り換えられる。ま
た、加減算器ＡＤＳＢについても、再び加算処理に切り
換えられる。そして、元のままの係数Ｃ1 〜Ｃn につい
て、当該サンプリング周期の畳み込み演算が行われる。

【００５５】第１回目の補間係数の算出と書き込み 次に、再び係数補間を行うべきサンプリング周期が開始
されると、セレクタＳＥＬ１については第０入力端が選
択されるように、また、セレクタＳＥＬ３およびＳＥＬ
４についてはそれぞれ第１入力端が選択されるように切
り換えられる。また、加減算器ＡＤＳＢは、加算処理に
設定される。

【００５６】そして、の処理によってデータメモリＤ
Ｒ２の後半部分に格納された差分「Ｃnew_1−Ｃ1，…，
およびＣnew_n−Ｃn 」について、各差分値が図示しな
いシフト演算器により「ｊ」ビット分シフトダウンされ
た値、すなわち、 Ｃdx ＝（Ｃnew_x−Ｃx）／２^j （ｊは整数） ……（４） x = 1〜n が順次セレクタＳＥＬ４に供給される。式（４）におい
て、値「２^j 」は補間回数に対応しており、整数値ｊは
あらかじめ設定されている。

【００５７】また、セレクタＳＥＬ３には、係数メモリ
ＣＲ２の前半部分に格納された係数Ｃ1 〜Ｃn が順次供
給される。そして、セレクタＳＥＬ３，ＳＥＬ４および
加減算器ＡＤＳＢを介して、 Ｃx’＝ Ｃx ＋ Ｃdx ……（５） x = 1〜n が順次算出されるとともに、算出結果が、セレクタＳＥ
Ｌ１を介して係数メモリＣＲ２のアドレスｃａ1 〜ｃａ
n に対応する領域に順次書き込まれる。これにより、畳
み込み演算係数Ｃ1 〜Ｃn は、それぞれ係数「Ｃ1’〜
Ｃn’」に書き換えられる。

【００５８】そして、このサンプリング周期の後半にな
ると、畳み込み演算の開始にあたり、セレクタＳＥＬ３
およびＳＥＬ４の入力端は、再び第０入力端側に切り換
えられる。そして、データメモリＤＲ２から逐次供給さ
れるデジタル信号列に対して上記係数Ｃ1’〜Ｃn’によ
る畳み込み演算が行われ、演算結果が出力される。

【００５９】補間処理の終了まで 以後、上記の動作が「２^j −１」回繰り返される。こ
れにより、係数メモリＣＲにおける各係数Ｃ1〜Ｃn
は、それぞれ式（５）における「Ｃdx」ずつ加算され、
新係数Ｃnew_1 〜Ｃnew_n の値に変更される。ここで、
実施例１と同様に、変更後の各係数値を完全に新係数Ｃ
new_1 〜Ｃnew_n と一致させるために、係数メモリＣＲ
２への新係数Ｃnew_1 〜Ｃnew_n への書き込み動作が行
われる。

【００６０】この動作にあたり、まず、次のサンプリン
グ周期の前半において、セレクタＳＥＬ１の入力端が第
２入力端側に切り換えられる。そして、係数メモリＣＲ
２の後半部分に書き込まれている新係数Ｃnew_1 〜Ｃne
w_n の値が、セレクタＳＥＬ１を介して、係数メモリＣ
Ｒ２の前半部分の対応する各記憶領域に複写される。な
お、第１実施例と同様に、この処理を行わないように設
定することもできる。

【００６１】また、補間処理の途中において、再度、係
数の変更を行いたい場合においても、第１実施例と同様
に、新たな新係数Ｃnew_1' 〜Ｃnew_n' を係数メモリＣ
Ｒ２のアドレスｃｆ1 〜ｃｆn の記憶領域に書き込み、
補間開始のトリガ信号Ｔｒを再度制御部ＣＮＴ３に供給
すればよい。

【００６２】以上説明したように、外部ＣＰＵが係数メ
モリＣＲ２に新係数Ｃnew_1 〜Ｃnew_n を書き込むのみ
により、ＤＳＰ内部の補間処理によって全ての畳み込み
演算係数が逐次新係数へと近付けられてゆくので、外部
ＣＰＵに負担をかけずに音響効果を時間的に変化させる
ことができるという効果がある。

【００６３】なお、この実施例においては、各補間係数
の算出にあたり、補間対象係数と新係数との差分をシフ
トすることで乗算器を使用しない方法をとっているが、
（４）式に代えて Ｃdx ＝（Ｃnew_x−Ｃx） × （１／Ｋ） （Ｋは整数） ……（６） x = 1〜n とし、乗算器ＭＸ’を使用して、また、補間ステップ数
を「２のｊ乗」相当のステップ数に限ることなく任意の
整数Ｋに設定できるようにしても良い。

【００６４】また、この実施例においては、上述のよう
に、係数補間を行わない通常モードにおいては演算係数
Ｃ1 〜Ｃ2n に対応した２ｎ段迄の畳み込み演算が行わ
れるが、これに代えて、係数メモリＣＲ２およびデータ
メモリＤＲ２の後半部分をそれぞれ別の畳み込み演算に
使用し、ｎ段の畳み込み演算を「２」チャンネル行う構
成とすることも可能である。

【００６５】＜変形例＞図３の構成に対して、第１実施
例と同様に補間演算部ＩＮＴを設けることにより、畳み
込み演算処理と並行して補間演算処理を行うことが可能
となる。この場合、各セレクタは不要となる。

【００６６】また、上述した各実施例においては、実際
の補間動作に先だち、補間対象の係数と新係数との差分
またはこれに対応する量があらかじめ算出されて、新係
数の格納領域とは異なる領域に記憶される。従って、補
間動作中に新係数が参照されないので、補間途中で別の
新係数に対する補間処理を開始することが容易に可能と
なり、多様な音響効果が演出できるという効果がある。
また、上述した各実施例においては、Ｎ回の補間動作に
おける各補間量が同一となるリニアな補間が行われてい
るが、これに限るものではなく、各補間量が均一でなく
なるような補間式に基づいて補間を行っても良い。

【００６７】

【発明の効果】以上説明したように、請求項１の発明に
よれば、外部制御系から新たな係数データを受け取るだ
けで、すなわち変更データ記憶手段に新たなデータを書
き込む操作のみにより、デジタル信号処理回路で演算に
使用する係数を時間的に緩やかに変化させながら新たな
係数へと自動的に移行させることができ、外部制御系の
負担を増大させることなく、入力信号に付与する音響効
果を時間的に変化させることが可能となる。また、請求
項２の発明によれば、元の係数データと新たな係数デー
タとの差に対応する差分データを算出して記憶し、この
差分データに基づき係数データ記憶手段に記憶された係
数データに対し補間処理を行うようにしたので、補間処
理中に再度新たな係数データの値を変更することが可能
になり、係数データの値を変更した場合にも出力信号の
急激な変化が少なく、耳障りなノイズ等が発生するおそ
れがない。また、請求項３の発明によれば、補間終了後
に、係数データ記憶手段の係数データの値を変更データ
記憶手段に記憶された新たな係数データの値そのものに
書き換えるため、演算誤差が存在しても確実に新たな係
数データへの移行を完了させることができる。

【図面の簡単な説明】

【図１】 この発明の一実施例によるデジタル信号処理
回路の構成を示すブロック図である。

【図２】 同実施例の変形例によるデジタル信号処理回
路の構成を示すブロック図である。

【図３】 この発明の別の実施例によるデジタル信号処
理回路の構成を示すブロック図である。

【図４】 従来のデジタル信号処理回路の構成例を示す
ブロック図である。

【符号の説明】

ＩＮＴ……補間演算部（内部補間手段）、ＣＮＴ……制
御部（内部補間手段）、ＣＲ……係数メモリ（係数デー
タ記憶手段）、Ｒ１、Ｒ３……レジスタ（変更データ記
憶手段）、Ｒ２、Ｒ４……レジスタ（差分データ記憶手
段）。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年７月２９日

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】また、請求項３記載の発明にあっては、順
次入力される入力データに係数データを演算して出力す
るデジタル信号処理回路において、前記係数データを記
憶する係数データ記憶手段と、前記係数データに対応し
た新たな係数データを受け取って記憶する変更データ記
憶手段と、前記係数データ記憶手段に記憶されていた元
の係数データと変更データ記憶手段に記憶された新たな
係数データとの差に対応する差分データを算出して記憶
する差分データ記憶手段と、前記差分データ記憶手段に
記憶された差分データに基づき前記係数データ記憶手段
に記憶された係数データに対して所定回数の補間処理を
行い、前記係数データ記憶手段に記憶された元の係数デ
ータが前記変更データ記憶手段に記憶された新たな係数
データに逐次近付いていくように前記係数データ記憶手
段に記憶された前記係数データを逐次書き換える内部補
間手段と、前記内部補間手段による補間終了後に、前記
係数データ記憶手段に記憶された前記係数データの値を
前記変更データ記憶手段に記憶された新たな係数データ
の値に書き換える複写手段とを具備することを特徴とす
る。また、請求項４記載の発明にあっては、上記請求項
１乃至請求項３に記載の発明において、デジタル信号処
理回路が、畳み込み演算専用に構成されたものであっ
て、各サンプリング周期毎に新たに書き込んだデジタル
信号を含む過去ｎ個分のデータサンプルを記憶する入力
データ記憶手段と、これらデータメモリの各データにそ
れぞれ乗算するための畳み込み演算用乗算係数を記憶す
る係数データ記憶手段と、各サンプリング周期毎に入力
データ記憶手段の各データに係数データ記憶手段の各係
数を乗算する乗算手段と、この乗算手段の乗算結果を順
次加算し各サンプリング周期の間に積算された出力各サ
ンプリング周期毎の畳み込み演算出力として出力する加
算手段とからなり、もって多数の係数からなるこれら畳
み込み乗算用係数群を一括して他の値を有する係数群に
変更できるように構成されていることを特徴とする。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】

【作用】上述した請求項１の発明によれば、外部制御系
から新たな係数データを受け取るだけで、すなわち変更
データ記憶手段に新たなデータを書き込む操作のみによ
り、デジタル信号処理回路で演算に使用する係数を時間
的に緩やかに変化させながら新たな係数へと自動的に移
行させることができる。また、上述した請求項２の発明
によれば、元の係数データと新たな係数データとの差に
対応する差分データを算出して記憶し、この差分データ
に基づき係数データ記憶手段に記憶された係数データに
対し補間処理を行うようにしたので、補間処理中に再度
新たな係数データの値を変更することが可能になる。ま
た、上述した請求項３の発明によれば、補間終了後に、
係数データ記憶手段の係数データの値を変更データ記憶
手段に記憶された新たな係数データの値そのものに書き
換えるため、演算誤差が存在しても確実に新たな係数デ
ータへの移行を完了させることができる。また、上述し
た請求項４の発明によれば、畳み込み演算専用に構成さ
れたデジタル信号処理回路における畳み込み乗算用係数
群のような大量の係数群であってもこれらを容易に他の
値を有する係数群に変更することができる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００６７

【補正方法】変更

【補正内容】

【００６７】

【発明の効果】以上説明したように、請求項１の発明に
よれば、外部制御系から新たな係数データを受け取るだ
けで、すなわち変更データ記憶手段に新たなデータを書
き込む操作のみにより、デジタル信号処理回路で演算に
使用する係数を時間的に緩やかに変化させながら新たな
係数へと自動的に移行させることができ、外部制御系の
負担を増大させることなく、入力信号に付与する音響効
果を時間的に変化させることが可能になる。また、請求
項２の発明によれば、元の係数データと新たな係数デー
タとの差に対応する差分データを算出して記憶し、この
差分データに基づき係数データ記憶手段に記憶された係
数データに対し補間処理を行うようにしたので、補間処
理中に再度新たな係数データの値を変更することが可能
になり、係数データの値を変更した場合にも出力信号の
急激な変化が少なく、耳障りなノイズ等が発生するおそ
れがない。また、請求項３の発明によれば、補間終了後
に、係数データ記憶手段の係数データの値を変更データ
記憶手段に記憶された新たな係数データの値そのものに
書き換えるため、演算誤差が存在しても確実に新たな係
数データへの移行を完了させることができる。また、請
求項４の発明によれば、畳み込み演算専用に構成された
デジタル信号処理回路における畳み込み乗算用係数群の
ような大量の係数群であってもこれらを容易に他の値を
有する係数群に変更することができる。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 順次入力される入力データに係数データ
   を演算して出力するデジタル信号処理回路において、 前記係数データを記憶する係数データ記憶手段と、 前記係数データに対応した新たな係数データを受け取っ
   て記憶する変更データ記憶手段と、 前記係数データ記憶手段に記憶された前記係数データ
   を、前記変更データ記憶手段に記憶された新たな係数デ
   ータに近付ける補間処理を逐次実行する内部補間手段と
   を具備することを特徴とするデジタル信号処理回路。
2. 【請求項２】 順次入力される入力データに係数データ
   を演算して出力するデジタル信号処理回路において、 前記係数データを記憶する係数データ記憶手段と、 前記係数データに対応した新たな係数データを受け取っ
   て記憶する変更データ記憶手段と、 前記係数データ記憶手段に記憶されていた元の係数デー
   タと変更データ記憶手段に記憶された新たな係数データ
   との差に対応する差分データを算出して記憶する差分デ
   ータ記憶手段と、 前記差分データ記憶手段に記憶された差分データに基づ
   き前記係数データ記憶手段に記憶された係数データに対
   して所定回数の補間処理を行い、前記係数データ記憶手
   段に記憶された元の係数データが前記変更データ記憶手
   段に記憶された新たな係数データに逐次近付いていくよ
   うに前記係数データ記憶手段に記憶された前記係数デー
   タを逐次書き換える内部補間手段とを具備することを特
   徴とするデジタル信号処理回路。
3. 【請求項３】 順次入力される入力データに係数データ
   を演算して出力するデジタル信号処理回路において、 前記係数データを記憶する係数データ記憶手段と、 前記係数データに対応した新たな係数データを受け取っ
   て記憶する変更データ記憶手段と、 前記係数データ記憶手段に記憶されていた元の係数デー
   タと変更データ記憶手段に記憶された新たな係数データ
   との差に対応する差分データを算出して記憶する差分デ
   ータ記憶手段と、 前記差分データ記憶手段に記憶された差分データに基づ
   き前記係数データ記憶手段に記憶された係数データに対
   して所定回数の補間処理を行い、前記係数データ記憶手
   段に記憶された元の係数データが前記変更データ記憶手
   段に記憶された新たな係数データに逐次近付いていくよ
   うに前記係数データ記憶手段に記憶された前記係数デー
   タを逐次書き換える内部補間手段と、 前記内部補間手段による補間終了後に、前記係数データ
   記憶手段に記憶された前記係数データの値を前記変更デ
   ータ記憶手段に記憶された新たな係数データの値に書き
   換える複写手段とを具備することを特徴とするデジタル
   信号処理回路。