JPH07117498B2 - 検査システム - Google Patents

検査システム

Info

Publication number
JPH07117498B2
JPH07117498B2 JP4325491A JP32549192A JPH07117498B2 JP H07117498 B2 JPH07117498 B2 JP H07117498B2 JP 4325491 A JP4325491 A JP 4325491A JP 32549192 A JP32549192 A JP 32549192A JP H07117498 B2 JPH07117498 B2 JP H07117498B2
Authority
JP
Japan
Prior art keywords
image
defect
rasterized
inspection
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4325491A
Other languages
English (en)
Other versions
JPH05256796A (ja
Inventor
ドナルド・チャールズ・フォースランド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05256796A publication Critical patent/JPH05256796A/ja
Publication of JPH07117498B2 publication Critical patent/JPH07117498B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20036—Morphological image processing
    • G06T2207/20044—Skeletonization; Medial axis transform
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に製造工程用の高速
検査システムに関し、さらに具体的には精密製造品の保
全性を確保することのできる検査システムに関する。本
発明は、プリント回路板（ＰＣＢ）や回路カードなどの
部品の検査に特に有用である。
【０００２】
【従来の技術】検査機械の構成は、基本的に設計規則型
のものと、基準ベース型のものと、設計規則型と基準ベ
ース型の混合型のものの、３種の範疇に分類される。
【０００３】設計規則型検査機械は、変換された光学的
イメージのみに基づいて動作し、検査対象部品の設計規
則に従って測定を行う。こうした設計規則としては、最
小の導体幅及び空間幅などがあり、検査イメージに関し
て適用される。
【０００４】基準ベース型検査機械は、変換された光学
的イメージと、何らかの形の記憶された理想的イメージ
の両方に基づいて動作する。動作には両方のイメージを
位置合せ（重ね合せ）することが必要である。基準イメ
ージが検査イメージと比較され、あるいはその処理を制
御する。
【０００５】イメージの実時間処理には、ハードウェア
の形の十分な処理能力が必要であり、それは、イメージ
が第１段に到着したとき簡単に操作され、部分イメージ
結果が次の処理段に渡されるように、配分される。実施
されるイメージ処理の量は、カスケード式処理段のパイ
プライン長さに依存する。
【０００６】イメージ処理装置は、同一の処理装置が次
々に元のイメージ及び生成されるイメージを完了まで操
作していく場合、非パイプライン式であると記述するこ
とができる。この種の処理装置としては、２次元アレイ
処理装置、並列な数組の１次元イメージ・マイクロプロ
セッサ、及び比較的簡単なテンプレート突合せ・測定動
作が含まれる。
【０００７】１つの形式の基準ベース型検査システム
は、イメージを処理し、発見されたフィーチャ（特徴要
素）のリストを形成する。これらのフィーチャは、導体
の一区間、導体端部、導体屈曲部などである。基準イメ
ージも同様に処理して、同様のリストを形成することが
できる。次にこの２つのリストを比較する。フィーチャ
生成及びフィーチャ比較には２つの形がある。第１のも
のは、基準イメージをそのイメージと位置合せし、両方
のイメージを生成直後に比較するというものである。第
２のものは、基準イメージを一度フィーチャに変換し、
それらのフィーチャを毎回そのイメージから形成された
検査フィーチャと位置合せし比較するものである。
【０００８】テンプレート突合せは、基準ベース・シス
テム及び設計規則システムにおける動作タイプを記述す
る。設計規則システムでは、固定２次元テンプレートを
使って、導体などの最小フィーチャ寸法を測定する。欠
陥を表現するには、結果の追加処理が必要である。基準
ベース型処理では、テンプレートは導体屈曲部などイメ
ージと比較すべき基準イメージによって呼び込まれる固
定の最小寸法テンプレートとすることができる。また、
基準イメージの最小形状との直接比較をすることもでき
る。
【０００９】形態的処理は、重要なトポロジ（表面形
態）情報を抽出する目的で、検査イメージ及び基準イメ
ージを次々に修正していくものである。これは、情報抽
出には多数のイメージ変換が必要なので、テンプレート
突合せよりも複雑である。しかしそれでも、イメージ解
決策の範囲は、形態的処理の設計者またはプログラマの
創造力によってだけ制限される。
【００１０】
【発明が解決しようとする課題】本発明の一目的は、少
なくとも従来技術のシステムの部品操作速度と等しく、
解像度が２倍となる、製造検査システムを提供すること
にある。
【００１１】本発明の他の目的は、基準解像度が検査イ
メージの解像度に等しい、高精度な基準ベース検査シス
テムを提供することにある。
【００１２】同等のシステムより５０倍高速で、特定の
製造要件に合わせたパラメータのプログラミングが可能
な、形態的イメージ処理を利用した検査システムを提供
することにある。
【００１３】
【課題を解決するための手段】本発明の製品について欠
陥を自動的に検査する、検査システムは、 （イ）検査対象製品のラスタ化基準イメージを検査解像
度で記憶するデータベース手段と、 （ロ）該データベース手段をアクセスして、ラスタ化基
準イメージ・データ・ストリームを生成する手段と、 （ハ）検査対象製品を走査して、ラスタ化検査イメージ
・データ・ストリームを生成する手段と、 （ニ）上記ラスタ化基準イメージ・データ・ストリーム
生成手段及び上記ラスタ化検査イメージ・データ・スト
リーム生成手段に接続され、上記ラスタ化基準イメージ
・データ・ストリーム及び上記ラスタ化検査イメージ・
データ・ストリームを位置合わせする手段と、 （ホ）該位置合わせ手段から上記位置合わせされた上記
ラスタ化基準イメージ・データ・ストリーム及び上記ラ
スタ化検査イメージ・データ・ストリームを受け取り、
上記欠陥を検出する手段と、 （ヘ）検出された欠陥を記憶するメモリ手段の入力及び
上記欠陥検出手段の出力の間に接続され、上記欠陥検出
手段からの欠陥を上記メモリ手段に分類的に記憶する分
類手段とを有し、 上記（ホ）の欠陥検出手段は、上記位置合わせ手段及び
上記分類手段の間に並列に接続されてそして上記検査対
象製品に含まれる互いに異なる複数種類の欠陥をそれぞ
れ別個に検出する複数の欠陥検出チャネルを有し、上記
位置合わせされた上記ラスタ化基準イメージ・データ・
ストリーム及び上記ラスタ化検査イメージ・データ・ス
トリームは、上記複数の欠陥検出チャネルに並列に供給
され、該複数の欠陥検出チャネルのそれぞれは、欠陥検
出回路及び遅延回路を有し、上記複数の欠陥検出チャネ
ルのそれぞれの欠陥検出回路の欠陥検出時間は互いに異
なり、そして上記複数の欠陥検出チャネルからの出力が
上記分類手段に同期して到達するように、各欠陥検出チ
ャネルの上記遅延回路の遅延時間が選択されていること
を特徴とする。そして、上記ラスタ化基準イメージ・デ
ータ・ストリーム及び上記ラスタ化検査イメージ・デー
タ・ストリームを上記メモリ手段に記憶する手段を有
し、上記欠陥検出チャネルのそれぞれは、上記欠陥のイ
メージを生成し、そして上記ラスタ化基準イメージ及び
上記ラスタ化検査イメージが、上記欠陥のイメージと共
に上記メモリ手段に分類的に記憶されることを特徴とす
る。本発明に従う製品について欠陥を自動的に検査する
方法は、 （イ）検査対象製品のラスタ化基準イメージを検査解像
度で記憶するデータベース手段をアクセスして、ラスタ
化基準イメージ・データ・ストリームを生成するステッ
プと、 （ロ）検査対象製品を走査して、ラスタ化検査イメージ
・データ・ストリームを生成するステップと、 （ハ）上記ラスタ化基準イメージ・データ・ストリーム
及び上記ラスタ化検査イメージ・データ・ストリームを
位置合わせするステップと、 （ニ）該位置合わせされた上記ラスタ化基準イメージ・
データ・ストリーム及び上記ラスタ化検査イメージ・デ
ータ・ストリームを欠陥検出手段に与えて上記欠陥を検
出するステップと、 （ホ）検出された欠陥を記憶するメモリ手段に、上記欠
陥検出手段からの欠陥を分類的に記憶するステップとを
有し、 上記欠陥検出手段は、上記位置合わせステップで生成さ
れた上記ラスタ化基準イメージ・データ・ストリーム及
び上記ラスタ化検査イメージ・データ・ストリームを並
列的に受け取り、そして上記検査対象製品に含まれる互
いに異なる複数種類の欠陥をそれぞれ別個に検出する複
数の欠陥検出チャネルを有し、該複数の欠陥検出チャネ
ルのそれぞれは、欠陥検出回路及び遅延回路を有し、上
記複数の欠陥検出チャネルのそれぞれの欠陥検出回路の
欠陥検出時間は互いに異なり、そして上記複数の欠陥検
出チャネルからの出力が上記分類手段に同期して到達す
るように、各欠陥検出チャネルの上記遅延回路の遅延時
間が異なることを特徴とする。そして、上記ラスタ化基
準イメージ・データ・ストリーム及び上記ラスタ化検査
イメージ・データ・ストリームを上記メモリ手段に記憶
するステップを有し、上記欠陥検出チャネルのそれぞれ
は、上記欠陥のイメージを生成し、そして上記ラスタ化
基準イメージ及び上記ラスタ化検査イメージが、上記欠
陥のイメージと共に上記メモリ手段に分類的に記憶され
ることを特徴とする。
【００１４】代替実施例では、位置合せの後にグレイ・
スケール検査信号の閾値付けを行って、閾値付けを基準
データで制御できるようにする。このようにして、閾値
付けデータのいくつかのバージョンが、２進検査データ
としていくつかの欠陥検出チャネルにとって使用可能に
なる。同様に、いくつかのレベルの位置合せされた基準
データが、他の有用な目的でそれらのチャネルにとって
使用可能になる。
【００１５】本発明は、基準イメージとグレイ・スケー
ル検査イメージの間の異常を描出（レンダリング）する
際にフレキシビリティのあるシステムを提供する。この
システムは、基準イメージと検査イメージの解像度が同
じなので、イメージの解像度とは無関係に機能する。描
出される欠陥は製品設計者及びプロセス技術者の指定す
るそれに依存する。すなわち、検出されて描出される各
欠陥タイプが別々のチャネルで処理され、その出力が欠
陥メモリに入力するために選択できる。このようにして
異なるいくつかの製品タイプまたは部品を異なる指定で
検査することができる。各チャネルは、標準の高速の形
態的イメージ処理装置を含む標準のチャネル・ボードに
各接続をまとめてケーブルで差し込み、それらの多機能
装置をプログラミングすることによって作成される。こ
のチャネル手法の改良は、エンジニアリング・アルゴリ
ズム開発の目的で少なくとも１本のチャネルを提供する
ため、これらの装置及びボード間のソフトウェア・プロ
グラマブル相互接続を目標とする。
【００１６】
【実施例】従来技術の具体例 本発明の記述のための基礎知識として、まず従来技術に
よる検査システムのいくつかの具体例を記述し図示す
る。それらの具体例は図１ないし図６に示されている。
まず図１を参照すると、ＭＩＴＥ検査システムの構成図
が示されている。ＭＩＴＥシステムは、イメージ・フィ
ーチャのリストを生成する形態的処理システムであり、
このリストが基準イメージ・フィーチャの事前処理され
たリストと比較される。これらのフィーチャ・リストは
位置合せされている。
【００１７】さらに具体的には、製品データがデータベ
ース１０から取り出され、ポスト・プロセッサ・ソフト
ウェア１１にかけられて基準フィーチャ・リストを生成
し、それがＭＩＴＥデータベース１２に記憶される。シ
ステムによって検査される部品がカメラ１４で走査さ
れ、イメージ・データ・ストリームがセグメント化機能
１５によってセグメント化される。Ｍ．Ｊ．キンメル
（Kimmel）、Ｒ．Ｓ．ヤッフェ（Jaffe）、Ｊ．Ｒ．マ
ンドヴィユ（Mandeville）、Ｍ．Ａ．ラヴィン（Lavi
n）の論文"ＭＩＴＥ：Morphic Image Transform Engin
e, An Architecture forReconfigurable Pipelines of
Neighborhood Processors", IEEE Computer Society CA
PAIDM, 1985年11月18〜20日に所載の第１段ハードウェ
ア・プロセッサ１６は、セグメント化イメージ・データ
・ストリームを処理する。ＭＩＴＥデータベース１２か
らのフィーチャ・リストと第１段プロセッサの出力が、
ソフトウェアで実施される第２段プロセッサ１７に入力
される。第２段プロセッサ１７が、データベース１２か
らのフィーチャ・リストを第１段プロセッサ１６からの
処理済みセグメント化データ・ストリームと比較し、欠
陥を検出すると、検出された欠陥の領域で製品を再走査
するようにカメラ１４に指示する、カメラ再走査出力１
８を生成する。その結果、欠陥の表示１９が出る。
【００１８】ＯＲＢＯＴ ＳＹＳＴＥＭＳ社（イスラエ
ル、ヤヴネ）製のＯＲＢＯＴシステムは、導体幅の測定
を行い、イメージ・フィーチャのリストを作成する２段
プロセッサである。このリストは、事前処理されたリス
ト基準イメージ・フィーチャと比較される。ＭＩＴＥ検
査システムの場合と同様に、これらのフィーチャ・リス
トは位置合せされる。ＯＲＢＯＴシステムはＭＩＴＥシ
ステムに類似し、基準イメージ・フィーチャをそこから
検索するデータベースを含んでいる。その出力をポスト
プロセッサで処理して、フィーチャ・リストを作成し、
データベースに記憶する。システムによって検査される
部品がカメラで走査され、イメージ・データ・ストリー
ムがセグメント化される。第１段プロセッサがセグメン
ト化イメージ・データ・ストリームを処理し、結果を記
憶する。ＯＲＢＯＴデータベースからのフィーチャ・リ
ストと第１段プロセッサの出力が第２段プロセッサに入
力される。第２段プロセッサはデータベースからのフィ
ーチャ・リストを処理済みのセグメント化データ・スト
リームと比較し、欠陥を検出すると、検出された欠陥の
領域で製品を再走査するようにカメラに指示する、カメ
ラ再走査出力を生成する。その結果、欠陥の表示が出
る。次にこの表示を人間の操作員が見て、検出され表示
された欠陥について判断を下す。
【００１９】ＡＧＩＳシステムは、Ｌ−Ｓ．スー（Ｓ
ｕ）、Ｔ．Ｅ．ヴォール（Wohr）、Ｊ．Ｊ．レイボーン
（Leybourne）の論文"Automatic Pattern Inspection f
or Multilayer Ceramic Package", IEEE 0569-5503/89/
0616に記載されている。このシステムは、潜在的な欠陥
やきずを識別するために第１段でイメージと基準イメー
ジを位置合せしてテンプレート処理し、真の欠陥を検出
するためのこれらのきずを第２段プロセッサで処理す
る、２段プロセッサである。
【００２０】図２に示すように、ＡＧＩＳシステムは、
基準イメージ・フィーチャがそこから検索されるデータ
ベース３２を含んでいる。完全イメージ・データが、付
属の「どうでもよい」（ドント・ケア）イメージ・デー
タと共にポストプロセッサ・ソフトウェア３４によって
生成される。このデータが、圧縮されてＡＧＩＳデータ
ベース３５に記憶される。システムで検査される部品が
カメラ３６で走査され、イメージ・データ・ストリーム
がセグメント化機能３７によってセグメント化される。
ＡＧＩＳデータベース３５中のデータは、圧縮解除ハー
ドウェア３８によって圧縮解除され、セグメント化機能
３７からのセグメント化イメージ・データ・ストリーム
と共に電子式登録ハードウェア３９に供給される。電子
式レジストレーション・ハードウェア３９からの位置合
せ済みデータ・ストリームは、テンプレート突合せハー
ドウェア４０に入力される。ソフトウェアで実施される
第２段プロセッサ４１が、テンプレート突合せ済みデー
タ・ストリームの比較を行い、欠陥を表示装置４２に表
示する。
【００２１】米国特許第４０５６７１６号明細書は、図
３に示すフィーチャ生成・比較方式を開示している。図
３で、シフト・レジスタ４４に保持された微細解像度の
検査イメージが、１４×１４画素のウィンドウ４５とし
て出力され、シフト・レジスタ４６に保持され６×６画
素のウィンドウ４７として出力される粗解像度の基準イ
メージと位置合せされる。図４及び５に、それぞれウィ
ンドウ４５と４７の拡大図を示す。各イメージは、使用
可能な各テンプレート突合せ済みフィーチャについて論
理像を提供する、固定ワイア式組合せ論理テンプレート
・セット４８及び４９に印加される。テンプレート・セ
ット４８及び４９からの粗解像度及び微細解像度のフィ
ーチャが、まずＡＮＤゲート５０でＡＮＤされ、ＡＮＤ
ゲート５０の出力がＯＲゲート５１でＯＲされて、所望
のフィーチャが見つかったとの肯定を行う。このシステ
ムは、テンプレート突合せ操作の故に、固定した１組の
フィーチャの固定グリッドに基づいて動作する。基準イ
メージと検査イメージは機能的手段によって位置合せさ
れる。
【００２２】上記特許のシステムは、１組の検査可能な
固定したフィーチャと、これらのフィーチャをその上で
見つけなければならない固定ピッチのグリッドに限定さ
れている。ＭＩＴＥ検査システムの制限は、イメージ処
理の速度が遅いこと（５ＭＨｚ）、及びそのポスト・フ
ィーチャ基準比較方法が、高精度な基準ベース処理能力
を欠くことである。ＡＧＩＳシステムの制限は、「どう
でもよい」テンプレート突合せアルゴリズムが必要以上
の解像度を必要とすること、及び処理プロセッサの速度
が低いことである。ＯＲＢＯＴシステムの制限は、使用
可能な設計規則測定が限られていること、及びポスト・
フィーチャ基準の比較方法である。
【００２３】発明の記述 ここで図６を参照すると、本発明の第１の好ましい実施
例による進んだ製造検査システムの構成図が示されてい
る。図６で、製品設計データベース６０は、製品のコン
ピュータ支援設計（ＣＡＤ）データを保持している。こ
のデータは、ソフトウェアで実施されたポストプロセッ
サ６１で処理されて、製品のラスタ化基準イメージを検
査解像度で生成する。完全なイメージはシステム・デー
タベース６２に圧縮した形で記憶される。このデータの
圧縮は、Ｄ．Ｃ．フォースランド（Forslund）とＡ．
Ｓ．ガヌング（Ganoung）の論文"Data Compression Met
hod",IBM Technical Disclosure Bulletin,vol.30,No.1
1,1988年4月,pp.133〜138に記載のように実行すること
が好ましい。このラスタ化されたイメージはデータベー
ス６２からアクセスされ、ラスタ式に電子式レジストレ
ーション・サブシステム６６に供給される。
【００２４】レーザ・スキャナ、ビディコン、電荷結合
素子（ＣＣＤ）などのカメラ６４が、ラスタ化されたイ
メージ・データ・ストリームを生成し、それがセグメン
ト化回路６５に供給される。セグメント化回路６５は、
閾値で処理されたイメージ・データ・ストリームを生成
し、それが電子式レジストレーション・システム６６に
出力される。電子式レジストレーション・システム６６
は、システム・データベース６２からの基準データをセ
グメント化回路６５からの入力閾値付き製品検査データ
と位置合せする。本発明の検査イメージに対する基準イ
メージの位置合せについては、２つのラスタ生成イメー
ジの位置合せを開示した米国特許第５、２５７、３２５
号で論じられている。
【００２５】電子式レジストレーション・システム６６
からの位置合せされた基準データと検査データは、すべ
ての並列欠陥検出チャネル６７に送られる。分類ブロッ
ク６８が欠陥メモリ６９に記録したい所望のチャネルの
出力を選択する。
【００２６】図７に示す代替実施例では、カメラ６４か
らのラスタ化検査イメージが電子式レジストレーション
・システム６６に直接供給される。位置合せされた基準
イメージ信号は次に検査イメージ・グレイ・スケール信
号の閾値処理するためセグメント化回路６５'によって
使用される。こうして閾値処理されたデータの複数のバ
ージョンが２進検査データとしていくつかの欠陥検出チ
ャネル６７にとって使用可能になる。同様に、複数のレ
ベルの位置合せ済み基準イメージが、他の有用な目的の
ためにチャネルにとって使用可能になる。
【００２７】本発明では、隣接する多数のイメージ・ラ
スタを同時に処理することによって、検査のスピードが
得られる。好ましい実施例では１６のラスタでイメージ
を前進させるが、任意のラスタ・サイズでの前進が可能
である。
【００２８】図８ないし図１１は、ラスタ式に取得また
は提示されたイメージの全体的イメージ処理速度を増大
させる諸方法の違いを示す。星印（"*"）付きの画素を
中心とする３×３画素アレイは、星印付きの画素を取り
囲むイメージ・フィールド内の諸画素の近傍関係を示し
ている。図８で、イメージ・フィールドを横切って１組
近傍画素をラスタ式に走査し、結果を計算して後続フィ
ールド（図示せず）に入れる。所望のイメージ処理アル
ゴリズムを形成するために、カスケード式近傍プロセッ
サが必要であると仮定する。イメージがプロセッサに提
示される速度が、プロセッサが処理できる速度より大き
い場合は、イメージを分割しなければならず、より小さ
な部分がより低い速度で多数のカスケード式プロセッサ
に並列に提示されることになる。
【００２９】図９は、イメージが半分に分割され、２組
のプロセッサがそれぞれの半分に順次作用する状況を示
している。図示はしてないが、この２つのプロセッサに
よってイメージを２重区間境界で共有する（「オーバー
ラップ」と称する）方式が必要である。この種の並列関
係を過度に適用すると、その結果走査長さが減少して必
要とされる固定したアルゴリズム・オーバーラップ長さ
に近づくにつれて、リターンが減少することになる。た
とえば、米国特許第４１７４５１４号及び第４４８４３
４９号Ｓ．Ｒ．スターンバーグ（Sternberg）の論文"Pi
peline Architectures for Image Processing", Multic
omputers and Image Processing Algorithms and Progr
ams, Academic Press (1982), pp.291〜305にさらに詳
しく論じられている、多重イメージ・セグメント処理を
参照されたい。
【００３０】図１０は、同じラスタ中の２つの隣接する
画素の所望の結果を計算する形で、２つの近傍プロセッ
サをそれらの近傍と並列に組み合わせる状況を示してい
る。画素の対が元のイメージ速度のクロック速度の半分
の速度で並列プロセッサの対に到着しそこから離れる。
各完全イメージ走査ごとに１つずつラスタが前進する。
このトリプレットを使用する技法は、前掲の米国特許第
４０５６７１６号に開示されている機械で使用される。
【００３１】図１１は、本発明で使用する方法を示す。
プロセッサが、完全イメージ走査中に垂直に連続する隣
接画素の所望の結果を同時に計算する形で並列に組み合
わされる。この技法は、新しい境界オーバーラップの計
算が不要なので、並列関係のリターンが減少するという
問題はない。追加のプロセッサを隣接動作させ、イメー
ジ・ラスタ・ストリームを使用する並列量だけ前進させ
ることによって、追加の並列関係を達成することができ
る。同時に１６のラスタを生成することは、Ｍ．Ａ．カ
スパリアン（Casparian）とＤ．Ｃ．フォースランドの
論文"High Frequency Data Rate Transformer", IBM Te
chnical Disclosure Bulletin, vol.29,no.3,1986年8
月、pp.1159〜1161に記載されている。この多種ラスタ
・イメージ処理手段は、前掲のＳ．Ｒ．スターンバーグ
の論文に記載された手法とは異なる。
【００３２】図６及び７に戻ると、グレイ・スケールま
たは２進値の検査データは変化しないでレジストレーシ
ョン・サブシステム６６中を移動するが、基準データの
フレームは検査データと最もよく合致するように選択さ
れる。これによって、未知の検査データの欠陥検出チャ
ネル６７に対する忠実性が得られる。
【００３３】電子式レジストレーション・システム６６
中で検査イメージ・データが一時に１６のラスタに到着
するとき、位置合せ済み基準データと検査データが１６
のラスタを離れる。これらの位置合せされたラスタの組
は、スクロール・スタックに記憶される。このスクロー
ル・スタックは、分析される最大のイメージ・フィーチ
ャを収容するのに十分な深さである。
【００３４】検査システムは一般に、ある型式の製品に
典型的ないくつかの形の欠陥を検出する手段を備えてい
る。この種の高速システムの融通性を実証するため、プ
リント回路検査条件のいくつかの例を図１２にないし１
４に示す。図１２は、最小導体パターン幅の要件を示
し、図１３はランド・パターン間の最小間隔要件を示
し、図１４はランド終端点における最小無ボイド接触領
域の要件を示す。これらは例にすぎず、所与の任意の製
品が他の欠陥検出を必要とすることがあり得る。
【００３５】図１２に示した最小導体幅の例は、電流が
５画素以上のくびれ部を通って流れることを必要とす
る。寸法Ａ及びＢ＋Ｃの和が５画素以上でなければなら
ない。
【００３６】ランド・パターン間の最小間隔は、図１３
には寸法Ｄで示されており、この例ではやはり５画素で
ある。ランド間の潜在的に短絡するアイランドも５画素
だけ分離していなければならない。
【００３７】図１４では、ボンディングの目的で接点は
ＥＸＥの面積でなければならず、この例では無ボイドの
９×９画素である。この領域は、公称基準中心から４画
素以内にあるどの場所にあってもよい。
【００３８】これらの例の欠陥の描出を行う回路につい
ては下記で述べる。
【００３９】欠陥検出チャネル 図１５は、それぞれの欠陥タイプが別々のチャネル・パ
イプライン中で検出されることを示している。さらに具
体的に云うと、検査イメージ及び基準イメージのデータ
が電子式レジストレーション・システム６６に供給さ
れ、そこから位置合せ済みの検査イメージと基準イメー
ジのデータがそれぞれデータ・スクロール・バッファ７
０と７２に送られる。検査イメージ・スクロール・バッ
ファ７０及び基準イメージ・スクロール・バッファ７２
は、イメージ・データをそれぞれの欠陥検出チャネルに
進ませる幅広いラスタ路を提供する。図の例では、これ
らの欠陥検出チャネルとしては、短絡欠陥検出チャネル
７３、開路欠陥検出チャネル７４、パッド・ボイド欠陥
検出チャネル７５、及び特定の検査システムに必要な他
の欠陥検出チャネル７６が含まれる。さらに、検査イメ
ージ・スクロール・バッファ７０及び基準イメージ・ス
クロール・バッファ７２は、それぞれイメージ遅延回路
７７及び基準遅延回路７８に同じ前進するラスタ化イメ
ージ・データを供給する。
【００４０】検査イメージと基準イメージの２つのスト
リームが、欠陥検出チャネル中の形態的オペレータを通
過し、欠陥のイメージが各チャネルから出てくる。各チ
ャネルは形態的長さが異なるので、システム同期を維持
するため、欠陥検出チャネル７３〜７６の出力端にそれ
ぞれ適当な遅延回路８０〜８３が設けられている。した
がって、検査イメージ及び基準イメージは、各欠陥検出
チャネル７３〜７６からの欠陥イメージと共にスイッチ
８５に同時に到着し、欠陥メモリ８６に記録される。
【００４１】欠陥検出チャネルで使用される共通の形態
的構成要素は、米国特許第５、２３７、６２６号の主題
である汎用イメージ・モジュール（ＵＩＭ）である。Ｕ
ＩＭは４段の２４ラスタ幅のスイッチ可能な集積回路
（ＩＣ）であり、３つものイメージ入力を受け入れ、２
つものイメージ出力を供給することができる。これは、
骨組オペレータとして動作するとき、２つの近傍操作を
行う。そうでない場合は４つの単純近傍操作を行う。
【００４２】各ＵＩＭは、前部または上流区間及び後部
または下流区間として識別される対になった複数の区間
を含んでいる。上流区間は、データ・ソースからイメー
ジ・データ・ビットを受け取る。データ・ソースは別の
ＵＩＭでもよい。上流区間と下流区間はそれぞれ、イメ
ージ薄化、イメージ収縮、イメージ拡大、イメージ短
縮、エッジ検出、イメージ・トリミング、部分的イメー
ジ加算その他の関数を含めて複数の形態的関数のうちの
１つを選択的に実行することができる。上流区間はさら
に、一群のブール関数と、４５度の角度の画素をイメー
ジ走査方向に変更する特殊関数を実行することができ
る。下流区間は、さらに、遅延関数を実行することがで
きる。複数のＵＩＭは、通常アレイに構成され、イメー
ジに対して実行される諸関数のプログラマブルなシーケ
ンスに従って、イメージ画素が処理されるようになって
いる。ＵＩＭに関するさらに詳しい情報は、米国特許第
５、２３７、６２６号を参照されたい。
【００４３】図１６は、１つの１６ラスタ前進イメージ
が５つのＵＩＭ９１〜９５のカスケード式パイプライン
にどのように適用されるかを示している。単一の３×３
近傍処理が各段で単一の出力を生成するので、各段は各
出力ごとにもう２つの入力を必要とする。したがって、
各４段ＵＩＭは出力よりも８つ多い入力を必要とする。
１６ラスタ・イメージの下部８ラスタは、８ラスタ遅延
線によって遅延され、（８ラスタ遅延線の各ブロックを
ブロック９６〜１００で表す）中心合せされた１６ラス
タ出力変形イメージを生成するＵＩＭへの、２４ラスタ
入力の上部ラスタを供給する。これは、ＵＩＭを接続す
る１つの方法である。
【００４４】ＵＩＭ接続の第２の方法はピラミッド方式
と呼ぶもので、図１７に示されている。１０個のＵＩＭ
１０１〜１１０を垂直に組み合わせてスティッチするこ
とができ、したがって図１７に示すようにカスケード式
に接続された各ＵＩＭに必要な８ラスタ・イメージ遅延
線をなくし、あるいは上流側に置くことができる。その
結果得られる４０ラスタ・イメージ遅延線１１１のブロ
ックは、ＵＩＭ１０１、１０２、１０３の垂直スタック
の上流側に置かれる。このように上流側に置かれた遅延
線は、図１５の検査スクロール・バッファ及び基準スク
ロール・バッファが冗長となり、完全になくすことがで
きる。
【００４５】両方の接続方法がチャネル間で同時に可能
である。ＵＩＭは図１６に示すように１６ラスタ方式で
あるいは図１７に示すようにピラミッド方式で接続され
ているにもかかわらず、形態的欠陥検出アルゴリズムを
より簡単な形で表すことが可能である。このチャネル実
施手法は必ずしもＵＩＭのみの使用に限られてはいな
い。テンプレート突合せ、測定、及び類似の機能を最適
に実施する他の回路を、ＵＩＭ ＡＳＩＣフットプリン
トまたは他の互換モードでチャネル内で使用することが
できる。
【００４６】短絡検出 より簡単な形の一例が図１８に示されている。図１８は
短絡欠陥を検出する回路を示している。図１８には遅延
回路は示されていない。入力イメージは幅１６ラスタま
たはそれ以上でよいが、論理ブロック１１２への単一入
力として示してある。論理ブロックはイメージの拡大を
提供する。この例では拡大の数は２である。２倍に拡大
されたイメージは次にＯＲゲート１１３によってフィー
チャ骨組とＯＲされる。ＯＲゲート１１３の出力は論理
ブロック１１４に入力され、そこでイメージが１／１２
に収縮される。論理ブロック１１４はまたフィーチャ骨
組を受け取り、ＯＲゲート１１５とＡＮＤゲート１１６
に出力を供給する。フィーチャ骨組及び空間骨組は、入
力基準イメージの形態的処理によって、あるいは基準イ
メージと位置合せされた付随して記憶されたイメージと
して、以前に生成済みである。
【００４７】ＡＮＤゲート１１６はまた、入力として空
間骨組を受け取り、論理ブロック１１７に出力を供給す
る。ＯＲゲート１１５はまた入力としてイメージを受け
取り、ＡＮＤゲート１１８に出力を供給する。ＡＮＤゲ
ート１１８はまた空間入力を受け取り、論理ブロック１
１７に出力を供給する。論理ブロック１１７は得られた
イメージを１２倍に成長させ、ＡＮＤゲート１１９に出
力を供給する。ＡＮＤゲート１１９はまた入力としてイ
メージを受け取る。ＡＮＤゲート１１９の出力は、検出
された欠陥のイメージである。
【００４８】ブロック１１２、１１４、１１７はそれぞ
れＵＩＭから構成される。４段の単純関数と２段の骨組
関数を含むＵＩＭが複数ずつ使用され、あるいは図１６
のラスタ遅延方法または図１７のピラミッド方式で必要
に応じて回路全体にわたって分配される。
【００４９】図１９ないし２８は、短絡欠陥を検出する
図１８の回路内の複数の点での一連のイメージを示す。
図１８の円で囲んだ文字は、それぞれ図１９ないし２８
に示され円で囲んだ対応する文字で示されているイメー
ジが形成される場所を示す。入力イメージは、図１３と
類似の近似短絡を有する２つのランド・パターンを含ん
でいる。図１９のイメージを２倍に拡大すると、図２０
のイメージのような近似短絡突起が融合する。図２１の
イメージを数段で収縮させると、図２２、図２３、図２
４に示すイメージが形成される。
【００５０】基準フィーチャ骨組は収縮過程でＯＲゲー
ト１１３で連続してＯＲされ、したがって導体パターン
の欠落（すなわち開路）によって短絡が消失することは
ない。図２４のイメージはＡＮＤゲート１１６で別の回
路で生成された基準空間骨組とＡＮＤされて、図２５に
示す交差イメージを形成する。このイメージは欠陥の中
心（本明細書では「シード」と称する）のみを含んでい
る。非短絡は空間領域の真中から収縮除去されて、シー
ドを形成しないはずである。並列操作で、図２４に示す
収縮イメージがＯＲゲート１１５で図１９の検査イメー
ジとＯＲされて、近似短絡間の導体接続を提供する。そ
のイメージは図示されていないが、図１９のイメージと
類似しており、図２６及び２７に示すイメージを生成す
るシードの成長過程の間、強制イメージとして使用され
る。近似短絡間の導体接続を除去するため、図１９に示
す検査イメージがＡＮＤゲート１１９で図２７に示すイ
メージとＡＮＤされて、図２８に示すイメージを形成す
る。これは、検出された短絡欠陥である。
【００５１】近似短絡が図２９に示すように指定された
許容差の範囲内にある場合は、回路全体で生成されるイ
メージは次のようになるはずである。論理ブロック１１
２の出力部で生成される図３０のイメージは、併合がな
いはずである。フィーチャ骨組は依然としてＯＲゲート
１１３でＯＲされて図３１に示すイメージを生成するこ
とになる。図３２、３３、３４に示すイメージに次々に
収縮すると、一方のランド・パターンから他方のランド
・パターンに達する突起がすべてなくなることになる。
空間骨組がＡＮＤゲート１１６でＡＮＤされても欠陥セ
ンサ（シード）は形成されない。欠陥の中心がないので
図３６、３７、３８に示すイメージに描出される欠陥は
成長しないことになる。
【００５２】開路検出 図３９は、あるランド・パターン・イメージとそのいく
つかの形態的修正を示す。Ａの元のランド・パターン
は、２つのボイドと１つの「マウス・バイト」を有す
る。「マウス・バイト」とはランド・パターンの縁にあ
るボイドをいう。この導体は仕様に従って電流を導くに
は十分である。導体イメージを２回短縮してもイメージ
は消失しない。しかし、元のイメージＡを単に１回短縮
するとＸに示すイメージが形成され、もう１回収縮する
とＹに示すイメージが形成される。導体イメージの各部
分が消失して、偽開路または近似開路であることを示
す。この状況はボイドに対する短縮過程によって生じた
ものである。基本的に１つのボイドは短縮率を２倍に
し、直交する方向に位置する２個のボイドは短縮率を３
倍にする。
【００５３】この問題は、導体イメージからボイドを取
り去り、連続する各短縮の後にそれが空間に隣接すると
き、すなわち「マウス・バイト」になったとき再導入す
ることによって克服される。イメージＢないしＬを生成
する過程で、導体イメージの真の画素断面を表すイメー
ジが生成される。元のイメージＡが拡大されてイメージ
Ｂを形成し、それが短縮されてイメージを形成し、これ
は元のイメージＡのボイドを含まないバージョンであ
る。
【００５４】次に元のイメージＡ及びイメージＣの反転
形が操作される。元のイメージＡの反転形はＤに示され
ており、空間領域を画定する。イメージＤの「マウス・
バイト」部分がイメージＣとＡＮＤされてイメージＥを
生成する。言い換えれば、「マウス・バイト」が再生さ
れた。次に得られたイメージＥに２回短縮（反転拡大）
をかけると、Ｆ及びＧのイメージが形成される。「マウ
ス・バイト」は、指定されたように導体イメージ中に開
路を生じない。
【００５５】これらの操作と平行して、イメージＣが短
縮されてＨに示すイメージを形成する。元のイメージＡ
の反転形の活性領域内でイメージＨの反転形が成長し
て、イメージＩを形成する。このイメージＩは、１つの
「マウス・バイト」と１つのボイドではなく、２つの
「マウス・バイト」を含んでいる。イメージＩは短縮さ
れてイメージＪを形成する。このイメージＪも破断がな
く、したがって指定を満足する。元のイメージＡをイメ
ージＧ及びＪとＡＮＤすることによって、イメージＬが
形成される。イメージＬは、イメージＹとは違って、導
体中にボイドによる破断がない。この技法はボイド回避
と呼ばれ、Ｄ．Ｃ．フォースランドの論文"Void and Is
land False Call Limiter", IBM Technical Disclosure
Bulletin, Vol.33, No.5, 1990年10月, pp.286〜288に
記載されている。
【００５６】図４０は、「マウス・バイト」とボイドが
より大きい以外は図３９と同じ形態的状況を示してい
る。ボイドを含まないイメージであるイメージＣが成長
してイメージＥを形成し、これが２回短縮されて、Ｇに
示す破断イメージを形成する。これと平行して、イメー
ジＣは短縮されてイメージＨを形成し、これが成長して
イメージＩ中に「マウス・バイト」を形成する。イメー
ジＩは１回短縮されてＪに示す破断イメージを形成す
る。イメージＡとＧとＪをＡＮＤすると、導体中に３つ
の許容される破断を含むイメージＬが形成される。これ
は、指定の３回不履行を示す。
【００５７】図４１ないし５０は、上側のランド・パタ
ーンの大きな「マウス・バイト」とボイド欠陥群を描出
するが、下側ランド・パターンの小さな「マウス・バイ
ト」とボイド群は無視した、一連のイメージを示す。図
４１と４２に示すイメージは、図３９及び４０のイメー
ジと同じである。この開路抽出過程は反転イメージの使
用以外は短絡抽出過程と同じである。ランド・パターン
中の破断は、導体の一方の側の２つの空間領域の間の連
続性を確立した。図４３に示すイメージは、図４２に示
すイメージの反転形と基準空間骨組から形成されたもの
である。図４３に示すイメージを収縮すると、次々に図
４４、４５、４６に示すイメージが形成される。
【００５８】上側ランド・パターンを通って空間骨組に
至る接続性を維持する３本の細い垂直線は、大きな「マ
ウス・バイト」及びボイド群を示している。下側の線の
空間骨組間には接続性はない。「マウス・バイト」及び
ボイド群が小さかったからである。図４６のイメージが
基準骨組とＡＮＤされて、図４７に示すイメージ中に開
路欠陥（暗色画素）の欠陥中心（シード）を形成する。
これらの開路中心は図４６に示すイメージ及び図４１に
示す元のイメージの反転形の境界内で成長して、次々に
図４８と４９に示すイメージを形成する。図４９に示す
イメージを図４１に示すイメージとＡＮＤすることによ
り、図５０に示す上側のイメージ中に指定外れの「マウ
ス・バイト」とボイド群が描出される。
【００５９】上記の過程の単純な形態的構成図を図５１
に示す。元のイメージＡはインバータ１２１で反転され
る。論理ブロック１２２による短縮操作と論理ブロック
１２３による拡大操作によって、「マウス・バイト」及
びボイドが除去される。成長−拡大−拡大論理ブロック
１２４、１２５、１２６と拡大−成長−拡大論理ブロッ
ク１２７、１２８、１２９を含む並列な１組の経路が、
ボイド回避操作を提供する。これらの並列経路の諸出力
と元のイメージがＯＲゲート１３０でＯＲ（反転イメー
ジのＡＮＤ）される。得られたイメージがさらにＯＲゲ
ート１３１で空間骨組とＯＲされてから、論理ブロック
１３２で開路破断が細い線に収縮される。この開路破断
の細い線がＡＮＤゲート１３３で基準フィーチャ（ラン
ド・パターン）骨組とＡＮＤされて、開路欠陥の中心を
形成する。論理ブロック１３２の出力はまたＯＲゲート
１３４で元のイメージの反転形とＯＲされ、ＯＲゲート
１３４の出力がＡＮＤゲート１３５でこのフィーチャと
ＡＮＤされる。ＡＮＤゲート１３３の出力で表される中
心は論理ブロック１３６で基準ランド・パターン及び元
のイメージの反転形の境界内でＡＮＤゲート１３５の出
力で表される細い破断線と共に成長する。
【００６０】図５２は、図５１の形態的回路をより詳細
に示したもので、この過程のすべての段を列挙してあ
る。図でＣは縮小、Ｎは反転、Ｅは拡大、Ｇは成長、Ｓ
Ｈは収縮、ＯはＯＲ、ＡはＡＮＤを表す。図５２の円で
囲んだ文字は、図３９、４０及び４１ないし５０に円で
囲んだ対応文字で示されている一連のイメージに対応す
る。それぞれ４回の成長と２回の収縮を実行するＵＩＭ
を使用するとき、図５１に示す回路は１６ラスタ方式で
１３個のＵＩＭを必要とすることになる。ピラミッド方
式で実施する場合はもっと多く必要となるはずである。
【００６１】パット・ボイド検出 ボンディング・パッドの検査要件は、下記の形態的技法
によって満たされる。図５３ないし５９は欠陥のないケ
ースを示し、図６０ないし６６はパッド・ボイド検出で
欠陥が見つかったケースを示す。図５３のイメージは、
３個のボイドと３個の「マウス・バイト」を含むパッド
を示している。このイメージを４回短縮することによっ
て図５４、５５、５６、５７に示すイメージが次々に形
成される。図５７に示すイメージは、第１の指定を満た
す９×９画素方形領域の残りの部分を含んでいる。第２
の指定は、この領域が名目（基準）パッド中心の４画素
の内部に存在しなければならないというものである。図
５７に示すイメージを４回拡大することにより、図５８
に示すイメージの領域は星印（"*"）で示す基準パッド
の中心と交差しなければならない。図５８に示すイメー
ジを反転し、これを基準パッド中心とＡＮＤしても、こ
の中心はその領域内部にあるので何も形成されない。図
５８に示すイメージを拡大すると、図５９に示すイメー
ジが形成される。この場合も何も形成されず、欠陥が存
在せず、このパッド領域が第２の指定を満たすことを示
している。
【００６２】一方、図６０に示すイメージは、やはりボ
イドを含むより大きなパッドを示している。図６０に示
すイメージを４回短縮することにより、図６１、６２、
６３、６４に示すイメージが次々に形成される。図６４
に示すイメージは、ある領域のより大きな中心を含んで
おり、これは、このパッドが第１の指定を満たすことを
示している。この大きな中心を４回拡大すると、図６５
に示すイメージが形成される。このイメージは基準パッ
ド中心を含んでいない。このことは、図６５を示すイメ
ージを反転し、それを第２の指定が満たされなかったこ
とを示す指標としての基準パッド中心とＡＮＤすること
によって決定される。この再生された中心が次に４回拡
大されて、理想的なパッド領域指定が形成され、それが
図６５に示す元のイメージの反転形とＡＮＤされて、図
６６に示すイメージ中の暗色欠陥を形成する。
【００６３】第１の指定を満たす十分な寸法の領域が見
つからないという第３のケースは図示されていない。４
回短縮すると、たとえば図５７に示すイメージはブラン
クになるはずである。図５７に対応するイメージの反転
形は完全となり、基準パッド中心をＡＮＤするとパッド
中心が再生されるはずである。この再生されたパッド中
心を指定された領域まで拡大し、元のイメージの反転形
とＡＮＤすると、所望の領域のボイドが欠陥として描出
される。
【００６４】このアルゴリズム用の単純な形態的回路が
図６７に示されている。この回路は図１８に示した短絡
アルゴリズム用の回路や図５１に示した開路アルゴリズ
ム用の回路よりも簡単である。主として、収縮関数と成
長関数の頻繁な使用が必要でないために、段数が限られ
ている。この場合も、回路中の円で囲んだ文字Ａ、Ｅ、
Ｆ、Ｇは、それぞれの２つのケースで、図５３、図５
７、図５８、図５９及び図６０、図６４、図６５、図６
６のイメージにそれぞれ対応する。図６７では、元のイ
メージが論理ブロック１４１によって４回縮小され、次
いで論理ブロック１４２によって４回拡大される。得ら
れるイメージ（たとえば図５８または図６５に示すイメ
ージ）がインバータで反転され、ＡＮＤゲート１４４で
論理ブロック１４５からの縮小されたフィーチャとＡＮ
Ｄされる。得られたイメージが論理ブロック１４６で４
回拡大され、ＡＮＤゲート１４７でインバータ１４８か
らの反転された元のイメージとＡＮＤされて、欠陥イメ
ージを生成する。
【００６５】修復が容易になるように最小寸法の欠陥の
選択を可能にする、他のパッド・ボイド回路も可能であ
る。これらのアルゴリズムは、上記のものと並列に適用
されることになる。それらは、上記に詳しく述べた回路
の他に、初期縮小を３回、２回及び１回に制限すること
からなるものとなろう。４回縮小アルゴリズムで欠陥が
見つからなかった場合は、他のアルゴリズムでも欠陥は
見つからないはずである。４回縮小アルゴリズムで欠陥
が見つかり、３回縮小アルゴリズムでは合格の場合は、
たとえば図５８に示す３回縮小のケースのイメージがも
う一度拡大され、元のイメージとＡＮＤされると、ボイ
ドを抽出するはずである。２回縮小アルゴリズム及び１
回縮小アルゴリズムについても同じことがいえる。この
ように、より小さなボイドを基準パッド中心から外れて
いる領域に対する欠陥として抽出することが可能となろ
う。
【００６６】イメージ遅延補償 各欠陥検出形態的アルゴリズムの長さがそれでも異なる
ので、各チャネルから描出される欠陥は同期していな
い。全てのチャネルが同じ最大遅延をもつように補償す
るため、各チャネルに追加のイメージ遅延を加えなけれ
ばならない。
【００６７】最大遅延を越える新しいチャネルを追加す
るときは、すべての電流チャネルをさらに遅延させなけ
ればならない。イメージ遅延の他に、２つのスクロール
・スタックにおけるチャネルの位置も正しく調節しなけ
ればならない。チャネル出力を位置合せするため、チャ
ネル・ピラミッドの基部中心を位置合せしなければなら
ない。
【００６８】追加チャネル ３本のチャネルについてしか述べなかったが、特定の製
品部分の追加検査のニーズを満たすため、追加のチャネ
ルを加えることができる。新しい異なる製品部分が新し
い欠陥指定を課すときは、追加のチャネルを加え、ある
いは現在のチャネルを修正することができる。新しいチ
ャネルの一例は、隠れた中心バイアをもつ大きなパッド
の接続性を確認するものであろう。チャネル修正の一例
は、ランド・パターンの異なる幅上の開路欠陥を描出す
るものであろう。
【００６９】欠陥イメージ選択 製品が異なると必要となる欠陥検出の組合せも違ってく
るので、有用な結果を生むチャネルの出力だけを選択し
なければならない。また、ある製品をその指定された欠
陥のサブセットのみについて検査することもあろう。図
６８に示すクロスバー交換機は、単に出力エネーブル済
みの並列ドライバを使って、選択された欠陥チャネルを
いくつかのメモリ入力チャネルの１つにドットＯＲして
いる。このチャネルの幅１６ラスタの欠陥出力がクロス
バー変換機８５に送られる。どのチャネル出力を一緒に
ＯＲして３つの欠陥フレーム遅延回路１５３、１５４、
１５５のうちの１つ（またはそれ以上）に入れるかは、
制御線が選択する。こうして、短絡型欠陥を、開路型や
その他の雑欠陥と分けて集めることができる。
【００７０】欠陥メモリ フレーム遅延回路１５１〜１５５は、欠陥メモリ８６に
入る前の欠陥イメージ、検査イメージ、及び基準イメー
ジ用のバッファとなる。クロスバー交換機の出力のいず
れかの位置に欠陥がある場合、その情報がＯＲされて同
様な長さのフレーム遅延回路中に入れられる。その遅延
フレームが、３つの欠陥遅延フレーム中にある欠陥が存
在するとの指示を含む場合、欠陥メモリ８６がその欠陥
データを受け入れるように動作する。それによって、欠
陥メモリ８６が効率的に利用でき、欠陥を適切にフレー
ム付けしアドレスすることができる。
【００７１】図６９は、欠陥メモリ８６の内容を示して
いる。このシステムは１６ラスタ前進で動作する。可変
長ラスタ・セグメントに基づいて動作することも可能で
あるが、好ましい実施例ではラスタをフレームと称する
１６画素のグループとして移動させる。１つのフレーム
中で欠陥が見つかったとき、欠陥メモリは、エンド・ユ
ーザにオーバーラップ情報を提供するため、そのフレー
ムだけでなく、前端フレームと後端フレームによって形
成される半フレームのマージンをも記録する。メモリの
行１は完全な（頂部、底部、側面の）半フレーム・マー
ジンを伴う検査イメージ・フレームの記憶場所となる。
この情報は、後続の修復ステーションでの製品部分の自
動または手動による微細位置合せに有用である。行２
は、左右のマージンを伴う修復ステーション用の対応す
る基準イメージのコピーを提供する。希望するなら、頂
部マージンと底部マージンも提供することができる。こ
の例では、行３、４、５はそれぞれ短絡欠陥、開路欠
陥、パッド・ボイド欠陥を記録するようにプログラミン
グされている。
【００７２】
【発明の効果】本発明によれば、高速で高い解像度をも
ち、特定の製造要件に合せてパラメータがプログラミン
グできる、製造用検査システムが提供される。
【図面の簡単な説明】
【図１】ＭＩＴＥ検査システムを示す構成図である。
【図２】ＡＧＩＳ検査システムを示す構成図である。
【図３】他の既知の検査システムを示す構成図である。
【図４】図３の検査システムの検査ウィンドウの拡大図
である。
【図５】図３の検査システムの基準イメージ・ウィンド
ウの拡大図である。
【図６】本発明による検査システムの第１の実施例の構
成図である。
【図７】本発明による検査システムの第２の実施例の構
成図である。
【図８】ラスタ処理の並列性の違いを示す図である。
【図９】ラスタ処理の並列性の違いを示す図である。
【図１０】ラスタ処理の並列性の違いを示す図である。
【図１１】ラスタ処理の並列性の違いを示す図である。
【図１２】図６及び７の検査システムの個々のチャネル
中で検出される欠陥のタイプを示す図である。
【図１３】図６及び７の検査システムの個々のチャネル
中で検出される欠陥のタイプを示す図である。
【図１４】図６及び７の検査システムの個々のチャネル
中で検出される欠陥のタイプを示す図である。
【図１５】本発明による検査システムの個々のチャネル
をより詳細に示す構成図である。
【図１６】欠陥検出チャネル中で使用される汎用イメー
ジ・モジュール（ＵＩＭ）のカスケード式パイプライン
を示す構成図である。
【図１７】欠陥検出チャネル中で使用されるＵＩＭのピ
ラミッド型接続を示す構成図である。
【図１８】本発明の好ましい実施例による短絡検出回路
の構成図である。
【図１９】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２０】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２１】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２２】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２３】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２４】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２５】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２６】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２７】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２８】短絡欠陥を描出する図１８の回路中のある点
でのイメージを示す図である。
【図２９】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３０】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３１】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３２】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３３】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３４】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３５】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３６】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３７】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３８】短絡欠陥のないことを描出する図１８の回路
中のある点でのイメージを示す図である。
【図３９】正しく検出される開路欠陥がない結果をもた
らす、１つのランド・パターン・イメージと複数の形態
的修正を示す図である。
【図４０】１つの開路欠陥が正しく検出される結果をも
たらす、１つのランド・パターン・イメージと複数の形
態的修正を示す図である。
【図４１】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図４２】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図４３】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図４４】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図４５】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図４６】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図４７】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図４８】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図４９】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図５０】ランド・パターン中の１つの大きな「マウス
・バイト」とボイド群は描出するが、１つの小さな「マ
ウス・バイト」とボイド群は無視する、イメージを示す
図である。
【図５１】本発明の好ましい実施例による開路欠陥検出
回路の構成図である。
【図５２】図５１に示す開路欠陥検出回路をより詳しく
示す構成図である。
【図５３】正しく検出されるパッド中のボイドがないイ
メージを示す図である。
【図５４】正しく検出されるパッド中のボイドがないイ
メージを示す図である。
【図５５】正しく検出されるパッド中のボイドがないイ
メージを示す図である。
【図５６】正しく検出されるパッド中のボイドがないイ
メージを示す図である。
【図５７】正しく検出されるパッド中のボイドがないイ
メージを示す図である。
【図５８】正しく検出されるパッド中のボイドがないイ
メージを示す図である。
【図５９】正しく検出されるパッド中のボイドがないイ
メージを示す図である。
【図６０】パッド中のボイドが正しく検出される結果を
もたらすイメージを示す図である。
【図６１】パッド中のボイドが正しく検出される結果を
もたらすイメージを示す図である。
【図６２】パッド中のボイドが正しく検出される結果を
もたらすイメージを示す図である。
【図６３】パッド中のボイドが正しく検出される結果を
もたらすイメージを示す図である。
【図６４】パッド中のボイドが正しく検出される結果を
もたらすイメージを示す図である。
【図６５】パッド中のボイドが正しく検出される結果を
もたらすイメージを示す図である。
【図６６】パッド中のボイドが正しく検出される結果を
もたらすイメージを示す図である。
【図６７】本発明の好ましい実施例によるパッド・ボイ
ド検出回路の構成図である。
【図６８】本発明の好ましい実施例による欠陥選択回路
の構成図である。
【図６９】欠陥メモリのフォーマットを示す図である。
【符号の説明】
６０ 製品設計データベース ６１ ポストプロセッサ ６２ システム・データベース ６４ カメラ ６５ セグメント化回路 ６６ 電子式レジストレーション・システム ６７ 欠陥検出チャネル ６８ 分類ブロック ６９ 欠陥メモリ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】製品について欠陥を自動的に検査する、検
    査システムであって、 （イ）検査対象製品のラスタ化基準イメージを検査解像
    度で記憶するデータベース手段と、 （ロ）該データベース手段をアクセスして、ラスタ化基
    準イメージ・データ・ストリームを生成する手段と、 （ハ）検査対象製品を走査して、ラスタ化検査イメージ
    ・データ・ストリームを生成する手段と、 （ニ）上記ラスタ化基準イメージ・データ・ストリーム
    生成手段及び上記ラスタ化検査イメージ・データ・スト
    リーム生成手段に接続され、上記ラスタ化基準イメージ
    ・データ・ストリーム及び上記ラスタ化検査イメージ・
    データ・ストリームを位置合わせする手段と、 （ホ）該位置合わせ手段から上記位置合わせされた上記
    ラスタ化基準イメージ・データ・ストリーム及び上記ラ
    スタ化検査イメージ・データ・ストリームを受け取り、
    上記欠陥を検出する手段と、 （ヘ）検出された欠陥を記憶するメモリ手段の入力及び
    上記欠陥検出手段の出力の間に接続され、上記欠陥検出
    手段からの欠陥を上記メモリ手段に分類的に記憶する分
    類手段とを有し、 上記（ホ）の欠陥検出手段は、上記位置合わせ手段及び
    上記分類手段の間に並列に接続されてそして上記検査対
    象製品に含まれる互いに異なる複数種類の欠陥をそれぞ
    れ別個に検出する複数の欠陥検出チャネルを有し、 上記位置合わせされた上記ラスタ化基準イメージ・デー
    タ・ストリーム及び上記ラスタ化検査イメージ・データ
    ・ストリームは、上記複数の欠陥検出チャネルに並列に
    供給され、 該複数の欠陥検出チャネルのそれぞれは、欠陥検出回路
    及び遅延回路を有し、 上記複数の欠陥検出チャネルのそれぞれの欠陥検出回路
    の欠陥検出時間は互いに異なり、そして上記複数の欠陥
    検出チャネルからの出力が上記分類手段に同期して到達
    するように、各欠陥検出チャネルの上記遅延回路の遅延
    時間が選択されていることを特徴とする上記検査システ
    ム。
  2. 【請求項２】上記ラスタ化基準イメージ・データ・スト
    リーム及び上記ラスタ化検査イメージ・データ・ストリ
    ームを上記メモリ手段に記憶する手段を有し、 上記欠陥検出チャネルのそれぞれは、上記欠陥のイメー
    ジを生成し、 そして上記ラスタ化基準イメージ及び上記ラスタ化検査
    イメージが、上記欠陥のイメージと共に上記メモリ手段
    に分類的に記憶されることを特徴とする請求項１記載の
    検査システム。
  3. 【請求項３】製品について欠陥を自動的に検査する、検
    査方法であって、 （イ）検査対象製品のラスタ化基準イメージを検査解像
    度で記憶するデータベース手段をアクセスして、ラスタ
    化基準イメージ・データ・ストリームを生成するステッ
    プと、 （ロ）検査対象製品を走査して、ラスタ化検査イメージ
    ・データ・ストリームを生成するステップと、 （ハ）上記ラスタ化基準イメージ・データ・ストリーム
    及び上記ラスタ化検査イメージ・データ・ストリームを
    位置合わせするステップと、 （ニ）該位置合わせされた上記ラスタ化基準イメージ・
    データ・ストリーム及び上記ラスタ化検査イメージ・デ
    ータ・ストリームを欠陥検出手段に与えて上記欠陥を検
    出するステップと、 （ホ）検出された欠陥を記憶するメモリ手段に、上記欠
    陥検出手段からの欠陥を分類的に記憶するステップとを
    有し、 上記欠陥検出手段は、上記位置合わせステップで生成さ
    れた上記ラスタ化基準イメージ・データ・ストリーム及
    び上記ラスタ化検査イメージ・データ・ストリームを並
    列的に受け取り、そして上記検査対象製品に含まれる互
    いに異なる複数種類の欠陥をそれぞれ別個に検出する複
    数の欠陥検出チャネルを有し、 該複数の欠陥検出チャネルのそれぞれは、欠陥検出回路
    及び遅延回路を有し、 上記複数の欠陥検出チャネルのそれぞれの欠陥検出回路
    の欠陥検出時間は互いに異なり、そして上記複数の欠陥
    検出チャネルからの出力が上記分類手段に同期して到達
    するように、各欠陥検出チャネルの上記遅延回路の遅延
    時間が異なることを特徴とする上記検査方法。
  4. 【請求項４】上記ラスタ化基準イメージ・データ・スト
    リーム及び上記ラスタ化検査イメージ・データ・ストリ
    ームを上記メモリ手段に記憶するステップを有し、 上記欠陥検出チャネルのそれぞれは、上記欠陥のイメー
    ジを生成し、 そして上記ラスタ化基準イメージ及び上記ラスタ化検査
    イメージが、上記欠陥のイメージと共に上記メモリ手段
    に分類的に記憶されることを特徴とする請求項３記載の
    検査方法。
JP4325491A 1991-12-11 1992-12-04 検査システム Expired - Lifetime JPH07117498B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80694291A 1991-12-11 1991-12-11
US806942 1991-12-11

Publications (2)

Publication Number Publication Date
JPH05256796A JPH05256796A (ja) 1993-10-05
JPH07117498B2 true JPH07117498B2 (ja) 1995-12-18

Family

ID=25195182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4325491A Expired - Lifetime JPH07117498B2 (ja) 1991-12-11 1992-12-04 検査システム

Country Status (2)

Country Link
US (1) US5659630A (ja)
JP (1) JPH07117498B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009188A (en) * 1996-02-16 1999-12-28 Microsoft Corporation Method and system for digital plenoptic imaging
US6246787B1 (en) * 1996-05-31 2001-06-12 Texas Instruments Incorporated System and method for knowledgebase generation and management
US5985497A (en) * 1998-02-03 1999-11-16 Advanced Micro Devices, Inc. Method for reducing defects in a semiconductor lithographic process
US6535628B2 (en) 1998-10-15 2003-03-18 Applied Materials, Inc. Detection of wafer fragments in a wafer processing apparatus
JP3586118B2 (ja) * 1998-10-19 2004-11-10 大日本スクリーン製造株式会社 出力物検査装置
US6427024B1 (en) * 1999-04-02 2002-07-30 Beltronics, Inc. Apparatus for and method of automatic optical inspection of electronic circuit boards, wafers and the like for defects, using skeletal reference inspection and separately programmable alignment tolerance and detection parameters
US7106895B1 (en) 1999-05-05 2006-09-12 Kla-Tencor Method and apparatus for inspecting reticles implementing parallel processing
DE10011200A1 (de) * 2000-03-08 2001-09-13 Leica Microsystems Verfahren zur Bewertung von Strukturfehlern auf einer Waferoberfläche
US6459448B1 (en) * 2000-04-19 2002-10-01 K-G Devices Corporation System and method for automatically inspecting arrays of geometric targets
IL148828A (en) * 2002-03-21 2007-10-31 Camtek Ltd A morphological method for detecting changes
AU2002315418A1 (en) * 2002-06-21 2004-01-06 Beltronics, Inc. Optical inspection of electronic circuit boards, wafers and the like, using skeletal reference images and separately programmable alignment tolerance and detection parameters
DE10314071B3 (de) * 2003-03-28 2004-09-30 Koenig & Bauer Ag Verfahren zur qualitativen Beurteilung eines Materials mit mindestens einem Erkennungsmerkmal
DE102004021047B3 (de) * 2004-04-29 2005-10-06 Koenig & Bauer Ag Verfahren zum Vergleich eines Bildes mit mindestens einem Referenzbild
US7215808B2 (en) * 2004-05-04 2007-05-08 Kla-Tencor Technologies Corporation High throughout image for processing inspection images
JP4450769B2 (ja) * 2005-06-16 2010-04-14 富士フイルム株式会社 画像処理装置、画像描画装置及びシステム
US8572523B2 (en) 2006-07-21 2013-10-29 Synopsys, Inc. Lithography aware leakage analysis
US8473876B2 (en) * 2006-07-21 2013-06-25 Synopsys, Inc. Lithography aware timing analysis
US8238624B2 (en) * 2007-01-30 2012-08-07 International Business Machines Corporation Hybrid medical image processing
US8462369B2 (en) * 2007-04-23 2013-06-11 International Business Machines Corporation Hybrid image processing system for a single field of view having a plurality of inspection threads
US8331737B2 (en) * 2007-04-23 2012-12-11 International Business Machines Corporation Heterogeneous image processing system
US8326092B2 (en) * 2007-04-23 2012-12-04 International Business Machines Corporation Heterogeneous image processing system
US8078303B2 (en) * 2007-07-03 2011-12-13 Southwire Company Electronic supervisor
US8675219B2 (en) * 2007-10-24 2014-03-18 International Business Machines Corporation High bandwidth image processing with run time library function offload via task distribution to special purpose engines
US9135073B2 (en) 2007-11-15 2015-09-15 International Business Machines Corporation Server-processor hybrid system for processing data
US20090132582A1 (en) * 2007-11-15 2009-05-21 Kim Moon J Processor-server hybrid system for processing data
US20090150556A1 (en) * 2007-12-06 2009-06-11 Kim Moon J Memory to storage communication for hybrid systems
US9332074B2 (en) * 2007-12-06 2016-05-03 International Business Machines Corporation Memory to memory communication and storage for hybrid systems
US8229251B2 (en) * 2008-02-08 2012-07-24 International Business Machines Corporation Pre-processing optimization of an image processing system
US8379963B2 (en) * 2008-03-28 2013-02-19 International Business Machines Corporation Visual inspection system
CN106312062B (zh) * 2016-08-02 2018-09-25 西安铂力特增材技术股份有限公司 一种检验铺粉质量的方法及增材制造设备

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL238555A (ja) * 1958-04-25
US3706071A (en) * 1970-06-22 1972-12-12 Information Int Inc Binary image processor
US3959777A (en) * 1972-07-17 1976-05-25 International Business Machines Corporation Data processor for pattern recognition and the like
US4001787A (en) * 1972-07-17 1977-01-04 International Business Machines Corporation Data processor for pattern recognition and the like
US4011547A (en) * 1972-07-17 1977-03-08 International Business Machines Corporation Data processor for pattern recognition and the like
US4065212A (en) * 1975-06-30 1977-12-27 International Business Machines Corporation Inspection tool
US4003024A (en) * 1975-10-14 1977-01-11 Rockwell International Corporation Two-dimensional binary data enhancement system
US4056716A (en) * 1976-06-30 1977-11-01 International Business Machines Corporation Defect inspection of objects such as electronic circuits
US4322716A (en) * 1976-11-15 1982-03-30 Environmental Research Institute Of Michigan Method and apparatus for pattern recognition and detection
US4174514A (en) * 1976-11-15 1979-11-13 Environmental Research Institute Of Michigan Parallel partitioned serial neighborhood processors
US4167728A (en) * 1976-11-15 1979-09-11 Environmental Research Institute Of Michigan Automatic image processor
US4215401A (en) * 1978-09-28 1980-07-29 Environmental Research Institute Of Michigan Cellular digital array processor
US4197584A (en) * 1978-10-23 1980-04-08 The Perkin-Elmer Corporation Optical inspection system for printing flaw detection
US4414685A (en) * 1979-09-10 1983-11-08 Sternberg Stanley R Method and apparatus for pattern recognition and detection
US4464788A (en) * 1979-09-10 1984-08-07 Environmental Research Institute Of Michigan Dynamic data correction generator for an image analyzer system
US4395699A (en) * 1979-09-10 1983-07-26 Environmental Research Institute Of Michigan Method and apparatus for pattern recognition and detection
US4301443A (en) * 1979-09-10 1981-11-17 Environmental Research Institute Of Michigan Bit enable circuitry for an image analyzer system
US4442543A (en) * 1979-09-10 1984-04-10 Environmental Research Institute Bit enable circuitry for an image analyzer system
US4369430A (en) * 1980-05-19 1983-01-18 Environmental Research Institute Of Michigan Image analyzer with cyclical neighborhood processing pipeline
US4464789A (en) * 1980-05-19 1984-08-07 Environmental Research Institute Of Michigan Image analyzer for processing multiple frames of image data
US4395700A (en) * 1980-08-15 1983-07-26 Environmental Research Institute Of Michigan Image analyzer with variable line storage
US4395697A (en) * 1980-08-15 1983-07-26 Environmental Research Institute Of Michigan Off-image detection circuit for an image analyzer
US4398176A (en) * 1980-08-15 1983-08-09 Environmental Research Institute Of Michigan Image analyzer with common data/instruction bus
US4395698A (en) * 1980-08-15 1983-07-26 Environmental Research Institute Of Michigan Neighborhood transformation logic circuitry for an image analyzer system
US4484346A (en) * 1980-08-15 1984-11-20 Sternberg Stanley R Neighborhood transformation logic circuitry for an image analyzer system
EP0054598B1 (fr) * 1980-12-18 1985-04-03 International Business Machines Corporation Procédé d'inspection et de tri automatique d'objets présentant des configurations avec des tolérances dimensionnelles fixes et équipement de mise en oeuvre
US4524455A (en) * 1981-06-01 1985-06-18 Environmental Research Inst. Of Michigan Pipeline processor
US4574394A (en) * 1981-06-01 1986-03-04 Environmental Research Institute Of Mi Pipeline processor
US4441207A (en) * 1982-01-19 1984-04-03 Environmental Research Institute Of Michigan Design rule checking using serial neighborhood processors
US4510616A (en) * 1982-01-19 1985-04-09 The Environmental Research Institute Of Michigan Design rule checking using serial neighborhood processors
US4484349A (en) * 1982-03-11 1984-11-20 Environmental Research Institute Of Michigan Parallel pipeline image processor
US4590607A (en) * 1982-09-17 1986-05-20 Environmental Research Institute Of Michigan Image correspondence techniques using serial neighborhood processing
DE3475106D1 (en) * 1983-04-15 1988-12-15 Hitachi Ltd Method and apparatus for detecting defects of printed circuit patterns
US4541116A (en) * 1984-02-27 1985-09-10 Environmental Research Institute Of Mi Neighborhood image processing stage for implementing filtering operations
US4881269A (en) * 1985-07-29 1989-11-14 French Limited Company - Centaure Robotique Automatic method of optically scanning a two-dimensional scene line-by-line and of electronically inspecting patterns therein by "shape-tracking"
US4675730A (en) * 1985-09-06 1987-06-23 Aluminum Company Of America Video surface inspection system
US4817175A (en) * 1986-08-26 1989-03-28 Schlumberger Systems And Services, Inc. Video stream processing system
US4949390A (en) * 1987-04-16 1990-08-14 Applied Vision Systems, Inc. Interconnect verification using serial neighborhood processors
US4752897A (en) * 1987-05-01 1988-06-21 Eastman Kodak Co. System for monitoring and analysis of a continuous process
NL8800071A (nl) * 1988-01-13 1989-08-01 Philips Nv Dataprocessorsysteem en videoprocessorsysteem, voorzien van een dergelijk dataprocessorsysteem.
US5175824A (en) * 1989-05-08 1992-12-29 Trw Inc. Crossbar switch connected modular multiprocessor system with processor timing relationship selected and synchronized to be appropriate for function being performed
JPH03210679A (ja) * 1990-01-12 1991-09-13 Hiyuutec:Kk パターンマッチング方法および装置
JP2591292B2 (ja) * 1990-09-05 1997-03-19 日本電気株式会社 画像処理装置とそれを用いた自動光学検査装置
US5119434A (en) * 1990-12-31 1992-06-02 Beltronics, Inc. Method of and apparatus for geometric pattern inspection employing intelligent imaged-pattern shrinking, expanding and processing to identify predetermined features and tolerances

Also Published As

Publication number Publication date
US5659630A (en) 1997-08-19
JPH05256796A (ja) 1993-10-05

Similar Documents

Publication Publication Date Title
JPH07117498B2 (ja) 検査システム
JP2591292B2 (ja) 画像処理装置とそれを用いた自動光学検査装置
US5774574A (en) Pattern defect detection apparatus
KR900007434B1 (ko) 패턴 검사 장치
US5272763A (en) Apparatus for inspecting wiring pattern formed on a board
EP0493657B1 (en) Method and apparatus for identifying manufacturing defects in solid state devices
JPH06325162A (ja) 画像処理装置
US5459795A (en) Wiring pattern inspection apparatus for printed circuit board
JP2737484B2 (ja) 配線パターン検査装置
JP2502854B2 (ja) 配線パタ―ン検査装置
JP2003203218A (ja) 外観検査装置および方法
JP3116438B2 (ja) プリント配線基板の検査装置および検査方法
JP2794924B2 (ja) 配線パターン検査装置
JP2676990B2 (ja) 配線パターン検査装置
JP2712803B2 (ja) 配線パターン検査装置
JP2825392B2 (ja) プリント配線板における画像パターンの検査方法及びその装置
JP2745763B2 (ja) 配線パターン検査装置
JP3267372B2 (ja) パターンマッチング検査におけるマッチングパターン信号生成方法とその装置
JP2819905B2 (ja) 配線パターン検査装置
JP2705052B2 (ja) パターン検査装置
WO1988008168A2 (en) Interconnect verification using serial neighborhood processors
JP2646577B2 (ja) 画像情報作成装置
JPH0750037B2 (ja) 配線パターン検査装置
JP4519272B2 (ja) パターン検査装置およびパターン検査方法
JP2948331B2 (ja) パターン認識装置