JPH07109888B2 - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPH07109888B2 JPH07109888B2 JP34465393A JP34465393A JPH07109888B2 JP H07109888 B2 JPH07109888 B2 JP H07109888B2 JP 34465393 A JP34465393 A JP 34465393A JP 34465393 A JP34465393 A JP 34465393A JP H07109888 B2 JPH07109888 B2 JP H07109888B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- forming
- gate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、トランジスタの製造方
法に関し、特に短チャネル効果、ホットキャリア効果を
防止したLDD(Lightly Doped Dra
in)構造のトランジスタの製造方法に関する。
法に関し、特に短チャネル効果、ホットキャリア効果を
防止したLDD(Lightly Doped Dra
in)構造のトランジスタの製造方法に関する。
【0002】
【従来の技術】半導体装置が高集積化されることにした
がって、素子の大きさはサブミクロン領域まで小形化さ
れており、これにより新しい製造技術が継続して開発さ
れている。サブミクロン級半導体装置の製造技術は高集
積化に応じて小形化すると共に、高性能の維持が要求さ
れ、かつ信頼性の保障も要求される。
がって、素子の大きさはサブミクロン領域まで小形化さ
れており、これにより新しい製造技術が継続して開発さ
れている。サブミクロン級半導体装置の製造技術は高集
積化に応じて小形化すると共に、高性能の維持が要求さ
れ、かつ信頼性の保障も要求される。
【0003】特に、高集積化にしたがって発生する信頼
性に関連する一つとしては、トランジスタにおけるホッ
トキャリヤによる素子の劣化である。これは非常に大き
い問題である。この問題を解消するためにLDD構造の
低濃度の不純物領域であるn- 領域上の酸化膜に捕獲さ
れる電荷を適切に調節するこにより、ホットキャリヤに
よる素子の劣化を防止することができる。
性に関連する一つとしては、トランジスタにおけるホッ
トキャリヤによる素子の劣化である。これは非常に大き
い問題である。この問題を解消するためにLDD構造の
低濃度の不純物領域であるn- 領域上の酸化膜に捕獲さ
れる電荷を適切に調節するこにより、ホットキャリヤに
よる素子の劣化を防止することができる。
【0004】この面から提案された技術が米国特許4,
907,048号および同4,963,054号に開示
された逆T型LDD(以下、‘ITLDD’という)構
造である。図1に前記ITLDD構造を有するトランジ
スタの製造工程を示す。図1のようにp型半導体基板1
0上に薄いゲート絶縁膜11を形成し、その上にポリシ
リコン層12と酸化膜13を順次形成した後、フォトレ
ジスト(PR)を塗布し、これをゲートパターンでパタ
ーニングする。図2のように前記フォトレジストパター
ンをマスクとして前記酸化膜13をエッチングし、前記
ポリシリコン層12を一定の厚さだけエッチングし、一
定の厚さを残した後フォトレジストを除去する。図3の
ように、n型不純物を低濃度でイオン注入してn- 領域
14,15を形成する。図4のように、前記結果物の全
面に酸化膜を形成した後これをエッチングバックして前
記ポリシリコンゲート12の側面に酸化膜スペーサ16
を形成する。図5のように、前記酸化膜スペーサ16を
マスクとして前記ゲートの形成時に一定厚さで半導体基
板上に残ったポリシリコン層の部分を選択的にエッチン
グして逆T型ゲート12を形成する。図6のように、n
型不純物を高濃度でイオン注入して前記形成されたn-
領域14,15内にn+ 領域17,18を形成すること
によりLDD構造のソース14,17およびドレイン1
5,18を形成する。
907,048号および同4,963,054号に開示
された逆T型LDD(以下、‘ITLDD’という)構
造である。図1に前記ITLDD構造を有するトランジ
スタの製造工程を示す。図1のようにp型半導体基板1
0上に薄いゲート絶縁膜11を形成し、その上にポリシ
リコン層12と酸化膜13を順次形成した後、フォトレ
ジスト(PR)を塗布し、これをゲートパターンでパタ
ーニングする。図2のように前記フォトレジストパター
ンをマスクとして前記酸化膜13をエッチングし、前記
ポリシリコン層12を一定の厚さだけエッチングし、一
定の厚さを残した後フォトレジストを除去する。図3の
ように、n型不純物を低濃度でイオン注入してn- 領域
14,15を形成する。図4のように、前記結果物の全
面に酸化膜を形成した後これをエッチングバックして前
記ポリシリコンゲート12の側面に酸化膜スペーサ16
を形成する。図5のように、前記酸化膜スペーサ16を
マスクとして前記ゲートの形成時に一定厚さで半導体基
板上に残ったポリシリコン層の部分を選択的にエッチン
グして逆T型ゲート12を形成する。図6のように、n
型不純物を高濃度でイオン注入して前記形成されたn-
領域14,15内にn+ 領域17,18を形成すること
によりLDD構造のソース14,17およびドレイン1
5,18を形成する。
【0005】このように製造されるITLDD構造のト
ランジスタは、n- 領域14,15が完全にオーバラッ
プされてゲートの影響を受けるように形成されているの
で、ホットキャリヤに対する耐性を向上させることがで
き、ホットキャリヤによる素子の劣化を防止することが
できる。
ランジスタは、n- 領域14,15が完全にオーバラッ
プされてゲートの影響を受けるように形成されているの
で、ホットキャリヤに対する耐性を向上させることがで
き、ホットキャリヤによる素子の劣化を防止することが
できる。
【0006】しかしながら上述した製造工程から分かる
ようにゲートの形成のためのポリシリコン層を形成した
後、逆T型構造のゲートを形成するためにゲートマスク
を利用して、前記ポリシリコン層を一定量をエッチング
した後、さらに逆T型の形状を作らなければならない。
この時エッチング終了点を調節するには難しい問題があ
る。
ようにゲートの形成のためのポリシリコン層を形成した
後、逆T型構造のゲートを形成するためにゲートマスク
を利用して、前記ポリシリコン層を一定量をエッチング
した後、さらに逆T型の形状を作らなければならない。
この時エッチング終了点を調節するには難しい問題があ
る。
【0007】図7,8はさらに他の逆T型ゲート構造を
有するトランジスタを示したものである。前記の逆T型
構造を形成する時のポリシリコンのエッチング終了点の
調節の難しい問題を解決するための構造であって、米国
特許5,175,119号に開示された技術である。
有するトランジスタを示したものである。前記の逆T型
構造を形成する時のポリシリコンのエッチング終了点の
調節の難しい問題を解決するための構造であって、米国
特許5,175,119号に開示された技術である。
【0008】この製造方法は、図7のように、フィール
ド酸化膜21により活性領域と素子分離領域とに区分さ
れた半導体基板20の活性領域上にゲート酸化膜22と
第1ポリシリコン層23を形成した後、この上にPSG
(Phospho silicate glass)2
4を蒸着し、このPSGの所定領域にゲート領域を形成
した後、前記ゲート領域の側壁にPSGからなるスペー
サ25を形成する。
ド酸化膜21により活性領域と素子分離領域とに区分さ
れた半導体基板20の活性領域上にゲート酸化膜22と
第1ポリシリコン層23を形成した後、この上にPSG
(Phospho silicate glass)2
4を蒸着し、このPSGの所定領域にゲート領域を形成
した後、前記ゲート領域の側壁にPSGからなるスペー
サ25を形成する。
【0009】ついでp型不純物をイオン注入して半導体
基板にチャネル領域およびパンチスルー防止領域になる
p型領域31を形成した後、前記PSG24,25に形
成されたゲート領域内に、前記第2ポリシリコン層26
を詰めた後、前記PSG全体を除去する。図8のよう
に、前記第2ポリシリコン層26をマスクとしてn型不
純物を低濃度イオン注入してn- 領域28を形成するこ
とによりLDD領域を形成する。
基板にチャネル領域およびパンチスルー防止領域になる
p型領域31を形成した後、前記PSG24,25に形
成されたゲート領域内に、前記第2ポリシリコン層26
を詰めた後、前記PSG全体を除去する。図8のよう
に、前記第2ポリシリコン層26をマスクとしてn型不
純物を低濃度イオン注入してn- 領域28を形成するこ
とによりLDD領域を形成する。
【0010】前記第2ポリシリコン層26の側面に、ス
ペーサ29を形成し、前記第2ポリシリコン層26およ
びスペーサ29をマスクとして前記第1ポリシリコン層
23をエッチングして第1ポリシリコン層23および前
記第2ポリシリコン層26からなる逆T型構造のゲート
を形成した後、n型不純物を高濃度でイオン注入してn
+ ソース/ドレイン領域30を形成することにより、逆
T型構造のゲートを有するLDDトランジスタを完成す
る。
ペーサ29を形成し、前記第2ポリシリコン層26およ
びスペーサ29をマスクとして前記第1ポリシリコン層
23をエッチングして第1ポリシリコン層23および前
記第2ポリシリコン層26からなる逆T型構造のゲート
を形成した後、n型不純物を高濃度でイオン注入してn
+ ソース/ドレイン領域30を形成することにより、逆
T型構造のゲートを有するLDDトランジスタを完成す
る。
【0011】
【発明が解決しようとする課題】上述した図7,8のI
TLDD構造の製造方法は、逆T型構造を有する図1〜
図6の方法に比べて正確に形成することができるが、工
程が複雑化となる問題がある。また、双方のITLDD
製造方法においては、ゲート形成の後ソース/ドレイン
を形成するためにイオン注入を行う工程において、イオ
ン注入を行った後、熱処理して注入された不純物を拡散
させる場合、側面拡散(Lateral Diffus
ion)が起ることとなって、チャネルが短くなる。こ
れはサブミクロン級の素子においては非常に大きい問題
である。
TLDD構造の製造方法は、逆T型構造を有する図1〜
図6の方法に比べて正確に形成することができるが、工
程が複雑化となる問題がある。また、双方のITLDD
製造方法においては、ゲート形成の後ソース/ドレイン
を形成するためにイオン注入を行う工程において、イオ
ン注入を行った後、熱処理して注入された不純物を拡散
させる場合、側面拡散(Lateral Diffus
ion)が起ることとなって、チャネルが短くなる。こ
れはサブミクロン級の素子においては非常に大きい問題
である。
【0012】このような短チャネル効果問題は、ITL
DD構造のトランジスタのみならず、従来イオン注入に
よりソース/ドレインを形成する全てのトランジスタに
も該当する問題である。これを改善するために浅い接合
(Shallow junction)を形成するため
の技術工夫が進行されており熱処理工程を低減してソー
ス/ドレインの拡散を抑制しようとする努力が進行され
ている。本発明の目的は、短チャネル効果を抑制し、ホ
ットキャリヤ特性を改善することができるLDD構造の
トランジスタの製造方法を提供することにある。
DD構造のトランジスタのみならず、従来イオン注入に
よりソース/ドレインを形成する全てのトランジスタに
も該当する問題である。これを改善するために浅い接合
(Shallow junction)を形成するため
の技術工夫が進行されており熱処理工程を低減してソー
ス/ドレインの拡散を抑制しようとする努力が進行され
ている。本発明の目的は、短チャネル効果を抑制し、ホ
ットキャリヤ特性を改善することができるLDD構造の
トランジスタの製造方法を提供することにある。
【0013】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、フィールド酸化膜2により活性
領域と素子分離領域とに分離された第1導電型の半導体
基板1に、第2導電型の不純物を低濃度でイオン注入し
て第2導電型の低濃度不純物領域3を形成する工程と、
前記低濃度不純物領域3上に第1絶縁膜4を形成した
後、所定部分を選択的にエッチングする工程と、前記エ
ッチングされた第1絶縁膜4の側壁に、第2絶縁膜スペ
ーサ5を形成する工程と、前記第1絶縁膜4および第2
絶縁膜スペーサ5をマスクとして第1導電型の不純物を
選択的にイオン注入して半導体基板の所定領域に第1導
電型の不純物領域6を形成する工程と、前記第2絶縁膜
スペーサを除去する工程と、前記第1絶縁膜が選択的に
エッチングされた領域上にゲート絶縁膜7を形成する工
程と、前記ゲート絶縁膜7上にゲート8を形成する工程
と、前記第1絶縁膜を除去する工程と、前記ゲート8を
マスクとして前記第2導電型の不純物を選択的に高濃度
でイオン注入して第2導電型の高濃度のソース/ドレイ
ン領域9を形成する工程と、を含む。
めに、本発明によれば、フィールド酸化膜2により活性
領域と素子分離領域とに分離された第1導電型の半導体
基板1に、第2導電型の不純物を低濃度でイオン注入し
て第2導電型の低濃度不純物領域3を形成する工程と、
前記低濃度不純物領域3上に第1絶縁膜4を形成した
後、所定部分を選択的にエッチングする工程と、前記エ
ッチングされた第1絶縁膜4の側壁に、第2絶縁膜スペ
ーサ5を形成する工程と、前記第1絶縁膜4および第2
絶縁膜スペーサ5をマスクとして第1導電型の不純物を
選択的にイオン注入して半導体基板の所定領域に第1導
電型の不純物領域6を形成する工程と、前記第2絶縁膜
スペーサを除去する工程と、前記第1絶縁膜が選択的に
エッチングされた領域上にゲート絶縁膜7を形成する工
程と、前記ゲート絶縁膜7上にゲート8を形成する工程
と、前記第1絶縁膜を除去する工程と、前記ゲート8を
マスクとして前記第2導電型の不純物を選択的に高濃度
でイオン注入して第2導電型の高濃度のソース/ドレイ
ン領域9を形成する工程と、を含む。
【0014】
【実施例】以下、図面に基づいて本発明を詳述する。図
9〜図15は本発明によるLDD構造のトランジスタの
製造方法を示す工程図である。図9のように、フィール
ド酸化膜2により活性領域と素子分離領域とに区分され
たp型半導体基板1の活性領域に、n型不純物をイオン
注入してn-領域3を形成する。
9〜図15は本発明によるLDD構造のトランジスタの
製造方法を示す工程図である。図9のように、フィール
ド酸化膜2により活性領域と素子分離領域とに区分され
たp型半導体基板1の活性領域に、n型不純物をイオン
注入してn-領域3を形成する。
【0015】図10のように、前記n- 領域3上に第1
絶縁膜4としての窒化膜を形成した後、ゲート形成用マ
スク(図示せず)を利用してゲートの形成される領域の
前記窒化膜を選択的にエッチングする。図11のよう
に、前記の結果物全面に第2絶縁膜5としての前記第1
絶縁膜である窒化膜4とのエッチング選択比の大きい絶
縁物質としての酸化膜を蒸着した後、これをエッチング
バックして前記窒化膜4の側面に酸化膜スペーサ5を形
成する。チャネル領域の形成およびパンチスルー防止領
域の形成のためにp型不純物をイオン注入して図12の
ように、p型領域6を形成する。
絶縁膜4としての窒化膜を形成した後、ゲート形成用マ
スク(図示せず)を利用してゲートの形成される領域の
前記窒化膜を選択的にエッチングする。図11のよう
に、前記の結果物全面に第2絶縁膜5としての前記第1
絶縁膜である窒化膜4とのエッチング選択比の大きい絶
縁物質としての酸化膜を蒸着した後、これをエッチング
バックして前記窒化膜4の側面に酸化膜スペーサ5を形
成する。チャネル領域の形成およびパンチスルー防止領
域の形成のためにp型不純物をイオン注入して図12の
ように、p型領域6を形成する。
【0016】図13のように、前記酸化膜スペーサを除
去した後、ゲートの形成の領域上にゲート絶縁膜7を形
成し、ついでポリシリコンを蒸着し、これをエッチング
バックして前記窒化膜4のエッチングされた領域に詰め
るように、前記ゲート酸化膜7上にゲート8を形成す
る。
去した後、ゲートの形成の領域上にゲート絶縁膜7を形
成し、ついでポリシリコンを蒸着し、これをエッチング
バックして前記窒化膜4のエッチングされた領域に詰め
るように、前記ゲート酸化膜7上にゲート8を形成す
る。
【0017】図14のように、前記窒化膜4を除去した
後n型不純物を高濃度でイオン注入して図15のよう
に、n+ 領域9を形成することにより、n- 領域3と前
記n+ソース/ドレイン領域9とからなるLDD構造の
ソース/ドレインを有するトランジスタを完成する。
後n型不純物を高濃度でイオン注入して図15のよう
に、n+ 領域9を形成することにより、n- 領域3と前
記n+ソース/ドレイン領域9とからなるLDD構造の
ソース/ドレインを有するトランジスタを完成する。
【0018】CMOSである場合には、p型半導体基板
にn型ウェル(図示せず)を形成し、このn型ウェル内
の所定部分にチャネル領域およびパンチスルー防備領域
としてのn型領域6とLDD領域であるp- 領域3およ
びp+ ソース/ドレイン領域9を前述した製造方法と同
一の工程により各々形成する。
にn型ウェル(図示せず)を形成し、このn型ウェル内
の所定部分にチャネル領域およびパンチスルー防備領域
としてのn型領域6とLDD領域であるp- 領域3およ
びp+ ソース/ドレイン領域9を前述した製造方法と同
一の工程により各々形成する。
【0019】上記実施例では、p型基板にトランジスタ
を形成する場合について説明したが、CMOSを製造す
る場合には、p型基板に形成されたnウェル領域に、p
- 領域のLDD領域とp+ ソース/ドレインとからなる
トランジスタを、上述した製造方法により形成するか、
またはn型基板に形成されたpウェル領域に、上述した
製造工程によりn- 領域のLDD領域とn+ ソース/ド
レインとからなるトランジスタを形成する。
を形成する場合について説明したが、CMOSを製造す
る場合には、p型基板に形成されたnウェル領域に、p
- 領域のLDD領域とp+ ソース/ドレインとからなる
トランジスタを、上述した製造方法により形成するか、
またはn型基板に形成されたpウェル領域に、上述した
製造工程によりn- 領域のLDD領域とn+ ソース/ド
レインとからなるトランジスタを形成する。
【0020】
【発明の効果】以上説明したように、本発明によれば、
ゲートを形成する前に、先にLDD領域であるn- 領域
3を形成しチャネル領域にp型領域6を形成した後、ゲ
ートを形成し、ソース/ドレイン領域9を形成すること
により、接合の深さが深い場合側面拡散により発生する
短チャネル効果を防止することができる。また、n- 領
域3がゲートに完全にオーバラップされるように形成さ
れているので、従来の逆T型構造ではない通常のゲート
構造であって、逆T型トランジスタと同一の特性を有す
るので、従来の製造工程上多い問題があり、かつ工程が
複雑な逆T型構造のトランジスタに比べて、容易に製造
することができ、しかも逆T型構造のトランジスタの向
上された特性と同一の特性を有するトランジスタを実現
することができる。
ゲートを形成する前に、先にLDD領域であるn- 領域
3を形成しチャネル領域にp型領域6を形成した後、ゲ
ートを形成し、ソース/ドレイン領域9を形成すること
により、接合の深さが深い場合側面拡散により発生する
短チャネル効果を防止することができる。また、n- 領
域3がゲートに完全にオーバラップされるように形成さ
れているので、従来の逆T型構造ではない通常のゲート
構造であって、逆T型トランジスタと同一の特性を有す
るので、従来の製造工程上多い問題があり、かつ工程が
複雑な逆T型構造のトランジスタに比べて、容易に製造
することができ、しかも逆T型構造のトランジスタの向
上された特性と同一の特性を有するトランジスタを実現
することができる。
【図面の簡単な説明】
【図1】従来の逆T型LDD構造のトランジスタを示す
図である。
図である。
【図2】従来の逆T型LDD構造のトランジスタを示す
図である。
図である。
【図3】従来の逆T型LDD構造のトランジスタを示す
図である。
図である。
【図4】従来の逆T型LDD構造のトランジスタを示す
図である。
図である。
【図5】従来の逆T型LDD構造のトランジスタを示す
図である。
図である。
【図6】従来の逆T型LDD構造のトランジスタを示す
図である。
図である。
【図7】従来の逆T型LDD構造のトランジスタを示す
図である。
図である。
【図8】従来の逆T型LDD構造のトランジスタを示す
図である。
図である。
【図9】本発明によるLDD構造のトランジスタの製造
方法を示す工程図である。
方法を示す工程図である。
【図10】本発明によるLDD構造のトランジスタの製
造方法を示す工程図である。
造方法を示す工程図である。
【図11】本発明によるLDD構造のトランジスタの製
造方法を示す工程図である。
造方法を示す工程図である。
【図12】本発明によるLDD構造のトランジスタの製
造方法を示す工程図である。
造方法を示す工程図である。
【図13】本発明によるLDD構造のトランジスタの製
造方法を示す工程図である。
造方法を示す工程図である。
【図14】本発明によるLDD構造のトランジスタの製
造方法を示す工程図である。
造方法を示す工程図である。
【図15】本発明によるLDD構造のトランジスタの製
造方法を示す工程図である。
造方法を示す工程図である。
1 半導体基板 2 フィールド酸化膜 3 低濃度の不純物領域(n- 領域) 4 第1絶縁膜 5 第2絶縁膜スペーサ 6 不純物領域(p型領域) 7 ゲート絶縁膜 8 ゲート 9 n+ ソース/ドレイン領域
Claims (12)
- 【請求項1】 第1導電型の半導体基板(1)に、第2
導電型の不純物を低濃度でイオン注入して第2導電型の
低濃度の不純物領域(3)を形成する工程と、 前記低濃度の不純物領域(3)上に第1絶縁膜(4)を
形成した後、所定部分を選択的にエッチングする工程
と、 前記エッチングされた第1絶縁膜(4)の側壁に、第2
絶縁膜スペーサ(5)を形成する工程と、 前記第1絶縁膜(4)および第2絶縁膜スペーサ(5)
をマスクとして第1導電型の不純物を選択的にイオン注
入して、半導体基板の所定領域に基板の濃度と異なる第
1導電型の不純物領域(6)を形成する工程と、 前記第2絶縁膜スペーサを除去する工程と、 前記第1絶縁膜が選択的にエッチングされた領域上にゲ
ート絶縁膜(7)を形成する工程と、 前記ゲート絶縁膜(7)上にゲート(8)を形成する工
程と、 前記第1絶縁膜を除去する工程と、 前記ゲート(8)をマスクとして前記第2導電型の不純
物を選択的に高濃度でイオン注入して第2導電型の高濃
度のソース/ドレイン領域(9)を形成する工程と、を
含むことを特徴とするトランジスタの製造方法。 - 【請求項2】 前記第2導電型の低濃度の不純物領域
(3)は、n- 領域であることを特徴とする請求項1記
載のトランジスタの製造方法。 - 【請求項3】 前記第1絶縁膜(4)は、窒化膜である
ことを特徴とする請求項1記載のトランジスタの製造方
法。 - 【請求項4】 前記第2絶縁膜スペーサ(5)は、第1
絶縁膜を形成した後所定部分を選択的にエッチングする
工程後に、結果物の全面に酸化膜を蒸着したのちエッチ
ングバックして形成することを特徴とする請求項1記載
のトランジスタの製造方法。 - 【請求項5】 前記第1絶縁膜は、酸化膜であることを
特徴とする請求項1記載のトランジスタの製造方法。 - 【請求項6】 前記第2絶縁膜スペーサ(5)の形成
は、第1絶縁膜(4)を形成する工程、第2絶縁膜スペ
ーサ(5)の所定部分を選択的エッチングする工程後
に、それで得られたものの全面に窒化膜を蒸着する工
程、この窒化膜をエッチングバックしてスペーサを形成
する工程、を含むことを特徴とする請求項1記載のトラ
ンジスタの製造方法。 - 【請求項7】 前記第1導電型の不純物領域(6)は、
チャネル領域およびパンチスルー防止領域であることを
特徴とする請求項1記載のトランジスタの製造方法。 - 【請求項8】 前記ソース/ドレイン領域(9)は、n
+ 領域からなることを特徴とする請求項1記載のトラン
ジスタの製造方法。 - 【請求項9】 第2導電型の半導体基板(1)内に形成
された第1導電型のウェル領域に、第2導電型の不純物
を低濃度でイオン注入して第2導電型の低濃度の不純物
領域(3)を形成する工程と、 前記低濃度の不純物領域(3)上に第1絶縁膜(4)を
形成した後、所定部分を選択的にエッチングする工程
と、 前記エッチングされた第1絶縁膜(4)の側壁に、第2
絶縁膜スペーサ(5)を形成する工程と、 前記第1絶縁膜(4)および第2絶縁膜スペーサ(5)
をマスクとして第1導電型の不純物を選択的にイオン注
入して半導体基板の所定領域に、第1導電型の不純物領
域(6)形成する工程と、 前記第2絶縁膜スペーサ(5)を除去する工程と、 前記第1絶縁膜が選択的にエッチングされた領域上にゲ
ート絶縁膜(7)を形成する工程と、 前記ゲート絶縁膜(7)上にゲート(8)を形成する工
程と、 前記第1絶縁膜(4)を除去する工程と、 前記ゲート(8)をマスクとして前記第2導電型の不純
物を選択的に高濃度でイオン注入して第2導電型の高濃
度でソース/ドレイン領域(9)を形成する工程と、を
含むことを特徴とするトランジスタの製造方法。 - 【請求項10】 前記第2導電型の低濃度の不純物領域
(3)は、p- 領域であることを特徴とする請求項9記
載のトランジスタの製造方法。 - 【請求項11】 前記第1導電型の不純物領域(6)
は、チャネル領域およびパンチスルー防止領域であるn
型領域であることを特徴とする請求項9記載のトランジ
スタの製造方法。 - 【請求項12】 前記ソース/ドレイン領域(9)は、
p+ 領域からなることを特徴とする請求項9記載のトラ
ンジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34465393A JPH07109888B2 (ja) | 1993-12-21 | 1993-12-21 | トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34465393A JPH07109888B2 (ja) | 1993-12-21 | 1993-12-21 | トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07202175A JPH07202175A (ja) | 1995-08-04 |
JPH07109888B2 true JPH07109888B2 (ja) | 1995-11-22 |
Family
ID=18370940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34465393A Expired - Fee Related JPH07109888B2 (ja) | 1993-12-21 | 1993-12-21 | トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07109888B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4712207B2 (ja) * | 2000-07-21 | 2011-06-29 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-12-21 JP JP34465393A patent/JPH07109888B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07202175A (ja) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100234700B1 (ko) | 반도체 소자의 제조방법 | |
JP2897004B2 (ja) | Cmosfet製造方法 | |
KR20020067795A (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
JPH11121739A (ja) | 半導体装置及びその製造方法 | |
JPH06326306A (ja) | Mosトランジスタおよびその製造方法 | |
JP4489467B2 (ja) | 半導体装置の形成方法 | |
JPS6055665A (ja) | 半導体装置の製造方法 | |
US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
KR100596444B1 (ko) | 반도체 소자 및 그의 제조방법 | |
US6323077B1 (en) | Inverse source/drain process using disposable sidewall spacer | |
JP2730535B2 (ja) | 半導体装置の製造方法 | |
JP2633104B2 (ja) | 半導体装置の製造方法 | |
JP3049496B2 (ja) | Mosfetの製造方法 | |
JPH07109888B2 (ja) | トランジスタの製造方法 | |
KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
JPH07153953A (ja) | ポリサイド構造を有するゲート電極形成方法 | |
KR100676194B1 (ko) | 씨모스(cmos) 트랜지스터 제조방법 | |
KR940010543B1 (ko) | 모스 트랜지스터의 제조방법 | |
JPH0661438A (ja) | 半導体装置の製造方法 | |
JP3366709B2 (ja) | Mosトランジスタの製造方法 | |
KR100301815B1 (ko) | 반도체소자 및 그의 제조방법 | |
JP3035996B2 (ja) | Mis型半導体装置の製造方法 | |
JP2002076137A (ja) | 半導体装置及びその製造方法 | |
KR100487503B1 (ko) | 반도체장치및그의제조방법 | |
KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |