JP3037002B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3037002B2 JP3037002B2 JP4318100A JP31810092A JP3037002B2 JP 3037002 B2 JP3037002 B2 JP 3037002B2 JP 4318100 A JP4318100 A JP 4318100A JP 31810092 A JP31810092 A JP 31810092A JP 3037002 B2 JP3037002 B2 JP 3037002B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time constant
- level
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、オーディオ機器等にお
ける信号処理装置、特に入力信号のレベルに応じて処理
を変更するものに関する。
ける信号処理装置、特に入力信号のレベルに応じて処理
を変更するものに関する。
【０００２】
【従来の技術】デジタル処理技術の進歩に伴い、各種分
野においてデジタル処理が採用されるようになってきて
おり、オーディオ機器においてもデジタル処理が採用さ
れるようになってきている。
野においてデジタル処理が採用されるようになってきて
おり、オーディオ機器においてもデジタル処理が採用さ
れるようになってきている。
【０００３】一方、音声信号の処理においては、入力信
号のレベルに応じて処理の内容を変更しなければならな
い場合が各種ある。例えば、オーディオアンプにおける
ダイナミックレンジのコンプレッサは、入力レベルが０
ｄＢで入力信号をそのまま出力し、入力レベルが−６０
ｄＢで入力信号を６ｄＢアップして出力し、０ｄＢ〜−
６０ｄＢでは、ゲイン量を連続的に変化させ、オーディ
オ機器からの出力を聴きやすいものにしている。
号のレベルに応じて処理の内容を変更しなければならな
い場合が各種ある。例えば、オーディオアンプにおける
ダイナミックレンジのコンプレッサは、入力レベルが０
ｄＢで入力信号をそのまま出力し、入力レベルが−６０
ｄＢで入力信号を６ｄＢアップして出力し、０ｄＢ〜−
６０ｄＢでは、ゲイン量を連続的に変化させ、オーディ
オ機器からの出力を聴きやすいものにしている。
【０００４】そして、このようなコンプレッサのゲイン
量の変更は、入力信号の変化状態に応じて、その追従状
態を変更している。すなわち、入力信号が低レベルから
高レベルに大きく変化した際（アタック時）において
は、追従を速くし、入力信号が高レベルから低レベルに
変化した際（リリース時）においては追従を遅くしてい
る。
量の変更は、入力信号の変化状態に応じて、その追従状
態を変更している。すなわち、入力信号が低レベルから
高レベルに大きく変化した際（アタック時）において
は、追従を速くし、入力信号が高レベルから低レベルに
変化した際（リリース時）においては追従を遅くしてい
る。
【０００５】さらに、アタック時において、入力信号レ
ベルの変動量が大きいほど追従を速くすることも行われ
ている。そして、この入力レベル変動への追従をアナロ
グで行う場合には、抵抗とコンデンサからなる積分回路
の抵抗にダイオードを並列接続することで達成できる。
ベルの変動量が大きいほど追従を速くすることも行われ
ている。そして、この入力レベル変動への追従をアナロ
グで行う場合には、抵抗とコンデンサからなる積分回路
の抵抗にダイオードを並列接続することで達成できる。
【０００６】一方、デジタル回路において、このような
特性を得ようとした場合には、時定数の異なるローパス
フィルタを複数用意し、入力レベルの変化量に応じて切
り替えることになる。
特性を得ようとした場合には、時定数の異なるローパス
フィルタを複数用意し、入力レベルの変化量に応じて切
り替えることになる。
【０００７】
【発明が解決しようとする課題】しかし、このようなロ
ーパスフィルタ切り換えの処理は複雑であり、各種の問
題があった。すなわち、ＤＳＰ（デジタル・シグナル・
プロセッサ）でこのような処理する行う場合、プログラ
ムが長くなり、またローパスフィルタの時定数設定のた
めのテーブルが大きくなってしまうという問題点があっ
た。さらに、時定数の数には限界があるため、時定数を
スムーズに変化させることができず、また係数切り換え
時に切り換えノイズが発生するという問題点もあった。
ーパスフィルタ切り換えの処理は複雑であり、各種の問
題があった。すなわち、ＤＳＰ（デジタル・シグナル・
プロセッサ）でこのような処理する行う場合、プログラ
ムが長くなり、またローパスフィルタの時定数設定のた
めのテーブルが大きくなってしまうという問題点があっ
た。さらに、時定数の数には限界があるため、時定数を
スムーズに変化させることができず、また係数切り換え
時に切り換えノイズが発生するという問題点もあった。
【０００８】
【課題を解決するための手段】本発明は、入力信号に対
する信号処理を入力信号のレベルに応じて変更する信号
処理装置において、入力信号のレベルを検出する入力レ
ベル検出部と、この入力レベル検出部において検出した
入力レベルから入力レベルの変動に応じた時定数で変化
する制御信号を生成する時定数制御部と、この時定数制
御部からの制御信号に応じて入力信号を処理するメイン
信号処理部と、を有し、前記時定数制御部は、前記検出
した信号レベルを第１の時定数で積分する第１積分回路
と、前記検出した信号レベルを第２の時定数で積分する
第２積分回路と、この第１および第２積分回路の両方の
出力の差に基づいた時定数で前記検出した信号レベルを
積分する第３積分回路と、を含み、第３積分回路の出力
に前記制御信号を得ることを特徴とする。
する信号処理を入力信号のレベルに応じて変更する信号
処理装置において、入力信号のレベルを検出する入力レ
ベル検出部と、この入力レベル検出部において検出した
入力レベルから入力レベルの変動に応じた時定数で変化
する制御信号を生成する時定数制御部と、この時定数制
御部からの制御信号に応じて入力信号を処理するメイン
信号処理部と、を有し、前記時定数制御部は、前記検出
した信号レベルを第１の時定数で積分する第１積分回路
と、前記検出した信号レベルを第２の時定数で積分する
第２積分回路と、この第１および第２積分回路の両方の
出力の差に基づいた時定数で前記検出した信号レベルを
積分する第３積分回路と、を含み、第３積分回路の出力
に前記制御信号を得ることを特徴とする。
【０００９】
【作用】このように、時定数の異なる第１および第２積
分回路の出力に基づいて、第３積分回路の時定数を制御
する。そして、この第３積分回路の出力に基づいて、メ
イン信号処理回路の信号処理を制御する制御信号を得
る。従って、入力信号のレベル変化に対応した制御信号
を得ることができ、この制御信号を用いて所望の信号処
理を行うことができる。特に、デジタル処理において、
簡易な回路により、時定数を連続的に変換させることが
できる。
分回路の出力に基づいて、第３積分回路の時定数を制御
する。そして、この第３積分回路の出力に基づいて、メ
イン信号処理回路の信号処理を制御する制御信号を得
る。従って、入力信号のレベル変化に対応した制御信号
を得ることができ、この制御信号を用いて所望の信号処
理を行うことができる。特に、デジタル処理において、
簡易な回路により、時定数を連続的に変換させることが
できる。
【００１０】
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図１は、実施例の全体構成を示すブロッ
ク図であり、入力信号のレベルを検出する入力レベル検
出部１０、入力レベル検出部１０において検出した入力
レベルから入力レベルの変動に応じた時定数で応答する
制御信号を生成する時定数制御部２０および時定数制御
部２０からの制御信号に応じて入力信号を処理するメイ
ン信号処理部３０からなっている。
いて説明する。図１は、実施例の全体構成を示すブロッ
ク図であり、入力信号のレベルを検出する入力レベル検
出部１０、入力レベル検出部１０において検出した入力
レベルから入力レベルの変動に応じた時定数で応答する
制御信号を生成する時定数制御部２０および時定数制御
部２０からの制御信号に応じて入力信号を処理するメイ
ン信号処理部３０からなっている。
【００１１】入力レベル検出部１０は、絶対値回路１
２、積分回路１４、対数変換回路１６からなっており、
入力信号の絶対値を積分し、対数変換することによっ
て、入力信号の振幅に対応する入力レベル信号を出力す
る。
２、積分回路１４、対数変換回路１６からなっており、
入力信号の絶対値を積分し、対数変換することによっ
て、入力信号の振幅に対応する入力レベル信号を出力す
る。
【００１２】時定数制御部２０は、基本的には、第１積
分回路２１、第２積分回路２２、減算器２３、絶対値回
路２４および第３積分回路２５からなっており、時定数
の異なる第１および第２積分回路２１、２２の出力の差
を減算器２３で計算し、この減算結果の絶対値に応じて
第３積分回路２５の時定数を制御する。そして、このよ
うにして時定数が決定された第３積分回路２５の出力が
制御信号として出力される。
分回路２１、第２積分回路２２、減算器２３、絶対値回
路２４および第３積分回路２５からなっており、時定数
の異なる第１および第２積分回路２１、２２の出力の差
を減算器２３で計算し、この減算結果の絶対値に応じて
第３積分回路２５の時定数を制御する。そして、このよ
うにして時定数が決定された第３積分回路２５の出力が
制御信号として出力される。
【００１３】メイン信号処理部３０は、例えば入力信号
に対しダイナミックレンジの圧縮処理を施すコンプレッ
サであり、この圧縮処理の内容を制御信号に応じて変化
させる。
に対しダイナミックレンジの圧縮処理を施すコンプレッ
サであり、この圧縮処理の内容を制御信号に応じて変化
させる。
【００１４】図２に時定数制御部２０の具体的構成を示
す。このように、第１〜第３積分回路２１、２２、２５
はそれぞれ１次のＩＩＲローパスフィルタから構成され
ている。すなわち、入力信号は係数乗算器ａを介し加算
器ｂに入力されると共に、遅延回路ｃおよび係数乗算器
ｄを介し加算器ｂに入力される。また、加算器ｂの出力
は遅延回路ｅおよび係数乗算器ｆを介し、加算器ｂにフ
ィードバック入力される。そして、各積分回路は係数乗
算器ａ、ｄ、ｆにおいて乗算する係数α、β、γの設定
によって、それぞれの積分（ローバスフィルタ）の時定
数が設定される。
す。このように、第１〜第３積分回路２１、２２、２５
はそれぞれ１次のＩＩＲローパスフィルタから構成され
ている。すなわち、入力信号は係数乗算器ａを介し加算
器ｂに入力されると共に、遅延回路ｃおよび係数乗算器
ｄを介し加算器ｂに入力される。また、加算器ｂの出力
は遅延回路ｅおよび係数乗算器ｆを介し、加算器ｂにフ
ィードバック入力される。そして、各積分回路は係数乗
算器ａ、ｄ、ｆにおいて乗算する係数α、β、γの設定
によって、それぞれの積分（ローバスフィルタ）の時定
数が設定される。
【００１５】すなわち、各積分回路の係数α、β、γ
は、 α＝β ， γ＝１−２α の関係に設定され、０＜α＜１である。
は、 α＝β ， γ＝１−２α の関係に設定され、０＜α＜１である。
【００１６】そして、αが０に近いと時定数が大きく、
１に近いと時定数が小さい。そこで、第１積分回路２１
における係数αを第２積分回路２２の係数αに比較して
大きく（１に近く）設定することにより、図３に示すよ
うに、入力レベルがステップ状に立ち上がった際に、第
１積分回路２１の出力は比較的速く立ち上がり、第２積
分回路２２の出力はゆっくり立ち上がる。そして、減算
器２３において両者の差をとることにより、ステップ状
の立ち上がりに対し、一旦値が上昇した後、０に戻る波
形を得ることができる。
１に近いと時定数が小さい。そこで、第１積分回路２１
における係数αを第２積分回路２２の係数αに比較して
大きく（１に近く）設定することにより、図３に示すよ
うに、入力レベルがステップ状に立ち上がった際に、第
１積分回路２１の出力は比較的速く立ち上がり、第２積
分回路２２の出力はゆっくり立ち上がる。そして、減算
器２３において両者の差をとることにより、ステップ状
の立ち上がりに対し、一旦値が上昇した後、０に戻る波
形を得ることができる。
【００１７】ここで、この減算器２３の出力は、入力の
レベル変化に応じた立ち上がり量を有するものになって
いる。そこで、この減算器２３の出力を利用して第３積
分回路２５における時定数を変化させれば、入力信号の
レベル変化量に応じた時定数での積分（ローパスフィル
タ）が達成できる。なお、絶対値回路２４は、リリース
時においても正の値を得、これを用いて時定数制御を行
うためのものである。
レベル変化に応じた立ち上がり量を有するものになって
いる。そこで、この減算器２３の出力を利用して第３積
分回路２５における時定数を変化させれば、入力信号の
レベル変化量に応じた時定数での積分（ローパスフィル
タ）が達成できる。なお、絶対値回路２４は、リリース
時においても正の値を得、これを用いて時定数制御を行
うためのものである。
【００１８】そして、第３積分回路２５の時定数を制御
するためには、ここにおける係数乗算器の係数ａを絶対
値回路２４の出力に応じて変化させれば良い。但し、絶
対値回路２４の出力は必ずしも０〜１の値を取るとは限
らないため、図２に示すように係数ｋを乗算する係数乗
算器２６を設け、これによって値の大きさを調整する。
そして、この係数乗算器２６の出力αを第３積分回路２
５における２つの係数乗算器ａ、ｄに供給すると共に、
１−ｋα演算器２７を介しもう１つの係数乗算器ｆに供
給することによって、第３積分回路２５は入力信号の変
化量が大きい時に時定数が小さく、入力信号の変化量が
小さいときに時定数が大きくなる。そこで、第３積分回
路２５の出力は、入力信号の大きさに対応したものであ
ると共に、レベル信号の変化量が大きい時には速く追従
し、変化量が小さい時にはゆっくり追従する入力レベル
検出信号となる。
するためには、ここにおける係数乗算器の係数ａを絶対
値回路２４の出力に応じて変化させれば良い。但し、絶
対値回路２４の出力は必ずしも０〜１の値を取るとは限
らないため、図２に示すように係数ｋを乗算する係数乗
算器２６を設け、これによって値の大きさを調整する。
そして、この係数乗算器２６の出力αを第３積分回路２
５における２つの係数乗算器ａ、ｄに供給すると共に、
１−ｋα演算器２７を介しもう１つの係数乗算器ｆに供
給することによって、第３積分回路２５は入力信号の変
化量が大きい時に時定数が小さく、入力信号の変化量が
小さいときに時定数が大きくなる。そこで、第３積分回
路２５の出力は、入力信号の大きさに対応したものであ
ると共に、レベル信号の変化量が大きい時には速く追従
し、変化量が小さい時にはゆっくり追従する入力レベル
検出信号となる。
【００１９】従って、この第３積分回路２５の出力をメ
イン信号処理部３０に制御信号として供給し、ここでこ
の制御信号に応じてダイナミックレンジの圧縮処理を行
えば、所望の特性のダイナミックレンジの圧縮処理を行
うことができる。
イン信号処理部３０に制御信号として供給し、ここでこ
の制御信号に応じてダイナミックレンジの圧縮処理を行
えば、所望の特性のダイナミックレンジの圧縮処理を行
うことができる。
【００２０】なお、このダイナミックレンジの圧縮処理
は、従来例において記載したように、入力信号レベルが
０ｄＢで入力信号をそのまま出力し、入力レベルが−６
０ｄＢで入力信号を６ｄＢアップして出力し、０ｄＢ〜
−６０ｄＢでは、ゲイン量を連続的に変化させるもので
あり、入力の変化に応じて、ゲインを調整するものであ
る。
は、従来例において記載したように、入力信号レベルが
０ｄＢで入力信号をそのまま出力し、入力レベルが−６
０ｄＢで入力信号を６ｄＢアップして出力し、０ｄＢ〜
−６０ｄＢでは、ゲイン量を連続的に変化させるもので
あり、入力の変化に応じて、ゲインを調整するものであ
る。
【００２１】また、本実施例によれば、第１積分回路２
１と第２積分回路２２の時定数を変更したり、係数乗算
器２６の係数を変更することで、第３積分回路２５にお
ける時定数の変化幅を簡単に変更することができる。従
って、各種調整を非常に簡単に行うことができる。
１と第２積分回路２２の時定数を変更したり、係数乗算
器２６の係数を変更することで、第３積分回路２５にお
ける時定数の変化幅を簡単に変更することができる。従
って、各種調整を非常に簡単に行うことができる。
【００２２】さらに、アタック時の時定数は入力レベル
の変化量に応じて変更するが、リリース時の時定数は比
較的長い１つの時定数に固定する場合、上述の絶対値回
路２４に代えて閾値回路を設けると良い。すなわち、図
４に示すように、減算器２３からの出力が一定値以下の
場合所定の閾値の値を固定する。このようにすると、リ
リースの場合には、減算器２３の出力は負になるため、
必ず閾値以下であり、時定数は閾値に設定されることに
なる。そこで、第３積分回路２５のリリース時の時定数
を１つの時定数に固定することができ、アタック時に
は、上述と同様に入力レベルの変化量に応じて時定数が
変化することになる。
の変化量に応じて変更するが、リリース時の時定数は比
較的長い１つの時定数に固定する場合、上述の絶対値回
路２４に代えて閾値回路を設けると良い。すなわち、図
４に示すように、減算器２３からの出力が一定値以下の
場合所定の閾値の値を固定する。このようにすると、リ
リースの場合には、減算器２３の出力は負になるため、
必ず閾値以下であり、時定数は閾値に設定されることに
なる。そこで、第３積分回路２５のリリース時の時定数
を１つの時定数に固定することができ、アタック時に
は、上述と同様に入力レベルの変化量に応じて時定数が
変化することになる。
【００２３】このように、本実施例によれば、デジタル
回路において、入力信号の変化量に応じた時定数で入力
信号レベルの検出が行え、このレベル信号を用いて、所
望の信号処理を行うことができる。なお、他の信号処理
においても、このような特性が必要であれば、利用でき
ることはいうまでもない。
回路において、入力信号の変化量に応じた時定数で入力
信号レベルの検出が行え、このレベル信号を用いて、所
望の信号処理を行うことができる。なお、他の信号処理
においても、このような特性が必要であれば、利用でき
ることはいうまでもない。
【００２４】
【発明の効果】以上説明したように、本発明に係る信号
処理装置によれば、デジタル信号処理において、入力信
号レベルの変化量に応じた時定数でのレベル検出が行
え、これを利用して、好適な信号処理を行うことができ
る。特に、簡易な回路により、時定数の連続的に変換さ
せることができる。
処理装置によれば、デジタル信号処理において、入力信
号レベルの変化量に応じた時定数でのレベル検出が行
え、これを利用して、好適な信号処理を行うことができ
る。特に、簡易な回路により、時定数の連続的に変換さ
せることができる。
【図１】実施例の全体構成を示すブロック図。
【図２】時定数制御部２０の構成を示すブロック図。
【図３】各部の波形を示す説明図。
【図４】閾値設定による処理の説明図。
１０ 入力レベル検出部 ２０ 時定数制御部 ３０ メイン信号処理部
Claims (1)
- 【請求項１】 入力信号に対する信号処理を入力信号の
レベルに応じて変更する信号処理装置において、入力信号のレベルを検出する入力レベル検出部と、 この入力レベル検出部において検出した入力レベルから
入力レベルの変動に応じた時定数で変化する制御信号を
生成する時定数制御部と、 この時定数制御部からの制御信号に応じて入力信号を処
理するメイン信号処理部と、 を有し、 前記時定数制御部は、 前記検出した信号レベルを第１の時定数で積分する第１
積分回路と、 前記検出した信号レベルを第２の時定数で積分する第２
積分回路と、 この第１および第２積分回路の両方の出力の差に基づい
た時定数で前記検出した信号レベルを積分する第３積分
回路と、 を含み、 第３積分回路の出力に前記制御信号を得る ことを特徴と
する信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318100A JP3037002B2 (ja) | 1992-11-27 | 1992-11-27 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318100A JP3037002B2 (ja) | 1992-11-27 | 1992-11-27 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164277A JPH06164277A (ja) | 1994-06-10 |
| JP3037002B2 true JP3037002B2 (ja) | 2000-04-24 |
Family
ID=18095492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4318100A Expired - Fee Related JP3037002B2 (ja) | 1992-11-27 | 1992-11-27 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3037002B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3466546B2 (ja) | 2000-06-27 | 2003-11-10 | 松下電器産業株式会社 | 時定数処理回路、時定数処理方法、音声圧縮装置、音声伸長装置、音声圧縮方法、音声伸長方法、および記録媒体 |
| US7333623B2 (en) | 2002-03-26 | 2008-02-19 | Oticon A/S | Method for dynamic determination of time constants, method for level detection, method for compressing an electric audio signal and hearing aid, wherein the method for compression is used |
| US7439439B2 (en) * | 2004-03-09 | 2008-10-21 | Electrolux Home Products, Inc. | Appliance audio notification device |
| JP2011066604A (ja) * | 2009-09-16 | 2011-03-31 | Clarion Co Ltd | 音量制御装置 |
| US8842852B1 (en) | 2011-07-28 | 2014-09-23 | James K. Waller, Jr. | Audio dynamics processing control system with exponential release response |
-
1992
- 1992-11-27 JP JP4318100A patent/JP3037002B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06164277A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208866A (en) | On-board vehicle automatic sound volume adjusting apparatus | |
| EP0297461B1 (en) | Amplitude compressing/Expanding circuit | |
| US5923767A (en) | Digital audio processing | |
| JP3037002B2 (ja) | 信号処理装置 | |
| JP2003299181A (ja) | オーディオ信号処理装置及びオーディオ信号処理方法 | |
| US5923768A (en) | Digital audio processing | |
| KR950007310B1 (ko) | 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스 | |
| JP2757740B2 (ja) | ディストーション回路 | |
| JP3278864B2 (ja) | デジタルオートゲインコントローラ | |
| JP2786643B2 (ja) | ハウリング防止装置 | |
| JP3683978B2 (ja) | 飽和信号処理装置 | |
| JPH06164275A (ja) | 信号処理装置 | |
| JP2953923B2 (ja) | 音場制御システム | |
| JP3119677B2 (ja) | 信号処理回路 | |
| GB2310983A (en) | Digital audio processing | |
| JPH06152291A (ja) | 入力信号のダイナミックレンジ圧縮装置 | |
| JPH06303690A (ja) | マイクロホン装置 | |
| JP3021194B2 (ja) | 映像機器におけるクシ型フィルタ | |
| JPH0447486B2 (ja) | ||
| JP3687096B2 (ja) | 音響信号コンプレッサ装置 | |
| JPH04117874A (ja) | 映像信号処理装置 | |
| JP2674027B2 (ja) | 振幅圧縮伸長回路 | |
| JP2004112414A (ja) | オーディオコンプレッサ | |
| JPS62265810A (ja) | 信号処理回路 | |
| JPH0478046B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |