JPH0697319A - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JPH0697319A JPH0697319A JP24696292A JP24696292A JPH0697319A JP H0697319 A JPH0697319 A JP H0697319A JP 24696292 A JP24696292 A JP 24696292A JP 24696292 A JP24696292 A JP 24696292A JP H0697319 A JPH0697319 A JP H0697319A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- auxiliary
- pin
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体チップのボンディングパッド配列に関
係なく、パッケージのピン配列を設定し得る集積回路パ
ッケージを提供すること。 【構成】 本発明の半導体パッケージは、そのチップ搭
載領域周辺に相互に絶縁された帯状の導体片(補助リー
ド)３ａ，３ｂが配置されて成ることを特徴としてお
り、更に本発明の実施態様では、該帯状導体片の少なく
も一つは前記チップ１が載置される金属板と電気的に接
続されて形成されたもの、或いは該帯状導体片は、少な
くも上方にボンディングワイヤ５が配置される部分は絶
縁膜で被覆されたものとなっている。
係なく、パッケージのピン配列を設定し得る集積回路パ
ッケージを提供すること。 【構成】 本発明の半導体パッケージは、そのチップ搭
載領域周辺に相互に絶縁された帯状の導体片(補助リー
ド)３ａ，３ｂが配置されて成ることを特徴としてお
り、更に本発明の実施態様では、該帯状導体片の少なく
も一つは前記チップ１が載置される金属板と電気的に接
続されて形成されたもの、或いは該帯状導体片は、少な
くも上方にボンディングワイヤ５が配置される部分は絶
縁膜で被覆されたものとなっている。
Description
【０００１】
【産業上の利用分野】本発明は集積回路(ＩＣ)チップを
搭載するパッケージの構造に関わるものである。
搭載するパッケージの構造に関わるものである。
【０００２】単品で供給され、ユーザが基板に搭載して
使用するＩＣは、パッケージに封入されて供給されるの
が通常の形態である。ユーザにとって、パッケージのピ
ン配列はメーカーが異なっても同じ機能のＩＣでは共通
であることが望ましく、工業会などの統一規格として設
定されるのが通常である。パッケージの規格が定まれ
ば、ＩＣチップのボンディングパッド配置はパッケージ
のピン配列に合わせて設計することができる。
使用するＩＣは、パッケージに封入されて供給されるの
が通常の形態である。ユーザにとって、パッケージのピ
ン配列はメーカーが異なっても同じ機能のＩＣでは共通
であることが望ましく、工業会などの統一規格として設
定されるのが通常である。パッケージの規格が定まれ
ば、ＩＣチップのボンディングパッド配置はパッケージ
のピン配列に合わせて設計することができる。
【０００３】しかしながら、ＩＣチップ開発の段階で
は、望ましいピン配列が確立されるまでの試行錯誤や、
先行して発表された製品のピン配列に合わせる等の事情
のため、チップのパッド配列がパッケージのピン配列に
適合しない事態がしばしば発生する。
は、望ましいピン配列が確立されるまでの試行錯誤や、
先行して発表された製品のピン配列に合わせる等の事情
のため、チップのパッド配列がパッケージのピン配列に
適合しない事態がしばしば発生する。
【０００４】かかる状況は特にアナログＩＣに多く発生
するが、品種当たりの生産数が少ないアナログＩＣで
は、チップの再設計は極力避けたいという強い希望があ
る。
するが、品種当たりの生産数が少ないアナログＩＣで
は、チップの再設計は極力避けたいという強い希望があ
る。
【０００５】
【従来の技術と発明が解決しようとする課題】図４(a)
及び(b)はＩＣチップが装填された公知のセラミックパ
ッケージを示す平面図及びＸ−Ｘ' 断面図である。セラ
ミックパッケージ２は金属板21、セラミック板22及びセ
ラミックの枠23を焼成して一体化したものであり、セラ
ミック板の中央に開けられた窓の中にＩＣチップ１が載
置され、金属板に接着される。
及び(b)はＩＣチップが装填された公知のセラミックパ
ッケージを示す平面図及びＸ−Ｘ' 断面図である。セラ
ミックパッケージ２は金属板21、セラミック板22及びセ
ラミックの枠23を焼成して一体化したものであり、セラ
ミック板の中央に開けられた窓の中にＩＣチップ１が載
置され、金属板に接着される。
【０００６】セラミック板22の床面には、ピン41〜46の
夫々に接続された接続用パターン３(以下、リード)が設
けられており、ＩＣチップのボンディングパッド(図示
せず、以下、パッド)とリードの間がボンディングワイ
ヤ５で接続されると、ピンを通じてＩＣへの信号の入出
力が可能となる。ピンの配列、すなわちどのピンがＩＣ
のどの端子に接続されるか、は標準規格などで定まって
おり、チップ側でこれに合わせることになる。
夫々に接続された接続用パターン３(以下、リード)が設
けられており、ＩＣチップのボンディングパッド(図示
せず、以下、パッド)とリードの間がボンディングワイ
ヤ５で接続されると、ピンを通じてＩＣへの信号の入出
力が可能となる。ピンの配列、すなわちどのピンがＩＣ
のどの端子に接続されるか、は標準規格などで定まって
おり、チップ側でこれに合わせることになる。
【０００７】図４のように、リードの並び方とＩＣチッ
プのパッドの並び方が一致している場合はボンディング
ワイヤどうしが交差することはなく、最短距離の接続が
可能であるが、ＩＣチップを設計した後にパッケージ側
の仕様が変更された等の理由で、両方の配列が合わない
状況が出来した場合など、ワイヤの接続をそれに合わせ
ようとすると、ワイヤどうしが交差してしまうことも起
こる。
プのパッドの並び方が一致している場合はボンディング
ワイヤどうしが交差することはなく、最短距離の接続が
可能であるが、ＩＣチップを設計した後にパッケージ側
の仕様が変更された等の理由で、両方の配列が合わない
状況が出来した場合など、ワイヤの接続をそれに合わせ
ようとすると、ワイヤどうしが交差してしまうことも起
こる。
【０００８】パッケージ内でワイヤが交差していると、
機械的な衝撃を受けた時にワイヤが短絡するおそれがあ
るので、ワイヤボンディングではワイヤどうしの交差は
禁止されており、このようなチップとパッケージの組み
合わせではＩＣを形成することができず、ＩＣチップを
再設計しなければならなくなる。
機械的な衝撃を受けた時にワイヤが短絡するおそれがあ
るので、ワイヤボンディングではワイヤどうしの交差は
禁止されており、このようなチップとパッケージの組み
合わせではＩＣを形成することができず、ＩＣチップを
再設計しなければならなくなる。
【０００９】本発明の目的は、パッド配列がピン配列と
一致しないＩＣチップをマウントしても交差配線を避け
ることが出来るセラミックパッケージを提供することで
あり、他の目的は高周波アナログＩＣをマウントするこ
とが出来る斯種パッケージを提供することである。
一致しないＩＣチップをマウントしても交差配線を避け
ることが出来るセラミックパッケージを提供することで
あり、他の目的は高周波アナログＩＣをマウントするこ
とが出来る斯種パッケージを提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明のセラミックパッケージは、該パッケージの
チップ搭載領域周辺に、相互に絶縁された帯状の補助リ
ードが配置されて成ることを特徴としており、更に、本
発明の実施態様では、該補助リードの少なくも一つは前
記チップが載置される金属板と電気的に接続されて形成
されたもの、或いは、該補助リードの、上方にボンディ
ングワイヤが配置される部分は絶縁膜で被覆されたもの
となっている。
め、本発明のセラミックパッケージは、該パッケージの
チップ搭載領域周辺に、相互に絶縁された帯状の補助リ
ードが配置されて成ることを特徴としており、更に、本
発明の実施態様では、該補助リードの少なくも一つは前
記チップが載置される金属板と電気的に接続されて形成
されたもの、或いは、該補助リードの、上方にボンディ
ングワイヤが配置される部分は絶縁膜で被覆されたもの
となっている。
【００１１】
【作用】本発明のパッケージを使用すれば、通常のパッ
ケージでは交差することになるワイヤの一方を、リード
／補助リード間と補助リード／パッド間に分けて形成す
ることができ、分割しない方のワイヤとこの補助配線パ
ターンを交差させることによってワイヤどうしの交差を
避け、而も所望のワイヤボンディングを行うことができ
る。
ケージでは交差することになるワイヤの一方を、リード
／補助リード間と補助リード／パッド間に分けて形成す
ることができ、分割しない方のワイヤとこの補助配線パ
ターンを交差させることによってワイヤどうしの交差を
避け、而も所望のワイヤボンディングを行うことができ
る。
【００１２】補助リードはセラミック板上に固定されて
いるので、これと交差するワイヤが動揺することがあっ
ても両者が短絡することはない。マウントすべきＩＣチ
ップが高周波型のものである場合には、高周波信号を入
出力するパッドへの接続に補助配線パターンを介在させ
るのは適当でないが、この種の端子どうしを入れ替えた
い事態に直面することは稀であり、大抵の場合、一方は
制御用直流信号の端子であるから、この直流信号用端子
の方を補助配線パターンを介して接続することにより、
高周波特性を犠牲にすることなく目的を達成することが
できる。
いるので、これと交差するワイヤが動揺することがあっ
ても両者が短絡することはない。マウントすべきＩＣチ
ップが高周波型のものである場合には、高周波信号を入
出力するパッドへの接続に補助配線パターンを介在させ
るのは適当でないが、この種の端子どうしを入れ替えた
い事態に直面することは稀であり、大抵の場合、一方は
制御用直流信号の端子であるから、この直流信号用端子
の方を補助配線パターンを介して接続することにより、
高周波特性を犠牲にすることなく目的を達成することが
できる。
【００１３】
【実施例】図１は本発明の第１の実施例を示す図であ
る。同図は平面図のみであるが、断面構造は図４と同様
であり、容易に推測できるので断面図は省略されてい
る。
る。同図は平面図のみであるが、断面構造は図４と同様
であり、容易に推測できるので断面図は省略されてい
る。
【００１４】同図の3aと3bが本発明で設けられた補助リ
ードである。ＩＣチップ１が載置される領域はおよそ５
ｍｍ×５ｍｍ程度であり、この領域を囲むように補助リ
ード3a,3bが設けられている。
ードである。ＩＣチップ１が載置される領域はおよそ５
ｍｍ×５ｍｍ程度であり、この領域を囲むように補助リ
ード3a,3bが設けられている。
【００１５】この補助リードはリード形成の際に同時に
形成されるが、セラミック板にタングステンでリードや
補助リードの基部を形成しておき、焼成後ニッケルめっ
きと金めっきを施して仕上げられる。補助配線パターン
の幅が0.2ｍｍの場合、金めっきの厚さが1.5μｍあれ
ば、その抵抗値は無視し得る程度に小となる。
形成されるが、セラミック板にタングステンでリードや
補助リードの基部を形成しておき、焼成後ニッケルめっ
きと金めっきを施して仕上げられる。補助配線パターン
の幅が0.2ｍｍの場合、金めっきの厚さが1.5μｍあれ
ば、その抵抗値は無視し得る程度に小となる。
【００１６】このパッケージにＩＣチップをマウントす
る際、図４(a)の接続の中でピン43と46の接続を入れ替
える必要が生じたとすると、図１のようにピン43のリー
ドと補助リード3aをワイヤ接続し、更に補助リード3aと
チップの右上のパッドとをワイヤ接続する。ピン46の方
も同様に、補助リード3bを仲介させて左下のパッドに接
続する。このようにして、ワイヤを交差させることなく
対角上の両パッドの接続を入れ替えることができる。
る際、図４(a)の接続の中でピン43と46の接続を入れ替
える必要が生じたとすると、図１のようにピン43のリー
ドと補助リード3aをワイヤ接続し、更に補助リード3aと
チップの右上のパッドとをワイヤ接続する。ピン46の方
も同様に、補助リード3bを仲介させて左下のパッドに接
続する。このようにして、ワイヤを交差させることなく
対角上の両パッドの接続を入れ替えることができる。
【００１７】図２は本発明の第２の実施例を示す図であ
る。ここでも同様の理由により断面図は省略されてい
る。本実施例では補助リードの形状が周回型ではなく帯
状であり、帯の幅その他の寸法や材質は第１の実施例と
同様である。
る。ここでも同様の理由により断面図は省略されてい
る。本実施例では補助リードの形状が周回型ではなく帯
状であり、帯の幅その他の寸法や材質は第１の実施例と
同様である。
【００１８】この実施例は、図４(a)のピン41と43の接
続を入れ替えた場合が示されている。図のように、補助
リード3c及び3dのみを使用して接続することにより、ピ
ン41と43の接続が入れ替えられる。この実施例のように
補助リードを細分しておけば、より複雑な組み合わせの
入れ替えにも対処することができる。なお、補助リード
3eと3fのように未使用のものが生じても何ら差し支えな
い。
続を入れ替えた場合が示されている。図のように、補助
リード3c及び3dのみを使用して接続することにより、ピ
ン41と43の接続が入れ替えられる。この実施例のように
補助リードを細分しておけば、より複雑な組み合わせの
入れ替えにも対処することができる。なお、補助リード
3eと3fのように未使用のものが生じても何ら差し支えな
い。
【００１９】以上の実施例は補助リードの形状を例示す
るものであるが、図３に示す実施例はＩＣの特性にも関
わるものである。この実施例のパッケージは、その断面
図である同図(b)から明らかなように、金属板21と補助
リード3gはスルーホールを通じて接続されており、平面
図である同図(a)に示されるように、ピン42と補助リー
ド3gをワイヤ接続することによってピン42をグラウンド
接続ピンとすることができる。このようにグラウンド電
位のピンを設けておくことにより、例えばピン41が高周
波入力端子である場合にも、近接ピンの影響が解消され
て安定した動作が実現することになる。また、この補助
リードとチップのグラウンド端子間をワイヤで接続して
も、同様の効果を得ることができる。
るものであるが、図３に示す実施例はＩＣの特性にも関
わるものである。この実施例のパッケージは、その断面
図である同図(b)から明らかなように、金属板21と補助
リード3gはスルーホールを通じて接続されており、平面
図である同図(a)に示されるように、ピン42と補助リー
ド3gをワイヤ接続することによってピン42をグラウンド
接続ピンとすることができる。このようにグラウンド電
位のピンを設けておくことにより、例えばピン41が高周
波入力端子である場合にも、近接ピンの影響が解消され
て安定した動作が実現することになる。また、この補助
リードとチップのグラウンド端子間をワイヤで接続して
も、同様の効果を得ることができる。
【００２０】本発明では実質的に交差結線が行われる場
合でも、ワイヤどうしの交差は生じないが、ワイヤが補
助リードを跨ぐことは起こる。そのような部分で両者が
接触することを防ぐために、補助リードの上面を絶縁膜
で被覆しておくことは有効である。その場合、補助リー
ドの全面を被覆するとワイヤ接続点の設定を制約するお
それがあるから、上方にワイヤが張られる可能性のある
部分だけを被覆するのが望ましい。
合でも、ワイヤどうしの交差は生じないが、ワイヤが補
助リードを跨ぐことは起こる。そのような部分で両者が
接触することを防ぐために、補助リードの上面を絶縁膜
で被覆しておくことは有効である。その場合、補助リー
ドの全面を被覆するとワイヤ接続点の設定を制約するお
それがあるから、上方にワイヤが張られる可能性のある
部分だけを被覆するのが望ましい。
【００２１】
【発明の効果】以上説明したように、本発明のセラミッ
クパッケージを使用すれば、パッケージのピン配列とパ
ッド配列が一致しないＩＣチップをマウントした場合に
も、ワイヤの交差なしにボンディングすることができ
る。また、本発明のセラミックパッケージを使用する際
に、直流電位を印加するパッドとピン間の接続に補助配
線パターンを使用するようにすれば、集積回路の高周波
特性を損なうことがない。
クパッケージを使用すれば、パッケージのピン配列とパ
ッド配列が一致しないＩＣチップをマウントした場合に
も、ワイヤの交差なしにボンディングすることができ
る。また、本発明のセラミックパッケージを使用する際
に、直流電位を印加するパッドとピン間の接続に補助配
線パターンを使用するようにすれば、集積回路の高周波
特性を損なうことがない。
【図１】 本発明の第１の実施例を示す平面図
【図２】 本発明の第２の実施例を示す平面図
【図３】 本発明の第３の実施例の構造を示す図
【図４】 従来のセラミックパッケージの構造を示す図
1 チップ 2 セラミックパッケージ 21 金属板 22 セラミック板 23 セラミック枠 3 リード 3a〜3g 補助リード 41〜46 ピン 5 ワイヤ
Claims (2)
- 【請求項１】 半導体チップ(1)を搭載し、外部に延在
する複数のピン(41〜44)に接続する複数の接続パターン
(3)が該半導体チップ(1)の近傍に配置され、該複数の接
続パターン(3)と該半導体チップ(1)とがそれぞれボンデ
ィングワイヤ(5)で接続されたセラミックパッケージで
あって、 該接続パターン(3)と該半導体チップ(1)との間に、該接
続パターン(3)の配列ピッチより長い導体片(3a〜3h)が
配置され、該接続パターン(3)と該半導体チップ(1)の任
意の接続が、該導体片(3a〜3h)を介して行われているこ
とを特徴とするセラミックパッケージ。 - 【請求項２】 請求項１のセラミックパッケージであっ
て、 前記帯状導体片の少なくも一つ(3g)は接地されているこ
とを特徴とするセラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24696292A JPH0697319A (ja) | 1992-09-17 | 1992-09-17 | セラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24696292A JPH0697319A (ja) | 1992-09-17 | 1992-09-17 | セラミックパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697319A true JPH0697319A (ja) | 1994-04-08 |
Family
ID=17156318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24696292A Withdrawn JPH0697319A (ja) | 1992-09-17 | 1992-09-17 | セラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697319A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034452A1 (fr) * | 1997-12-25 | 1999-07-08 | Seiko Instruments Inc. | Unite de production d'energie thermoelectrique et dispositif electronique portatif utilisant l'unite |
| CN103426844A (zh) * | 2012-05-22 | 2013-12-04 | 广州程星通信科技有限公司 | 宽带全密封微波器件封装 |
| US8659145B2 (en) | 2011-09-16 | 2014-02-25 | Renesas Electronics Corporation | Semiconductor device |
| CN104269382A (zh) * | 2014-08-20 | 2015-01-07 | 中国电子科技集团公司第五十五研究所 | 基于高温共烧陶瓷技术的x波段高可靠表贴型陶瓷外壳 |
-
1992
- 1992-09-17 JP JP24696292A patent/JPH0697319A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034452A1 (fr) * | 1997-12-25 | 1999-07-08 | Seiko Instruments Inc. | Unite de production d'energie thermoelectrique et dispositif electronique portatif utilisant l'unite |
| US8659145B2 (en) | 2011-09-16 | 2014-02-25 | Renesas Electronics Corporation | Semiconductor device |
| CN103426844A (zh) * | 2012-05-22 | 2013-12-04 | 广州程星通信科技有限公司 | 宽带全密封微波器件封装 |
| CN104269382A (zh) * | 2014-08-20 | 2015-01-07 | 中国电子科技集团公司第五十五研究所 | 基于高温共烧陶瓷技术的x波段高可靠表贴型陶瓷外壳 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715147A (en) | Semiconductor device having an interconnecting circuit board | |
| JPH05109802A (ja) | 半導体装置 | |
| KR0135734B1 (ko) | 반도체장치 | |
| JP3851845B2 (ja) | 半導体装置 | |
| KR100336081B1 (ko) | 반도체 칩 | |
| JPH03263334A (ja) | 樹脂封止型半導体装置 | |
| JPH0697319A (ja) | セラミックパッケージ | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH04129250A (ja) | 薄型混成集積回路基板 | |
| US5869884A (en) | Semiconductor device having lead terminal on only one side of a package | |
| JPH0364046A (ja) | 半導体装置 | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPS62139347A (ja) | 樹脂封止型半導体実装用金属リ−ドフレ−ム | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JP2533810B2 (ja) | 半導体装置 | |
| KR970001890B1 (ko) | 상호연결회로기판을 갖춘 반도체장치 | |
| JPH11274233A (ja) | 半導体装置およびその製造方法 | |
| JP2788196B2 (ja) | Ｉｃカード用ｉｃ基板 | |
| JPH0730067A (ja) | 半導体装置 | |
| JPH02238655A (ja) | 半導体パッケージ | |
| JPS6089955A (ja) | 半導体装置 | |
| JPS63124539A (ja) | 混成集積回路 | |
| JPH0618225B2 (ja) | 高密度集積回路パッケージ、集積回路支持体およびそれによって形成される相互接続カード | |
| JPH06244056A (ja) | 半導体素子収納用パッケージ | |
| JP3182943B2 (ja) | ハイブリッドｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |