JPH0693167B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0693167B2 JPH0693167B2 JP60156520A JP15652085A JPH0693167B2 JP H0693167 B2 JPH0693167 B2 JP H0693167B2 JP 60156520 A JP60156520 A JP 60156520A JP 15652085 A JP15652085 A JP 15652085A JP H0693167 B2 JPH0693167 B2 JP H0693167B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- supplied
- still image
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静止画表示にて多重表示を行うための液晶表
示装置に関する。
示装置に関する。
本発明は液晶表示装置にて静止画表示を行うと共に、こ
の静止画表示に任意の映像信号を加算して多重表示を行
うものである。
の静止画表示に任意の映像信号を加算して多重表示を行
うものである。
映像信号を静止画表示すると共に、この表示に一以上の
映像を加算して多重表示を行うことが提案されている。
ところがその場合に、映像信号の多重表示を行う装置と
しては、従来は例えば１フィールドメモリや特別な記憶
装置を必要とし、多重化された表示の用途に比して装置
が複雑かつ高価なものになってしまっていた。
映像を加算して多重表示を行うことが提案されている。
ところがその場合に、映像信号の多重表示を行う装置と
しては、従来は例えば１フィールドメモリや特別な記憶
装置を必要とし、多重化された表示の用途に比して装置
が複雑かつ高価なものになってしまっていた。
本願はこのような点にかんがみ、液晶表示装置を用いる
ことにより簡単な構成で多重表示を行うものである。
ことにより簡単な構成で多重表示を行うものである。
すなわち、例えば液晶を用いてテレビ画像を表示するこ
とが提案されている。
とが提案されている。
第５図において、（１）はテレビの映像信号が供給され
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルFETからなるスイッチング素子
M1，M2・・・Mmを通じて垂直（Ｙ軸）方向のラインL1，
L2・・・Lmに供給される。なおｍは水平（Ｘ軸）方向の
画素数に相当する数である。さらにｍ段のシフトレジス
タ（２）が設けられ、このシフトレジスタ（２）に水平
周波数のｍ倍のクロック信号ΦH1，Φ2Hが供給され、こ
のシフトレジスタ（２）の各出力端子からのクロック信
号ΦH1，Φ2Hによって順次走査される駆動パルス信号φ
H1，φH2・・・φHmがスイッチング素子M1〜Mmの各制御
端子に供給される。なおシフトレジスタ（２）には低電
位（VSS）と高電位（VDD）が供給され、この２つの電位
の駆動パルスが形成される。
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルFETからなるスイッチング素子
M1，M2・・・Mmを通じて垂直（Ｙ軸）方向のラインL1，
L2・・・Lmに供給される。なおｍは水平（Ｘ軸）方向の
画素数に相当する数である。さらにｍ段のシフトレジス
タ（２）が設けられ、このシフトレジスタ（２）に水平
周波数のｍ倍のクロック信号ΦH1，Φ2Hが供給され、こ
のシフトレジスタ（２）の各出力端子からのクロック信
号ΦH1，Φ2Hによって順次走査される駆動パルス信号φ
H1，φH2・・・φHmがスイッチング素子M1〜Mmの各制御
端子に供給される。なおシフトレジスタ（２）には低電
位（VSS）と高電位（VDD）が供給され、この２つの電位
の駆動パルスが形成される。
また各ラインL1〜Lmにそれぞれ例えばＮチャンネルFET
からなるスイッチング素子（M11，M21・・・Mn1）
（M12，M22・・・Mn2）・・・（M1m，M2m・・・Mnm）の
一端が接続される。なおｎは水平走査線数に相当する数
である。このスイッチング素子M11〜Mnmの他端がそれぞ
れ液晶セルC11〜Cnmを通じてターゲット端子（３）に接
続される。
からなるスイッチング素子（M11，M21・・・Mn1）
（M12，M22・・・Mn2）・・・（M1m，M2m・・・Mnm）の
一端が接続される。なおｎは水平走査線数に相当する数
である。このスイッチング素子M11〜Mnmの他端がそれぞ
れ液晶セルC11〜Cnmを通じてターゲット端子（３）に接
続される。
さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号Φ1V，
Φ2Vが供給され、このシフトレジスタ（４）の各出力端
子からのクロック信号Φ1V，Φ2Vによって順次走査され
る駆動パルス信号φV1，φV2・・・φVnがそれぞれ水平
（Ｘ軸）方向のゲート線G1，G2・・・Gnを通じてスイッ
チング素子M11〜MnmのＸ軸方向の各列（M11〜M1m）〜
（Mn1〜Mnm）ごとの制御端子にそれぞれ供給される。な
お、シフトレジスタ（４）にもシフトレジスタ（２）と
同様にVSSとVDDが供給される。
フトレジスタ（４）に水平周波数のクロック信号Φ1V，
Φ2Vが供給され、このシフトレジスタ（４）の各出力端
子からのクロック信号Φ1V，Φ2Vによって順次走査され
る駆動パルス信号φV1，φV2・・・φVnがそれぞれ水平
（Ｘ軸）方向のゲート線G1，G2・・・Gnを通じてスイッ
チング素子M11〜MnmのＸ軸方向の各列（M11〜M1m）〜
（Mn1〜Mnm）ごとの制御端子にそれぞれ供給される。な
お、シフトレジスタ（４）にもシフトレジスタ（２）と
同様にVSSとVDDが供給される。
すなわちこの回路において、シフトレジスタ（２），
（４）には第６図A,Bに示すようなクロック信号Φ1H，
Φ2H，Φ1V，Φ2Vが供給される。そしてシフトレジスタ
（２）からは同図Ｃに示すように各画素期間ごとにφH1
〜φHmが出力され、シフトレジスタ（４）からは同図Ｄ
に示すように１水平期間ごとにΦV1〜ΦVnが出力され
る。
（４）には第６図A,Bに示すようなクロック信号Φ1H，
Φ2H，Φ1V，Φ2Vが供給される。そしてシフトレジスタ
（２）からは同図Ｃに示すように各画素期間ごとにφH1
〜φHmが出力され、シフトレジスタ（４）からは同図Ｄ
に示すように１水平期間ごとにΦV1〜ΦVnが出力され
る。
そして例えばφV1，φH1が出力されているときは、スイ
ッチング素子M1とM11〜M1mがオンされ、入力端子（１）
→M1→L1→M11→C11→ターゲット端子（３）の電流路が
形成されて液晶セルC11に入力端子（１）に供給された
信号とターゲット端子（３）との電位差が供給される。
このためこのセルC11の容量分に、１番目の画素の信号
による電位差に相当する電荷がサンプルホールドされ
る。この電荷量に対応して液晶の光透過率が変化され
る。これと同様のことがセルC12〜Cnmについて順次行わ
れ、さらに次のフレームの信号が供給された時点で各セ
ルC11〜Cnmの電荷量が書き換えられる。
ッチング素子M1とM11〜M1mがオンされ、入力端子（１）
→M1→L1→M11→C11→ターゲット端子（３）の電流路が
形成されて液晶セルC11に入力端子（１）に供給された
信号とターゲット端子（３）との電位差が供給される。
このためこのセルC11の容量分に、１番目の画素の信号
による電位差に相当する電荷がサンプルホールドされ
る。この電荷量に対応して液晶の光透過率が変化され
る。これと同様のことがセルC12〜Cnmについて順次行わ
れ、さらに次のフレームの信号が供給された時点で各セ
ルC11〜Cnmの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
C11〜Cnmの光透過率が変化され、これが順次繰り返され
てテレビ画像の表示が行われる。
C11〜Cnmの光透過率が変化され、これが順次繰り返され
てテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼
性、寿命を長くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を液晶セルに供
給する。上述の例では入力端子（１）の次に交流駆動ア
ンプ（５）を設け、例えば１フレームごとに信号を反転
することで交流駆動が行われる。
性、寿命を長くするため交流駆動が用いられる。例えば
テレビ画像の表示においては、１フィールドまたは１フ
レームごとに映像信号を反転させた信号を液晶セルに供
給する。上述の例では入力端子（１）の次に交流駆動ア
ンプ（５）を設け、例えば１フレームごとに信号を反転
することで交流駆動が行われる。
そしてこのような液晶表示装置について、本願出願人は
先に簡単な構成を用いて静止画表示を行う装置を提案し
た（特願昭59−190,783号（特開昭61−67894号））。
先に簡単な構成を用いて静止画表示を行う装置を提案し
た（特願昭59−190,783号（特開昭61−67894号））。
すなわちその装置においては、液晶セルに保持された信
号電荷を読出し、この読出された信号を補正して再度同
じ液晶セルに供給して静止画表示を行うものである。
号電荷を読出し、この読出された信号を補正して再度同
じ液晶セルに供給して静止画表示を行うものである。
本願はこのような静止画表示を行っている液晶表示装置
を応用するものである。
を応用するものである。
従来の多重化を行う装置では、１フィールドメモリや特
別な記憶装置が必要となり、装置が複雑かつ高価なもの
になってしまう問題点があった。
別な記憶装置が必要となり、装置が複雑かつ高価なもの
になってしまう問題点があった。
本発明は、マトリクス状に交差配列された信号ラインL1
〜LmとゲートラインG1〜Gnと、各交差部に配置された液
晶セルC11〜Cmnとを有する液晶表示装置であって、各上
記信号ラインの一端に接続された第１のスイッチ素子M
1W〜MmWを介して映像信号を各上記液晶セルに供給する
手段と、各上記信号ラインの他端に接続された第２のス
イッチ素子M1R〜MmRを介して各上記液晶セルの信号を読
み出す手段と、この読み出された信号を同じ上記液晶セ
ルに再供給する手段（信号路）と、この再供給される信
号に任意の映像信号を加算して加算信号を生成する手段
（加算器（９））と、上記再供給された信号による静止
画表示Ｓ、上記加算信号による多重画像の静止画表示
Ｘ、及び動画表示Ｍを切り換えるスイッチ（６）とを備
えたことを特徴とする液晶表示装置である。
〜LmとゲートラインG1〜Gnと、各交差部に配置された液
晶セルC11〜Cmnとを有する液晶表示装置であって、各上
記信号ラインの一端に接続された第１のスイッチ素子M
1W〜MmWを介して映像信号を各上記液晶セルに供給する
手段と、各上記信号ラインの他端に接続された第２のス
イッチ素子M1R〜MmRを介して各上記液晶セルの信号を読
み出す手段と、この読み出された信号を同じ上記液晶セ
ルに再供給する手段（信号路）と、この再供給される信
号に任意の映像信号を加算して加算信号を生成する手段
（加算器（９））と、上記再供給された信号による静止
画表示Ｓ、上記加算信号による多重画像の静止画表示
Ｘ、及び動画表示Ｍを切り換えるスイッチ（６）とを備
えたことを特徴とする液晶表示装置である。
この装置によれば、表示装置にて静止画表示を行うと共
に、この静止画信号に任意の映像信号を加算して表示の
多重化を行うので、極めて簡単な構成で良好な多重表示
を行うことができる。
に、この静止画信号に任意の映像信号を加算して表示の
多重化を行うので、極めて簡単な構成で良好な多重表示
を行うことができる。
第１図において、入力端子（１）からの映像信号が、動
画と静止画の切換スイッチ（６）の動画側の接点Ｍを通
じて交流駆動アンプ（５）に供給される。
画と静止画の切換スイッチ（６）の動画側の接点Ｍを通
じて交流駆動アンプ（５）に供給される。
さらにラインL1〜Lmに対して上述のスイッチング素子M
1W〜MmWと同等のスイッチング素子M1R〜MmRが接続さ
れ、それぞれの制御端子にシフトレジスタ（２）と同等
のシフトレジスタ（７）からのパルス信号φH1′〜
φHm′が供給される。ここでパルス信号φH1′〜φHm′
は第２図Ａに示すようなパルス信号φH1〜φHmに対し
て、例えば１画素期間先行した同図Ｃに示すような信号
とされる。そしてスイッチング素子M1R，M2R・・・MmR
の出力側が互いに接続され、この接続中点に得られる信
号が静止処理回路（８）を通じて切換スイッチ（６）の
静止画側の接点Ｓに供給される。
1W〜MmWと同等のスイッチング素子M1R〜MmRが接続さ
れ、それぞれの制御端子にシフトレジスタ（２）と同等
のシフトレジスタ（７）からのパルス信号φH1′〜
φHm′が供給される。ここでパルス信号φH1′〜φHm′
は第２図Ａに示すようなパルス信号φH1〜φHmに対し
て、例えば１画素期間先行した同図Ｃに示すような信号
とされる。そしてスイッチング素子M1R，M2R・・・MmR
の出力側が互いに接続され、この接続中点に得られる信
号が静止処理回路（８）を通じて切換スイッチ（６）の
静止画側の接点Ｓに供給される。
また各信号ラインL1〜Lmにそれぞれスイッチング素子Mc
が接続され、このスイッチング素子Mcを通じて所定の電
圧源、例えばターゲット端子（３）に接続される。この
スイッチング素子Mcの制御端子に入力信号のブランキン
グパルスφBLKが供給される。
が接続され、このスイッチング素子Mcを通じて所定の電
圧源、例えばターゲット端子（３）に接続される。この
スイッチング素子Mcの制御端子に入力信号のブランキン
グパルスφBLKが供給される。
従ってこれまでの構成において、スイッチ（５）が接点
Ｍに接続されているときは、入力端子（１）からの映像
信号が順次液晶セルC11〜Cnmに供給されて動画の表示が
行われる。
Ｍに接続されているときは、入力端子（１）からの映像
信号が順次液晶セルC11〜Cnmに供給されて動画の表示が
行われる。
これに対してスイッチ（５）が接点Ｓに接続されると、
パルス信号φH1′〜φHm′のタイミングで各液晶セルC
11〜Cnmに保持された信号電荷がスイッチング素子M1R〜
MmRを通じて読出され、この信号が静止処理回路
（７）、スイッチ（８）を通じて次の画素期間にスイッ
チング素子M1W〜MmWに供給され、同じ液晶セルC11〜Cnm
に再書込される。これによってスイッチ（５）が切換ら
れた瞬間の映像が静止画表示される。なお静止処理回路
（８）はリーク等による信号の劣化を補正したり、１フ
レームごとに反転された信号を元に戻す処理を行うため
のものである。
パルス信号φH1′〜φHm′のタイミングで各液晶セルC
11〜Cnmに保持された信号電荷がスイッチング素子M1R〜
MmRを通じて読出され、この信号が静止処理回路
（７）、スイッチ（８）を通じて次の画素期間にスイッ
チング素子M1W〜MmWに供給され、同じ液晶セルC11〜Cnm
に再書込される。これによってスイッチ（５）が切換ら
れた瞬間の映像が静止画表示される。なお静止処理回路
（８）はリーク等による信号の劣化を補正したり、１フ
レームごとに反転された信号を元に戻す処理を行うため
のものである。
さらにスイッチング素子Mcの制御端子にはブランキング
パルスφBLKが供給される。このため各信号ラインL1〜L
mはブランキングごとにターゲット電圧にリセットされ
る。このため各信号ラインに残留した信号がリセットさ
れ、液晶セルＣの信号を取出す際に不要信号が混入され
ることがない。
パルスφBLKが供給される。このため各信号ラインL1〜L
mはブランキングごとにターゲット電圧にリセットされ
る。このため各信号ラインに残留した信号がリセットさ
れ、液晶セルＣの信号を取出す際に不要信号が混入され
ることがない。
そしてこの装置において、さらに静止処理回路（８）か
らの信号と入力端子（１）からの信号とが加算回路
（９）に供給され、この加算信号がスイッチ（６）の多
重側の接点Ｘに供給される。
らの信号と入力端子（１）からの信号とが加算回路
（９）に供給され、この加算信号がスイッチ（６）の多
重側の接点Ｘに供給される。
従ってこの装置において、スイッチ（６）が接点Ｓに接
続されている時点で、例えば１フィールド期間のみスイ
ッチ（６）が接点Ｘに接続されると、この間に静止処理
回路（８）からの信号と入力端子（１）からの信号とが
加算され、この加算信号がアンプ（５）に供給されると
共に、１フィールド期間の経過後にスイッチ（６）が再
び接点Ｓに接続されると、この加算信号による多重画像
が静止画表示される。
続されている時点で、例えば１フィールド期間のみスイ
ッチ（６）が接点Ｘに接続されると、この間に静止処理
回路（８）からの信号と入力端子（１）からの信号とが
加算され、この加算信号がアンプ（５）に供給されると
共に、１フィールド期間の経過後にスイッチ（６）が再
び接点Ｓに接続されると、この加算信号による多重画像
が静止画表示される。
こうして映像信号の多重化が行われるわけであるが、こ
の装置によれば、液晶表示装置の静止画機能を流用する
ことにより、余分な構成を最少にして良好な信号の多重
化を行うことができる。
の装置によれば、液晶表示装置の静止画機能を流用する
ことにより、余分な構成を最少にして良好な信号の多重
化を行うことができる。
なお加算回路（９）にて1:1の加算を繰り返した場合に
は、多重画像は初期の画像ほどレベルが低下され、常に
最新のものが最大レベルになる表示となる。
は、多重画像は初期の画像ほどレベルが低下され、常に
最新のものが最大レベルになる表示となる。
これに対して写真の多重露光のようにそれぞれの画像の
レベルを等しくするには、例えば第３図Ａに示すよう
に、静止処理回路（８）からの信号が端子（90）に供給
され、抵抗値Ｒの抵抗器（91）を通じて接点Ｘに接続さ
れる端子（92）に供給されると共に、入力端子（１）か
らの信号が端子（93）に供給され、抵抗値（ｎ−１）Ｒ
〔但しｎは多重の回数〕の抵抗器（94）を通じて加算さ
れるようにすればよい。これによればそれぞれの画像は
全て等しいレベルで加算され、等しいレベルの画像が多
重化される。
レベルを等しくするには、例えば第３図Ａに示すよう
に、静止処理回路（８）からの信号が端子（90）に供給
され、抵抗値Ｒの抵抗器（91）を通じて接点Ｘに接続さ
れる端子（92）に供給されると共に、入力端子（１）か
らの信号が端子（93）に供給され、抵抗値（ｎ−１）Ｒ
〔但しｎは多重の回数〕の抵抗器（94）を通じて加算さ
れるようにすればよい。これによればそれぞれの画像は
全て等しいレベルで加算され、等しいレベルの画像が多
重化される。
さらにこのための具体的な構成としては同図ＢまたはＣ
に示すように全て抵抗値Ｒの抵抗器とスイッチを組み合
せればよく、Ｂの例ではスイッチを順に開くことによ
り、またＣの例ではｎ番目のスイッチを閉じることによ
り、上述の抵抗値を得ることができる。
に示すように全て抵抗値Ｒの抵抗器とスイッチを組み合
せればよく、Ｂの例ではスイッチを順に開くことによ
り、またＣの例ではｎ番目のスイッチを閉じることによ
り、上述の抵抗値を得ることができる。
また映像信号が例えばコンピュータ出力のような２値信
号の場合には、第４図に示すように加算回路（９）はオ
ア（図示）、あるいはアンド，ノア，ナンド，エクスク
ルーシブオア回路等の論理回路で形成してもよい。この
場合に入力端子（１）と加算回路（９）を構成する論理
回路との間にゲート回路を設けて１フィールドのみを抜
出すようにしてもよく、そのときはスイッチ（６）を接
点Ｘに接続したままで多重画像を形成することができ
る。
号の場合には、第４図に示すように加算回路（９）はオ
ア（図示）、あるいはアンド，ノア，ナンド，エクスク
ルーシブオア回路等の論理回路で形成してもよい。この
場合に入力端子（１）と加算回路（９）を構成する論理
回路との間にゲート回路を設けて１フィールドのみを抜
出すようにしてもよく、そのときはスイッチ（６）を接
点Ｘに接続したままで多重画像を形成することができ
る。
さらに静止処理回路（８）からの信号を外部に取出すこ
とにより、多重化信号を他の記録装置等に供給すること
もできる。
とにより、多重化信号を他の記録装置等に供給すること
もできる。
なお液晶表示装置を構成するスイッチング素子M1W〜
MmW，M1R〜MmR，M11〜Mnmはシリコン、ポリシリコン、
アモルファスシリコン、SOS、SOI、有機半導体などに適
用できる。
MmW，M1R〜MmR，M11〜Mnmはシリコン、ポリシリコン、
アモルファスシリコン、SOS、SOI、有機半導体などに適
用できる。
本発明によれば、表示装置にて静止画表示を行うと共
に、この静止画信号に任意の映像信号を加算して表示の
多重化を行うので、極めて簡単な構成で良好な多重表示
を行うことができるようになった。
に、この静止画信号に任意の映像信号を加算して表示の
多重化を行うので、極めて簡単な構成で良好な多重表示
を行うことができるようになった。
第１図は本発明の一例の構成図、第２図〜第４図はその
説明のための図、第５図，第６図は液晶表示装置の説明
のための図である。 L1〜Lmは垂直信号ライン、G1〜Gnはゲート線、M1W〜
MmW，M1R〜MmR，M11〜Mnmはスイッチング素子、C11〜C
nmは液晶セル、（１）は入力端子、（２），（４），
（７）はシフトレジスタ、（５）は交流駆動アンプ、
（６）は切換スイッチ、（８）は静止処理回路、（９）
は加算回路である。
説明のための図、第５図，第６図は液晶表示装置の説明
のための図である。 L1〜Lmは垂直信号ライン、G1〜Gnはゲート線、M1W〜
MmW，M1R〜MmR，M11〜Mnmはスイッチング素子、C11〜C
nmは液晶セル、（１）は入力端子、（２），（４），
（７）はシフトレジスタ、（５）は交流駆動アンプ、
（６）は切換スイッチ、（８）は静止処理回路、（９）
は加算回路である。
Claims (1)
- 【請求項１】マトリクス状に交差配列された信号ライン
とゲートラインと、各交差部に配置された液晶セルとを
有する液晶表示装置であって、 各上記信号ラインの一端に接続された第１のスイッチ素
子を介して映像信号を各上記液晶セルに供給する手段
と、 各上記信号ラインの他端に接続された第２のスイッチ素
子を介して各上記液晶セルの信号を読み出す手段と、 この読み出された信号を同じ上記液晶セルに再供給する
手段と、 この再供給される信号に任意の映像信号を加算して加算
信号を生成する手段と、 上記再供給された信号による静止画表示、上記加算信号
による多重画像の静止画表示、及び動画表示を切り換え
るスイッチとを備えたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156520A JPH0693167B2 (ja) | 1985-07-16 | 1985-07-16 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156520A JPH0693167B2 (ja) | 1985-07-16 | 1985-07-16 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6217797A JPS6217797A (ja) | 1987-01-26 |
| JPH0693167B2 true JPH0693167B2 (ja) | 1994-11-16 |
Family
ID=15629579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60156520A Expired - Lifetime JPH0693167B2 (ja) | 1985-07-16 | 1985-07-16 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693167B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5125378B2 (ja) * | 2007-10-03 | 2013-01-23 | セイコーエプソン株式会社 | 制御方法、制御装置、表示体および情報表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58198084A (ja) * | 1982-05-14 | 1983-11-17 | セイコーインスツルメンツ株式会社 | 表示素子 |
| JPS6183586A (ja) * | 1984-10-01 | 1986-04-28 | パイオニア株式会社 | 文字表示システム |
-
1985
- 1985-07-16 JP JP60156520A patent/JPH0693167B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6217797A (ja) | 1987-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830004B2 (ja) | 液晶ディスプレイ装置 | |
| US7463234B2 (en) | Liquid crystal display and data latch circuit | |
| US7688302B2 (en) | Shift register and display device using same | |
| TW533387B (en) | Shift register, display device, image sensing element driving apparatus, and image sensing apparatus | |
| KR0142414B1 (ko) | 액정 표시장치 | |
| CN107464519B (zh) | 移位寄存单元、移位寄存器、驱动方法、显示面板和装置 | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| US20040190672A1 (en) | Bi-directional shift-register circuit | |
| JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JPH084330B2 (ja) | 液晶ディスプレイ装置 | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP4637467B2 (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JP2676916B2 (ja) | 液晶ディスプレイ装置 | |
| JPH0693167B2 (ja) | 液晶表示装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JP2737200B2 (ja) | 液晶ディスプレイ装置 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JP2874180B2 (ja) | 液晶ディスプレイ装置 | |
| JP3080054B2 (ja) | 液晶ディスプレイ装置 | |
| JP3080053B2 (ja) | 液晶ディスプレイ装置の点順次駆動方法 | |
| JP2003228080A (ja) | 表示画素回路および平面表示装置 | |
| JP2001324970A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |