JPH0691622B2 - 同期制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶テレビジョン受像
機などに用いられる同期制御回路に関する。

【０００２】

【従来の技術】近年、液晶表示パネルを用いた液晶テレ
ビジョン受像機が実用化されている。この種、液晶テレ
ビジョン受像機では、液晶表示パネルの駆動タイミング
を映像信号の同期信号に同期させるため、同期分離回路
から垂直同期信号を基に表示駆動制御を行なっている。
しかして、液晶テレビジョン受像機は携帯して持運ぶこ
とが多いため、電波状態が不安定になりやすい。一般の
テレビにおいては映像信号が乱れている以上、画面が乱
れてもしかたがないともいえるが、チャンネルやボリュ
ーム等を画面に表示している場合は、電波状態が悪いと
チャンネルやボリュームまで乱れてしまう。そこで、内
部で疑似的に同期信号を発生し、電波状態が悪い時はこ
の内部同期信号を基に表示駆動制御を行なうようにして
いる。

【０００３】

【発明が解決しようとする課題】しかしながら、電波状
態が悪い時に内部同期信号を基に表示駆動制御を行なっ
ていると、実際の映像信号の同期信号との位相がどんど
んずれてしまうことがある。又、電波状態が良い時に映
像信号の同期信号を基に表示駆動制御を行なっている
と、液晶テレビジョン受像機のような携帯型の場合、頻
繁に同期信号の欠落があり、画面が乱れやすい。

【０００４】本発明は上記実情に鑑みてなされたもの
で、電波状態が良い時でも悪い時でも表示の乱れを最小
限に抑えることのできる同期制御回路を提供することを
目的とする。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するために、テレビ信号から同期信号を分離する同期分
離手段と、基準クロック信号を基に上記同期信号と同一
周波数の内部同期信号を発生する内部同期信号発生手段
と、上記同期信号と上記内部同期信号の一致回数をカウ
ントする一致検出手段と、上記同期信号と上記内部同期
信号の不一致回数をカウントする不一致検出手段と、上
記一致検出手段が所定回数一致をカウントした時にセッ
トされ、上記不一致検出手段が不一致を所定回数カウン
トした時にリセットされるセットリセット手段と、上記
セットリセット手段がセットされている時は上記内部同
期信号に従って表示制御動作を行ない、上記セットリセ
ット手段がリセットされている時は上記同期信号と内部
同期信号のオア加算信号に従って表示制御動作を行なう
表示制御手段と、上記同期信号と上記内部同期信号との
位相のずれを修正する手段とを具備したことを特徴とす
るものである。

【０００６】

【作用】上記のように構成することにより、同期信号と
内部同期信号の一致回数を所定回数以上カウントして電
波状態の良いと判断された時は、同期信号と内部同期信
号がほとんど一致しているので内部同期信号のみを基に
表示駆動制御を行ない、同期信号と内部同期信号の不一
致回数を所定回数以上カウントして電波状態が悪いと判
断された時は、同期信号と内部同期信号が相当ずれてい
るので、同期信号と内部同期信号のオア加算信号を基に
表示駆動制御を行なうことによって内部同期信号と同期
信号との位相がずれるのを防止して、安定した画像を得
ることができる。

【０００７】

【実施例】以下図面を参照して本発明の一実施例を説明
する。まず、図１により本発明の外観構成について説明
する。図１において、１１はケースで、その前面には映
像表示部１２、チャンネル表示部１３、音量表示部１４
が設けられている。上記映像表示部１２、チャンネル表
示部１３、音量表示部１４は、例えば１枚の表示パネル
１５上に一体化して構成されるが、ケース１１の前面に
形成した表示窓によってそれぞれ分離して表示されるよ
うになっている。そして、上記チャンネル表示部１３に
は、ケース１１上の両側部においてＶＨＦ、ＵＨＦのチ
ャンネルを示す数値が印刷等により表示されている。

【０００８】又、上記ケース１１の前面には、チューニ
ング用のアップキー１６ａ及びダウンキー１６ｂが設け
られると共に、音量調整用のアップキー１７ａ及びダウ
ンキー１７ｂが設けられる。更に、ケース１１には、オ
ート／マニュアル切換スイッチ１８、ＶＨＦ／ＵＨＦ切
換スイッチ１９、電源スイッチ２０が設けられると共
に、ケース１１上の上部にロッドアンテナ２１が設けら
れる。

【０００９】次に上記ケース１１内に設けられる電子回
路の構成について図２により説明する。アンテナ２１に
より受信した電波は、電子同調チューナ２２に供給され
る。この電子同調チューナ２２は、受信電波の中から所
望の電波を選局して中間周波数Ａに変換し、テレビリニ
ア回路２３へ出力する。このテレビリニア回路２３は、
中間周波増幅回路及び映像回路、同期分離回路等からな
り、音声信号を音声回路（図示せず）へ出力すると共
に、映像信号Ｂ、中間周波信号Ｄ、同期信号Ｅを出力す
る。上記テレビリニア回路２３から出力される映像信号
Ｂは、Ａ／Ｄ変換器２４へ送られる。このＡ／Ｄ変換器
２４は、テレビリニア回路２３からの映像信号Ｂを４ビ
ットのディジタル信号Ｃに変換して液晶駆動回路２５へ
送り、表示パネル１５における映像表示部１２を表示駆
動する。

【００１０】また、上記テレビリニア回路２３から出力
される中間周波信号Ｄは周波数検出回路２６へ送られ、
同期信号Ｅは制御回路２７へ送られる。上記周波数検出
回路２６は、テレビリニア回路２３から入力される中間
周波信号を弁別し、Ｈ（Ｈigh ）あるいはＬ（Ｌow）の
２種のパルス信号を出力し、制御回路２７へ与える。ま
た、この制御回路２７には、上記Ａ／Ｄ変換器２４から
４ビットのディジタル信号Ｃが入力されると共に、キー
入力部２８からキーデータが入力される。このキー入力
部２８は、上記図１におけるチューニング用のアップキ
ー１６ａ、ダウンキー１６ｂ、音量調整用のアップキー
１７ａ、ダウンキー１７ｂと共に、オート／マニュアル
切換スイッチ１８、ＶＨＦ／ＵＨＦ切換スイッチ１９、
電源スイッチ２０を備えている。

【００１１】しかして、上記制御回路２７は、電子同調
チューナ２２に対し、キー入力部２８からのチューニン
グ用のアップキー１６ａ及びダウンキー１６ｂの操作に
従ってチューナ同調電圧制御回路２９へ同調制御信号を
出力し、このチューナ同調電圧制御回路２９から電子同
調チューナ２２へチューニング信号Ｖｔを出力する。こ
の場合、制御回路２７は、上記チューニング動作が行な
われている間、つまり、次の局が選択されるまでの間、
音声回路にミュート信号を出力して音声出力を禁止して
いる。

【００１２】また、上記制御回路２７は、キー入力部２
８からの音量調整用のアップキー１７ａ、ダウンキー１
７ｂの操作に従って、上記音声回路に音量調整信号を出
力する。さらに、上記制御回路２７には、上記キー入力
部２８における各キー操作に従って音量表示信号及びチ
ャンネル表示信号Ｆを出力すると共に、テレビリニア回
路２３から同期信号Ｅに従って液晶駆動回路２５に表示
タイミング信号を出力する。この液晶駆動回路２５は、
Ａ／Ｄ変換器２４及び制御回路２７からの信号に従って
表示パネル１５に於ける映像表示部１２、チャンネル表
示部１３、音量表示部１４をそれぞれ表示駆動する。

【００１３】次に上記図２における各部の詳細について
説明する。図３は、電子同調チューナ２２の詳細を示す
もので、アンテナ結合回路２２１、高周波結合回路２２
２、混合回路２２３、局部発振回路２２４からなってい
る。そして、上記アンテナ結合回路２２１にアンテナ２
１からの受信信号が入力され、局部発振回路２２４にチ
ューナ同調電圧制御回路２９からのチューニング信号Ｖ
ｔが入力される。この局部発振回路２２４は、チューナ
同調電圧制御回路２９からのチューニング信号Ｖｔに応
じて局部発振周波数が変化する。この局部発振周波数の
変化に従って混合回路２２３から受信局との間における
中間周波信号Ａが出力され、テレビリニア回路２３へ送
られる。

【００１４】図４は、テレビリニア回路２３の詳細を示
すもので、中間周波増幅回路２３１、検波回路２３２、
映像増幅回路２３３、同期分離回路２３４からなり、中
間周波増幅回路２３１に電子同調チューナ２２から中間
周波信号Ａが入力される。上記中間周波増幅回路２３１
は、入力された中間周波信号Ａを増幅し、音声回路へ出
力すると共に、検波回路２３２を介して映像増幅回路２
３３へ出力する。そして、この映像増幅回路２３３から
出力される映像信号ＢがＡ／Ｄ変換器２４へ送られると
共に、同期分離回路２３４へ送られる。この同期分離回
路２３４は、映像増幅回路２３３からの映像信号中に含
まれる水平同期信号φｈ及び垂直同期信号φｖを分離
し、制御回路２７へ出力する。

【００１５】図５は周波数検出回路２６の詳細を示すも
ので、周波数弁別器２６１、コンパレータ２６２、２６
３からなり、上記テレビリニア回路２３から送られてく
る中間周波信号Ｄが周波数弁別器２６１に入力される。
そして、周波数弁別器２６１の出力がコンパレータ２６
２の「＋」端子に入力されると共に、コンパレータ２６
３の「−」端子に入力される。また、コンパレータ２６
２の「−」端子及びコンパレータ２６３の「＋」端子に
は、基準電源２６４、２６５がそれぞれ接続されてい
る。そして、コンパレータ２６２、２６３の出力がオー
トチューニングコントロール信号Ｌ、Ｈとして出力さ
れ、制御回路２７へ送られる。

【００１６】上記周波数弁別器２６１は、図６に示すよ
うに入力周波数が設定周波数ｆｐより低ければ正、高く
なると負の弁別信号を出力する。そして、この弁別信号
が基準電圧Ｖ1 より高くなると、その間コンパレータ２
６２から信号Ｌが出力され、上記弁別信号が基準電圧Ｖ
₂ より低くなると、その間コンパレータ２６３から信号
Ｈが出力される。そして、上記コンパレータ２６２、２
６３の出力信号Ｌ、Ｈが制御回路２７へ送られてオート
チューニング処理が行なわれる。

【００１７】図７は制御回路２７の詳細を示すもので、
２７０はパワーオンクリア回路で、電源投入時にパワー
オンクリア信号ＰＯＣを各回路に出力する。また、２７
１は水晶発振素子２７１ａを備えた基準クロック発生回
路で、基準クロックパルスφ1 、φ2 、φ3 、φ4 を発
生する。上記クロックパルスφ1 、φ2 、φ3 は、水平
同期信号φｈの２倍の周波数を持つ３相のクロックであ
り、クロックパルスφ4 は、クロックパルスφ1 を４分
周したものである。

【００１８】また、２７２ａはキー制御回路で、キー入
力部２８からのキー入力を判断してディジタルチューニ
ング制御回路２７３へ出力する。このディジタルチュー
ニング制御回路２７３には、周波数検出回路２６からの
ＡＦＴ（ＡUTO ＦrequencyＴuning ）信号Ｌ、Ｈが入
力されている。上記ディジタルチューニング制御回路２
７３は、ＡＦＴ信号Ｌ、Ｈに従って動作し、詳細を後述
する同期検出回路２７４へチャンネル一致信号ＣＨを出
力する。また、上記ディジタルチューニング制御回路２
７３には、同調電圧カウンタ２７５に対して制御パルス
φＢ、アップ／ダウン指令Ｕ／Ｄを出力する。この同調
電圧カウンタ２７５は、ディジタルチューニング制御回
路２７３からの信号によってカウントアップ動作する
が、そのカウントデータをメモリ２７６に書込むと共
に、同調電圧パルス変調波作成回路２７７及び音量表示
回路／チャンネル表示回路２７８へ出力する。

【００１９】上記同調電圧パルス変調波作成回路２７７
は、同調電圧カウンタ２７５のカウント値に応じて同調
電圧パルス幅変調波を発生し、チューナ同調電圧制御回
路２９へ出力する。上記同期検出回路２７４は、ディジ
タルチューニング制御回路２７３からの制御信号及びテ
レビリニア回路２３からの垂直同期信号φｖ、水平同期
信号φｈに従って動作し、同期信号を表示制御用回路２
７９、リセット信号Ｒ及び同期有無信号Ｍをディジタル
チューニング制御回路２７３へ出力する。上記表示制御
用回路２７９は、コモン制御用タイミング信号を液晶駆
動回路２５に出力すると共に、セグメント制御用タイミ
ング信号を液晶駆動回路２５及び音量表示回路／チャン
ネル表示回路２７８へ出力する。

【００２０】また、２７２ｂはキー制御回路で、音量調
整用のアップキー１７ａ、ダウンキー１７ｂが操作され
た際にそのキー入力を４ビットカウンタ２７１０に出力
する。この４ビットカウンタ２７１０は、上記アップキ
ー１７ａ、ダウンキー１７ｂの操作に応じてアップカウ
ントあるいはダウンカウントし、そのカウント値を上記
音量表示回路／チャンネル表示回路２７８及びＤ／Ａ変
換器２７１１へ出力する。このＤ／Ａ変換器２７１１
は、４ビットカウンタ２７１０のカウント値をアナログ
信号に変換し、音量制御回路（図示せず）へ音量レベル
設定信号として出力する。そして、上記音量表示回路／
チャンネル表示回路２７８は、４ビットカウンタ２７１
０及び同調電圧カウンタ２７５のカウント出力に応じて
液晶駆動回路２５に対し、チャンネル表示部１３及び音
量表示部１４のセグメント駆動用信号を出力する。

【００２１】また、２７１２はオートレベルコントロー
ル回路で、Ａ／Ｄ変換器２４からの４ビット入力される
と共に表示制御用回路２７９からフレーム信号φｆが入
力され、４ビットデータに応じてレベルコントロール信
号を出力する。このＤ／Ａ変換回路２７１２から出力さ
れるレベルコントロール信号は、Ｄ／Ａ変換回路２７１
３によりアナログ信号に変換されてリファレンス電圧作
成回路（図示せず）へ送られ、このリファレンス電圧作
成回路により図２のＡ／Ｄ変換器２４に対してレベルコ
ントロールが行なわれる。

【００２２】次に同期検出回路２７４の詳細につい図８
により説明する。図８において、３１は不一致カウンタ
で、カウント値が「６４」になった時に出力端から
“１”信号を出力する。３２は一致カウンタで、出力端
子０₁ 、０₂ を備え、カウント値が「２」の時に出力端
子０₁ から“１”信号を出力し、カウント値が「４」の
時に出力端子０₂ から“１”信号を出力する。３３は５
２５進カウンタで、出力端子０₁ 、０₂ を備え、出力端
子０₁ からはカウント内容を出力し、出力端子０₂ から
はカウント値が「５２５」になった時に“１”信号を出
力する。３４は同期検出カウンタで、出力端子０₁ 、０
₂ を備え、カウント値が「７」の時に出力端子０₁ から
“１”信号を出力し、カウント値が「８」の時に出力端
子０₂ から“１”信号を出力する。

【００２３】しかして、図３の同期分離回路２３４から
送られてくる垂直同期信号φｖは、オア回路３５及びラ
ッチ回路３６を介して不一致カウンタ３１のクロック端
子ＣＫ、アンド回路３７を介して一致カウンタ３２のク
ロック端子ＣＫ及び不一致カウンタ３１のリセット端子
Ｒ、ノア回路３８を介して同期検出カウンタ３４のクロ
ック端子ＣＫにそれぞれ入力される。また、上記５２５
進カウンタ３３のクロック端子ＣＫには、水平同期信号
φｈの２倍の周波数をもつ基準クロックパルスφ1 が入
力される。上記ラッチ回路３６は、ノア回路３６１、ア
ンド回路３６２及びインバータ３６３からなり、アンド
回路３６２に入力されるクロックパルス〜φ1 （φ1 の
反転信号）によってセットされ、上記オア回路３５の出
力によりリセットされる。

【００２４】そして、上記カウンタ３１の出力は、オア
回路３９を介して一致カウンタ３２のリセット端子Ｒに
入力されると共に、ラッチ回路４１にリセット信号とし
て入力される。このラッチ回路４１の出力は、同期信号
の有無信号Ｍとしてディジタルチューニング制御回路２
７３へ送られると共に、ノア回路４２を介してナンド回
路４３に入力される。上記ラッチ回路４１は、ナンド回
路４１１、アンド回路４１２及びインバータ４１３から
なり、一致カウンタ３２からインバータ４４を介してア
ンド回路４１２に入力される信号によってリセットされ
る。

【００２５】また、上記ナンド回路４３には、同期分離
回路２３４から送られてくる垂直同期信号φｖがオア回
路４５及びナンド回路４６を介して入力される。さら
に、上記ナンド回路４６には、インバータ４１３の出力
が入力される。そして、上記ナンド回路４３の同期検出
回路２７４の出力信号φＶとして表示制御用回路２７９
へ送られると共に、５２５進カウンタ３３のリセット端
子Ｒに入力される。この５２５進カウンタ３３の出力端
子０₂ から出力される信号は、フリップフロップ４７へ
送られる。このフリップフロップ４７は、クロックパル
スφ2 に同期して５２５進カウンタ３３の出力を読込
み、ナンド回路４２、オア回路４５、アンド回路３７に
入力すると共に、インバータ４８を介してオア回路３５
に入力する。

【００２６】また、５２５進カウンタ３３の出力端子０
₁ から出力されるカウント内容は、デコーダ４９により
デコードされた後、クロックパルスφ_n2に同期してフリ
ップフロップ５０に読込まれる。このクロックパルスφ
_n2は液晶駆動回路２５で１Ｈの表示データをラッチする
クロックである。そして、このフリップフロップ５０に
保持されたデータが表示制御用回路２７９へ垂直走査を
開始させる信号として送られる。

【００２７】また一方、ディジタルチューニング制御回
路２７３から送られてくるチャンネル一致信号ＣＨは、
フリップフロップ５１に入力される。上記フリップフロ
ップ５１は、入力データをクロックパルスφ1 に同期し
て読込んでフリップフロップ５２及びアンド回路５３に
入力する。上記フリップフロップ５２は、入力データを
クロックパルスφ2 に同期して読込み、クロックパルス
φ1 に同期して出力する。このフリップフロップ５２の
出力は、アンド回路５３及びオア回路３９を介して一致
カウンタ３２のリセット端子Ｒに入力される。

【００２８】また、上記チャンネル一致信号ＣＨは、イ
ンバータ５４を介して同期検出カウンタ３４のリセット
端子Ｒに入力される。この同期検出カウンタ３４は、キ
ャリー出力がノア回路３８を介して自己のクロック端子
ＣＫに入力され、カウント出力がインバータ５５及びノ
ア回路５６を介して図７におけるディジタルチューニン
グ制御回路２７３へリセット信号Ｒとして送られる。さ
らに、上記チャンネル一致信号ＣＨは、フリップフロッ
プ５７のリセット端子及びアンド回路５８に入力され
る。また、上記フリップフロップ５７のセット端子に
は、上記一致カウンタ３２の出力端子０₁ から出力され
る信号がインバータ５９を介して入力される。そして、
フリップフロップ５７の出力はアンド回路５８を介して
取出され、ノア回路５６に入力されると共に、音声回路
へミュート信号ＭＵとして送られる。

【００２９】次に上記図７におけるディジタルチューニ
ング制御回路２７３の詳細について図９により説明す
る。キー制御回路２７２ａからチューニング用のアップ
キー１６ａの操作信号ＵＰは、フリップフロップ６１の
セット端子Ｓに入力され、ダウンキー１６ｂの操作信号
ＤＯＷＮはフリップフロップ６１のリセット端子Ｒに入
力される。そして、上記フリップフロップ６１の出力
は、ＥＸオア回路６２を介してアップ／ダウン信号Ｕ／
Ｄとして同調電圧カウンタ２７５へ送られる。

【００３０】そして、上記チューニングアップキー入力
ＵＰ及びダウンキー入力ＤＯＷＮは、ノア回路６３及び
ナンド回路６４を介してフリップフロップ６５に入力さ
れる。さらに、このフリップフロップ６５には、ディジ
タルチューニング制御回路２７３からマニュアルキーが
操作されたことを示す信号が上記ナンド回路６４を介し
て入力される。上記フリップフロップ６５は、垂直同期
信号φｖに同期して入力信号を読込むもので、その出力
はオア回路６６を介して４進カウンタのリセット端子Ｒ
に入力されると共に、さらに、オア回路６８を介してア
ンド回路６９に入力される。

【００３１】また、上記４進カウンタ６７のリセット端
子Ｒには、同期検出回路２７４からのリセット信号Ｒが
オア回路６６を介して入力される。そして、上記周波数
検出回路２６からの信号Ｈ、Ｌは、それぞれクロックド
インバータ７１、７２を介してアンド回路７３、７４に
入力されると共に、クロックドインバータ７５、７６を
介して互いに他方のアンド回路７２、７１に入力され
る。上記クロックドインバータ７１、７２は、上記６１
の出力によってゲート制御され、クロックドインバータ
７５、７６は、インバータ７７を介して入力されるフリ
ップフロップ６１の出力によってゼート制御される。

【００３２】そして、上記アンド回路７３、７４の出力
は、オア回路７８を介して４進カウンタ６７のクロック
端子に入力される。この４進カウンタ６７のカウント内
容は、デコーダ７９でデコードされ、「０」カウント時
の出力はオア回路８０を介してアンド回路７４に入力さ
れ、「１」カウント時の出力はアンド回路７３に入力さ
れる。

【００３３】さらに、デコーダ７９の「２」カウント時
の出力は、ノア回路６２、アンド回路８１、オア回路８
０、８２に入力され、「３」カウント出力は、キー制御
回路２７２ａからマニュアルモード信号ＭＡＮＵと共に
ノア回路８３を介してオア回路６８に入力される。ま
た、デコーダ７９の「３」カウント時の出力は、６４進
カウンタ８４のリセット端子Ｒ、フリップフロップ８
６、アンド回路８７に入力される。そして、上記ノア回
路８２には、同期検出回路２７４からの同期有無信号Ｍ
がアンド回路８８を介して入力されると共に、キー制御
回路２７２ａからのマニュアルキー有り信号がインバー
タ８９及びアンド回路８８を介して入力される。

【００３４】そして、上記オア回路８２の出力は、クロ
ックドインバータ９０のゲート端子に入力されると共
に、クロックドインバータ９１のゲート端子にインバー
タ９２を介して入力される。上記インバータ９０、９１
には、クロックパルスφ4 、クロックパルスφ3 がそれ
ぞれ入力されており、その出力が６４進カウンタ８４の
クロック端子に入力される。そして、この６４進カウン
タ８４のアンド回路６９、８１に入力され、このアンド
回路６９の出力がクロックパルスφＢとして、また、ア
ンド回路８１の出力がラッチタイミング信号φＡとして
それぞれ同調電圧カウンタ２７５へ送られる。

【００３５】また、上記フリップフロップ８６は、水平
同期信号φｈに同期して入力私語を読込み、その保持デ
ータをアンド回路８７を介して同期検出回路２７４にチ
ャンネル一致信号ＣＨとして出力する。上記ディジタル
チューニング制御回路２７３は、パワーオンクリア回路
２７０からのパワーオンクリア信号ＰＯＣにより、タイ
ミング信号φＣを同調電圧カウンタ２７５にロード信号
として出力する。

【００３６】次に上記実施例の動作を説明する。図２に
おいて、アンテナ２１に誘起したテレビ信号は、電子同
調チューナ２２によって選局及び周波数変換された後、
テレビリニア回路２３によって帯域増幅及び映像検波さ
れて映像信号Ｂとして取出される。この映像信号は、Ａ
／Ｄ変換器２４において４ビットのディジタル信号Ｃに
変換され、液晶駆動回路２５へ送られて映像表示部１２
に表示される。また、上記テレビリニア回路２３からは
音声信号が出力され、音声回路へ送られる。この音声回
路は、テレビリニア回路２３からの音声信号を増幅し、
スピーカより出力する。

【００３７】さらに、上記テレビリニア回路２３は、内
部の中間周波増幅回路２３１で増幅した中間周波信号Ｄ
を周波数検出回路２６へ出力すると共に、同期分離回路
２３４で分離した垂直同期信号φｖ及び水平同期信号φ
ｈを制御回路２７へ出力する。しかして、上記周波数検
出回路２６は、テレビリニア回路２３からの中間周波信
号Ｄを周波数弁別器２６１に入力して周波数変化を電圧
変化に変換し、コンパレータ２６２、２６３によりオー
トチューニング用のＡＦＴ信号Ｈ、Ｌを作成する。現
在、日本では、受信電波の信号よりも局部発振周波数の
方が高い上側へテロダイン方式が使用されている。従っ
て、局部発振周波数は必ず受信チャンネルの映像搬送波
よりも中間周波数だけ高くなる。

【００３８】そして、チューナ同調電圧を高くしていく
と、それにつれて局部発振周波数も徐々に高くなる。こ
れにより局部発振周波数と受信映像周波数との差である
中間周波数も徐々に高くなる。このときの中間周波数を
横軸にして周波数弁別器２６１の出力電圧の変化を示し
たものが図６である。上記周波数弁別器２６１の出力が
基準電圧Ｖ1 以上の時“１”レベルを与えるＡＦＴ信号
Ｌをコンパレータ２６２で作成する。

【００３９】同様に周波数弁別器２６１の出力が基準電
圧Ｖ₂ 以下の時“１”レベルを与えるＡＦＴ信号Ｈをコ
ンパレータ２６３で作成する。そして、周波数検出回路
２６から上記ＡＦＴ信号がＬ−Ｈの順に出力されたチュ
ーナ同調電圧を固定させれば、中間周波数を所定の周波
数例えば５８．５７ＭＨｚに正しく設定することができ
る。

【００４０】また、反対にチューナ同調電圧を下げてい
くと、中間周波数は徐々に低くなっていくので、ＡＦＴ
信号がＨ−Ｌの順に周波数検出回路２６から出力された
時にチューナ同調電圧を固定させれば、上記の場合と同
様に中間周波数を正しく設定することができる。しかし
て、上記周波数検出回路２６から出力されるＡＦＴ信号
Ｌ，Ｈは制御回路２７へ送られ、この制御回路２７にお
いて上記したようなチューナ同調電圧の制御が行なわれ
るが、その詳細については後述する。

【００４１】一方、制御回路２７においては、テレビリ
ニア回路２３からの同期信号φｖ、φｈを検出して映像
表示部１２に対する走査制御を行なっている。

【００４２】まず、制御回路２７内の同期検出回路２７
４における同期信号の検出処理について、図１０のフロ
ーチャート及び図１１のタイミングチャートを参照して
説明する。同期検出回路２７４は、電源スイッチ２０が
オンされた時に図１０のステップＡ１に示すように不一
致カウンタ３１、一致カウンタ３２、ラッチ回路４１が
セットされる。ラッチ回路４１がリセットされると、イ
ンバータ４１３の出力が“１”となってナンド回路４６
に入力される。

【００４３】この状態で同期分離回路２３４から図１１
に示す垂直同期信号φｖが与えられると、ナンド回路４
６の出力が“０”となり、ナンド回路４３から“１”信
号が出力されてステップＡ２に示すように５２５進カウ
ンタ３３がリセットされる。この５２５進カウンタ３３
は、その後、水平同期信号φｈの２倍の周波数を持つク
ロックパルスφ1 をカウントして、そのカウント値が
「５２５」になると、出力端子０₂ から“１”信号を出
力する。この５２５進カウンタ３３の出力は、クロック
パルスφ2 に同期してフリップフロップ４７に読込まれ
る。この結果、フリップフロップ４７の出力が“１”と
なり、アンド回路３７に入力されると共に、インバータ
４８によりを“０”信号に反転されてされてオア回路３
５に入力され、これによりステップＡ３に示すように垂
直同期信号φｖの有無が判断される。すなわち、次の垂
直同期信号φｖが正常に受信されていれば、アンド回路
３７の出力が“１”になり、ステップＡ４に示すように
一致カウンタ３２が「＋１」されると共に、ステップＡ
５に示すように不一致カウンタ３１がリセットされる。

【００４４】その後、ステップＡ６において、一致カウ
ンタ３２のカウント値が「４」であるか否かの判断が行
なわれ、「４」であれば出力端子０₂ から“１”信号が
出力される。これによりステップＡ７に示すようにラッ
チ回路４１がセットされ、その後、ステップＡ８にすす
む。また、上記ステップＡ６において、一致カウンタ３
２のカウント値が「４」になっていなければ、ステップ
Ａ８に進み、ラッチ回路４１がセットされているか、リ
セットされているかを判断する。ラッチ回路４１がセッ
トされている場合は、その出力が“１”となってナンド
回路４２に入力されるので、ステップＡ９に示すように
フリップフロップ４７に保持されて５２５進カウンタ３
３の出力がナンド回路４２から出力される。この結果、
ナンド回路４２の出力が“０”、ナンド回路４３の出力
が“１”となり、このナンド回路４３の出力が垂直同期
信号φｖとして液晶駆動回路２５へ送られる。

【００４５】上記垂直同期信号φｖにより、液晶駆動回
路２５において、図１１に示すようにフレーム信号φｆ
が作成される。また、上記ラッチ回路４１がリセットさ
れている場合は、インバータ４１３の出力が“１”とな
ってナンド回路４６に入力される。このためステップＡ
１０に示すように、同期分離回路２３４からの垂直同期
信号φｖとフリップフロップ４７に保持されている５２
５進カウンタ３３とのオア回路４５がナンド回路４６よ
り出力される。この結果、ナンド回路４６の出力が
“０”、ナンド回路４３の出力が“１”となり、このナ
ンド回路４３の出力が垂直同期信号φｖとして液晶駆動
回路２５へ送られる。その後、ステップＡ２へ戻り、ナ
ンド回路４３の出力により５２５進カウンタ３３をリセ
ットし、上記した動作を繰り返して行なう。

【００４６】しかして、上記ステップＡ３において、５
２５進カウンタ３３の出力がフリップフロップ４７に読
込まれた際、例えば受信状態の悪化等により次の垂直同
期信号φｖが与えられなかった場合は、オア回路３５の
出力が“０”となってラッチ回路３６がセットされる。
これによりラッチ回路３６の出力が“１”となり、ステ
ップＡ１１に示すように不一致カウンタ３１の内容が
「＋１」される。

【００４７】次いで、ステップＡ１２に示すように不一
致カウンタ３１のカウント値が「６４」に達しているか
否かを判断し、「６４」に達していなければ不一致カウ
ンタ３１の出力が“０”であるので、直ちにステップＡ
８に示すようにラッチ回路４１のラッチ状態を判断して
次ぎの動作に進む。また、不一致カウンタ３１のカウン
ト値が「６４」に達していれば、不一致カウンタ３１か
ら“１”信号が出力され、ステップＡ１３に示すように
一致カウンタ３２がリセットされると共に、ステップＡ
１４に示すようにラッチ回路４１がリセットされる。

【００４８】その後、ステップＡ８に示すようにラッチ
回路４１がセットされているか、リセットされているか
を判断する。ラッチ回路４１がセットされている場合
は、ステップＡ９に示すようにフリップフロップ４７に
保持している５２５進カウンタ３３の出力を、ナンド回
路４２、４３を介して垂直同期信号φｖとして液晶駆動
回路２５へ出力する。また、ラッチ回路４１がリセット
されている場合は、ステップＡ１０に示すように同期分
離回路２３４からの垂直同期信号φｖと５２５進カウン
タ３３の出力信号のオア出力をナンド回路４６、４３を
介して液晶駆動回路２５に出力する。

【００４９】また、不一致カウンタ３１のカウント値が
「６４」に達するまでに同期分離回路２３４から垂直同
期信号φｖが与えられれば、一致カウンタ３２を「＋
１」すると共に、不一致カウンタ３１をクリアして通常
の状態動作に戻る。また一方、不一致カウンタ３１は、
そのカウント値が「５２５」に達する毎にデコーダ４９
でデコードされ、クロックφ_n2に同期してフリップフロ
ップ５０に読込まれる。そして、このフリップフロップ
５０の出力が図１１に示すように垂直走査スタート信号
Ｄout として液晶駆動回路２５へ送られる。

【００５０】次ぎに図７、図８及び図９について示す制
御回路２７のオートチューニング動作について説明す
る。オートチューニングでは、オートモードとマニュア
ルモードの２種がある。オートモードでは、周波数検出
回路２６を用いて自動的にチャンネルを選択する。マニ
ュアルモードでは、キー操作によりチューナ同調電圧の
掃引を行なう。まず、オートモードにおけるチューニン
グ動作について、図１２，図１３のフローチャートを参
照して説明する。オートモードでは、前記したようにチ
ューニング用のアップキー１６ａが押された場合は、周
波数検出回路２６よりＬ−Ｈの順で、また、ダウンキー
１６ｂが押された場合は、Ｈ−Ｌの順でＡＦＴ信号を出
力する。しかして、制御回路２７では、図１２のステッ
プＢ１に示すようにチューニング用のキーが操作された
か否かを判断しており、キー入力が無ければそのまま待
機する。

【００５１】図９に示すディジタルチューニング制御回
路２７３は、所定のチャンネルが選択されて正常にテレ
ビ信号が受信されている状態では、４進カウンタ６７の
カウント値が「３」となっており、デコーダ７９の出力
端子「３」から“１”信号が出力されて６４進カウンタ
８４がリセット状態に保持されている。また、上記デコ
ーダ７９の出力端子「３」から“１”信号が出力されて
いる場合、ノア回路８３の出力が“０”となり、アンド
回路６９のゲートを閉じている。

【００５２】この状態でチューニングキーが操作される
と、ステップＢ２に示すように４進カウンタ６７をリセ
ットし、次いで、ステップＢ３において操作キーがアッ
プキー１６ａであるか否かを判断し、アップキー１６ａ
が操作された場合であれば、ステップＢ４に示すように
制御回路２７３から同調電圧カウンタ２７５にカウント
アップ信号を送り、同調電圧カウンタ２７５の内容を
「＋８」する。これは、確実に現チャンネルを抜け出す
ためである。すなわち、アップキー１６ａが操作された
場合、キー制御回路２７２ａから１ショットのアップキ
ー信号ＵＰ（ハイレベル）が出力され、フリップフロッ
プ６１がセットされる。このフリップフロップ６１のセ
ット出力はＥＸオア回路６２よりカウントアップ指令と
して同調電圧カウンタ２７５に送られる。さらに、上記
フリップフロップ６１の出力によりクロックドインバー
タ７１、７２が選択され、周波数検出回路２６からＡＦ
Ｔ信号Ｈ、Ｌがアンド回路７３、７４に入力可能な状態
になる。

【００５３】また、上記アップキー信号ＵＰは、ノア回
路６３、ナンド回路６４を介してフリップフロップ６５
に入力される。このフリップフロップ６５は、垂直同期
信号φｖに同期して入力信号を読込み、垂直同期信号φ
ｖの１周期（約く１６ｍｓ）の間保持してアンド回路６
９のゲートを開くと共に４進カウンタ６７をリセット状
態に保持する。この４進カウンタ６７がリセットされる
と、デコーダ７９の出力端子「３」からの出力が“０”
となり、６４進カウンタ８４のリセット状態が解除され
る。この時６４進カウンタ８４には、クロックドインバ
ータ９１を介してクロックパルスφ3 が入力されてい
る。

【００５４】従って、６４進カウンタ８４は、クロック
パルスφ3 によりカウントアップし、上記降り降り６５
の出力が“１”となっている間に、つまり、垂直同期信
号φｖの１周期間に８発のパルス信号を出力する。この
６４進カウンタ８４の出力はアンド回路６９を介してク
ロックパルス信号φＢとして同調電圧カウンタ２７５へ
送られる。これにより同調電圧カウンタ２７５の内容が
「＋８」され、そのカウント値が変調波作成回路２７７
へ送られる。

【００５５】この変調波作成回路２７７は、同調電圧カ
ウンタ２７５のカウント値をパルス幅に変調し、図２に
示すチューナ同調電圧制御回路２９へ出力する。このチ
ューナ同調電圧制御回路２９は、上記変調波作成回路２
７７からの変調波を積分回路により積分し、その後、増
幅してチューナ同調電圧に変換し、電子同調チューナ２
２に与えて局部発振周波数を変化させる。

【００５６】その後、次の垂直同期信号φｖが与えられ
ると、フリップフロップ６５に“０”が読込まれ、４進
カウンタ６７のリセット状態が解除される。また、この
時点では上記したようにデコーダ７９の出力端子「３」
から出力される信号が“０”となっているので、ノア回
路８３の出力が“１”となってアンド回路６９のゲート
が開かれた状態に保持される。そして、この状態でステ
ップＢ５に示すように周波数検出回路２６から信号Ｌが
出力されているか否かを判断する。すなわち、上記４進
カウンタ６７がリセットされた場合、デコーダ７９の出
力端子「０」から“１”信号が出力され、オア回路８０
を介してアンド回路７４に入力される。このためアンド
回路７４のゲートが開かれ、ＡＦＴ信号Ｌが受入れられ
る状態になる。

【００５７】このときＡＦＴ信号Ｌが送られてきていな
ければ、６４進カウンタ８４のカウントアップ動作を継
続してその出力により、ステップＢ６に示すように同調
電圧カウンタ２７５を「＋１」し、電子同調チューナ２
２の受信周波数を高くする。上記ステップＢ５、Ｂ６の
処理は、周波数検出回路２６からＡＦＴ信号Ｌが出力さ
れるまで繰返して行なう。そして、周波数検出回路２６
からＡＦＴ信号Ｌが送られてくると、この信号Ｌはイン
バータ７２、アンド回路７４、オア回路７８を介して４
進カウンタ６７に入力される。この結果、４進カウンタ
６７の内容がステップＢ７に示すように「１」カウント
アップされ、デコーダ７９の出力端子「１」から“１”
信号が出力される。また、この間６４進カウンタ８４の
カウント動作は継続され、その出力によりステップＢ８
に示すように同調電圧カウンタ２７５が「＋１」され
る。

【００５８】そして、上記デコーダ７９の出力端子
「１」から出力されている“１”信号は、アンド回路７
３に入力されてそのゲートを開き、ＡＦＴ信号Ｈを受入
れる状態となる。この結果、アンド回路７３の出力から
ステップＢ９に示すように周波数検出回路２６からＡＦ
Ｔ信号Ｈが出力されたか否かを判断でき、信号Ｈが出力
されていなければステップＢ８に示すように６４進カウ
ンタ８４の出力により同調電圧カウンタ２７５を「＋
１」する。

【００５９】上記ステップＢ６、ステップＢ９の処理
は、周波数検出回路２６からＡＦＴ信号Ｈが出力される
まで繰返して行なう。そして、周波数検出回路２６から
ＡＦＴ信号Ｈが送られてくると、この信号Ｈはインバー
タ７１、アンド回路７３、オア回路７８を介して出力さ
れ、ステップＢ１０に示すように４進カウンタ６７を
「２」にカウントアップする。この結果、デコーダ７９
の出力端子「２」から“１”信号が出力され、アンド回
路７４、８１のゲートが開かれる。また、上記デコーダ
７９の出力端子「２」から“１”信号が出力されると、
クロックドインバータ９１のゲートが閉じると共にクロ
ックドインバータ９０のゲートが開き、ステップＢ１１
に示すようにクロックパルスφ3 に変わって周波数の低
いクロックパルスφ4 が６４進カウンタ８４に入力され
て、６４進カウンタ８４のカウントアップ動作が遅くな
る。

【００６０】さらに、上記デコーダ７９の出力端子
「２」から“１”信号が出力されると、ＥＸオア回路６
２の出力が“０”となってステップＢ１２に示すように
同調電圧カウンタ２７５にダウン指令が送られる。従っ
て、その後、６４進カウンタ８４の出力がアンド回路６
９を介して同調電圧カウンタ２７５へ送られると、ステ
ップＢ１３に示すように同調電圧カウンタ２７５の内容
が「−１」される。さらに、上記６４進カウンタ８４の
出力は、アンド回路８１を介してメモリ２７６にラッチ
タイミングφＢが送られ、同調電圧カウンタ２７５の内
容がメモリ２７６にラッチされる。

【００６１】また、上記したようにデコーダ７９の出力
端子「２」から“１”信号が出力された場合、アンド回
路７４のゲートが開かれ、ステップＢ１４に示すように
ＡＦＴ信号Ｌの有無が判定される。ＡＦＴ信号Ｌが送ら
れてきていなければ、ステップＢ１３に戻って同調電圧
カウンタ２７５が「−１」される。そして、この同調電
圧カウンタ２７５のカウントアップ処理によって周波数
検出回路２６からＡＦＴ信号Ｌが送られてくると、ステ
ップＢ１５に示すように４進カウンタ６７が「＋１」さ
れてそのカウント値が「３」になる。このためデコーダ
７９の出力端子「３」から“１”信号が出力され、ノア
回路８３の出力が“０”となってアンド回路６９のゲー
トが閉じ、同調電圧カウンタ２７５へのクロックパルス
φＢの出力を禁止する。

【００６２】また、上記デコーダ７９の出力端子「３」
から“１”信号が出力されると、６４進カウンタ８４が
リセットされると共に、フリップフロップ８６及びアン
ド回路８７によってワンショットパルスが出力される。
このワンショットパルスは、ステップＢ１６に示すよう
にチャンネル一致信号ＣＨとして同期検出回路２７４へ
出力される。また、このときアンド回路８１の出力が
“０”となり、ステップＢ１７に示すように同調電圧カ
ウンタ２７５からメモリ２７６に書込んだデータをその
まま固定保持させる。このメモリ２７６は、電源をオフ
した場合でも動作電圧が供給され、記憶内容が保護され
るようになっている。

【００６３】そして、上記メモリ２７６の記憶内容は、
次に電源をオンしたときにタイミング信号φＣにより同
調電圧カウンタ２７５にロードし、同調電圧カウンタ２
７５のカウント値が電源オフ前と同じ値に保持する。こ
れにより電源をオンした際、電源オフ時と同チャンネル
が選択される。

【００６４】一方、図８に示す同期検出回路２７４は、
ディジタルチューニング制御回路２７３からチャンネル
一致信号ＣＨが送られてくると、ステップＢ１８に示す
ように同期検出カウンタ３４をリセットすると共に、ス
テップＢ１９に示すように一致カウンタ３２をリセット
する。すなわち、上記チャンネル一致信号ＣＨは、イン
バータ５４を介して同期検出カウンタ３４のリセット端
子Ｒに入力されると共に、フリップフロップ５１、５
２、アンド回路５３により一定幅のパルス信号に波形整
形され、オア回路３９を介して一致カウンタ３２のリセ
ット端子Ｒに入力される。これにより同期検出カウンタ
３４及び一致カウンタ３２がリセットされる。

【００６５】その後、図１３のステップＢ２１に示すよ
うに同期分離回路２３４から垂直同期信号φｖが送られ
てきているか否かを判断し、垂直同期信号φｖが送られ
てくるまで５２５進カウンタ３３をカウントアップす
る。そして、垂直同期信号φｖが送られてくると、この
垂直同期信号φｖはノア回路３８を介して同期検出カウ
ンタ３４に入力され、ステップＢ２２に示すように同期
検出カウンタ３４が「＋１」される。

【００６６】次いでステップＢ２３に示すように一致カ
ウンタ３２のカウント値が「２」であるか否か、つま
り、同期分離回路２３４から送られてくる垂直同期信号
φｖが正しい周期のものであるか否かを判断する。正し
い周期の垂直同期信号φｖであれば、一致カウンタ３２
がカウントアップされるので、そのカウント値が「２」
となった時にその出力端子０1 から“１”信号が出力さ
れ、インバータ５９を介してフリップフロップ５７へ送
られ、ステップＢ２４に示すように同期有りラッチ、つ
まり、フリップフロップ５７がセットされる。その後、
ステップＢ２５に示すように同期検出カウンタ３４の内
容が「７」であるか否かを判断する。

【００６７】また、上記ステップＢ２３において、一致
カウンタ３２の内容が「２」に達していない場合は、直
ちにステップＢ２５に進んで同期検出カウンタ３４の内
容が「７」になったか否かを判断する。同期検出カウン
タ３４の内容が「７」に達していなければ、ステップＢ
２１に戻って同様の処理を繰返す。そして、同期検出カ
ウンタ３４の内容が「７」になると、ステップＢ２６に
示すようにフリップフロップ５７がセットされているか
否か、つまり、同期検出カウンタ３４のカウント値が
「７」になるまでに一致カウンタ３２のカウント値が
「２」になったか否かを判断する。

【００６８】上記同期検出カウンタ３４は、そのカウン
ト値が「７」になると出力端子０₁ から“１”信号が出
力され、インバータ５５で“０”が反転されてノア回路
５６に入力される。この時フリップフロップ５７がセッ
トされていれば、その出力信号“１”がアンド回路５８
を介してノア回路５６に入力されるので、ノア回路５６
から出力されるリセット信号は、“０”状態に保持され
る。また、この時上記アンド回路５８の同期有出力は、
ステップＢ２７に示すようにミュート信号ＭＵとして音
声回路へ送られる。音声回路は、ミュート信号ＭＵが
“０”の場合に音声出力を禁止し、ミュート信号ＭＵが
“１”になると、音声の出力動作を再開する。

【００６９】その後、同期検出カウンタ３４のカウント
値が「８」になると、出力端子０₂ から“１”信号が出
力されてノア回路３８に入力され、同期検出カウンタ３
４のクロック入力が禁止される。以上は垂直同期信号φ
ｖが正常に受信されていると判定された場合で、このと
きディジタルチューニング制御回路２７３は同調電圧カ
ウンタ２７５のクロックを止めてそのカウント値を固定
し、チューニング動作を終了する。

【００７０】また、正常な受信状態とならず、同期検出
カウンタ３４のカウント値が「７」になるまでに一致カ
ウンタ３２のカウント値が「２」に達しなかった場合
は、フリップフロップ５７がセットされないので、アン
ド回路５８の出力は“０”状態に保持される。この状態
で同期検出カウンタ３４のカウント値が「７」になって
出力端子０₁ から“１”信号が出力されると、インバー
タ５５で“０”に反転されてノア回路５６に入力され
る。この時、上記したようにアンド回路５８からノア回
路５６に“０”信号が入力されているので、ノア回路５
６から出力されるリセット信号Ｒが“１”となり、ディ
ジタルチューニング制御回路２７３における４進カウン
タ６７がリセットされる。このためディジタルチューニ
ング制御回路２７３は、ステップＢ５に戻ってチューニ
ング動作を再開する。

【００７１】以上はアップキー１６ａを操作した場合に
ついて説明したが、ダウンキー１６ｂを操作した場合
は、ステップＢ２においてダウンキー１６ｂの操作が検
出され、上記アップ処理の場合と同様にしてダウン処理
が行なわれる。

【００７２】その際、周波数検出回路２６から出力され
るＨ、Ｌの関係及び同調電圧カウンタ２７５のアップ、
ダウンの関係はアップ処理とちょうど逆になる。

【００７３】次にマニュアルモード時のチューニング動
作について、図９に示すディジタルチューニング制御回
路２７３、および図１４のフローチャートを参照して説
明する。

【００７４】マニュアルモード時において所望のチャン
ネルを選択する場合は、チューニング用のアップキー１
６ａまたはダウンキー１６ｂを所望のチャンネルが受信
されるまで押し続ける。マニュアルモードが指定されて
いる場合、ディジタルチューニング制御回路２７３は、
図１４のステップＣ１に示すようにチューニング用のキ
ーが操作されたか否かを常にチェックしており、キー入
力があるとステップＣ２に示すようにアップキー１６ａ
であるか否かを判断する。アップキー１６ａであればス
テップＣ８に示すように、ディジタルチューニング制御
回路２７３から同調電圧カウンタ２７５にカウントアッ
プ信号を送ってその内容を「＋８」し、その後、ステッ
プＣ４に進んでアップキー１６ａが押し続けられている
か否かを判断する。アップキー１６ａが押し続けられて
いなければステップＣ１に戻るが、押し続けられていれ
ばステップＣ５に進んで、０．５秒のカウントを行な
う。

【００７５】すなわち、図９に示すディジタルチューニ
ング制御回路２７３は、マニュアルモードの場合、マニ
ュアルモード信号ＭＡＮＵとして“１”信号がノア回路
８３に入力され、デコーダ７９からアンド回路６９へ入
力が禁止されている。この状態でアップキー１６ａが操
作されると、キー制御回路２７２ａから１ショットのア
ップキー信号ＵＰ（ハイレベル）が出力され、フリップ
フロップ６１がセットされる。このフリップフロップ６
１のセット出力はＥＸオア回路６２よりアップカウント
指令として同調電圧カウンタ２７５に送られる。

【００７６】また、上記アップキー信号ＵＰは、ノア回
路６３、ナンド回路６４を介してフリップフロップ６５
に入力される。このフリップフロップ６５は、垂直同期
信号φｖに同期して入力信号を読込み、垂直同期信号φ
ｖの１周期（約１６ｍｓ）の間保持してアンド回路６９
のゲートを開くと共に４進カウンタ６７をリセット状態
に保持する。この４進カウンタ６７がリセットされると
デコーダ７９の出力端子「３」からの出力が“０”とな
り、６４進カウンタ８４のリセット状態が解除される。
この時６４進カウンタ８４には、クロックドインバータ
９１を介してクロックパルスφ3 が入力されている。

【００７７】従って、６４進カウンタ８４は、クロック
パルスφ3 により高速でカウントアップし、上記カウン
タ６５の出力が“１”となっている間に、つまり、垂直
同期信号φｖの１周期間に８発のパルス信号を出力す
る。この６４進カウンタ８４の出力は、アンド回路６９
を介してタイミング信号φＢとして同調電圧カウンタ２
７５へ送られる。これにより同調電圧カウンタ２７５の
内容が「＋８」され、そのカウント値が変調波作成回路
２７７へ送られる。この変調波作成回路２７７は、同調
電圧カウンタ２７５のカウント値をパルス幅に変調し、
図２に示すチューナ同調電圧制御回路２９へ出力する。

【００７８】そして、上記したようにキー制御回路２７
２ａにおいて、キーが押し続けられているか否かを判断
する。キーが押し続けられていなければステップＣ１に
戻るが、キーが押し続けられていればステップＣ５に示
すようにキー制御回路２７２ａにおいて０．５秒カウン
トし、その後、キー制御回路２７２ａからマニュアルキ
ー有信号を出力する。

【００７９】このマニュアルキー有信号は、キーが押さ
れている間出力され、ナンド回路６４を介してフリップ
フロップ６５に読込まれる。このフリップフロップ６５
の出力によりアンド回路６９のゲートが開かれ、６４進
カウンタ８４の出力がクロックパルスφＢとして同調電
圧カウンタ２７５へ送られる。これによりステップＣ６
に示すように同調電圧カウンタ２７５がカウントアップ
される。次いで、ステップＣ７に示すようにキー操作が
引き続き行なわれているか否かを判断し、キー操作が行
なわれていればステップＣ６に戻って６４進カウンタ８
４の出力により、同調電圧カウンタ２７５のカウントア
ップ動作を継続する。

【００８０】しかして、上記アンド回路８８には図８の
ラッチ回路４１から同期信号の有無を示す信号Ｍが入力
されている。この信号Ｍは、同期有りの場合にハイレベ
ル、同期無しの場合にロウレベルとなるもので、上記同
調電圧カウンタ２７５のカウントアップ動作に伴って同
期信号有信号Ｍが送られてくると、アンド回路８８のし
つが“１”となってクロックドインバータ９０のゲート
が開き、周波数の低いクロックパルスφ4 が６４進カウ
ンタ８４に入力される。これにより、６４進カウンタ８
４のカウントアップ動作が遅くなり、チューナ同調電圧
の掃引スピードが低速に切替わる。すなわち、チャンネ
ルがあっている時は同期信号が検出されるので、信号Ｍ
がハイレベルとなってチューナ同調電圧の掃引速度が遅
くなり、そのチャンネルから離脱すると同期信号が検出
されなくなるので、信号Ｍがロウレベルとなってチュー
ナ同調電圧の掃引速度が早くなる。

【００８１】そして、上記チューナ同調電圧の掃引によ
り所望のチャンネルが選択された時にアップキー１６ａ
から手を離すと、ステップＣ８に示すように同調電圧カ
ウンタ２７５のカウント動作を停止する。すなわち、ア
ップキー１６ａから手を離すと、そのキー信号は“０”
となってフリップフロップ６５に“０”が読込まれる。
これによりフリップフロップ６５のしつが“０”となっ
てアンド回路６９のゲートが閉じ、同調電圧カウンタ２
７５へのクロックパルスφＢの出力が禁止される。この
結果、同調電圧カウンタ２７５のカウントアップ動作が
停止し、チューニング動作を終了する。

【００８２】また、ダウンキー１６ｂを操作した場合
は、ステップＣ２においてダウンキー１６ｂの操作が検
出され、ステップＣ９に進む。このステップＣ９では、
ＥＸオア回路６２からダウンカウント指令を出力して同
調電圧カウンタ２７５を「−８」する。

【００８３】次いでステップＣ１０に示すようにダウン
キー１６ｂが押し続けられているか否かを判断し、キー
が押し続けられていなければステップＣ１に戻る。ダウ
ンキー１６ｂが押し続けられていればステップＣ１１に
示すようにキー制御回路２７２ａにおいて０．５秒をカ
ウントし、その後、ステップＣ１２に示すように同調電
圧カウンタ２７５をカウントダウンする。次いでステッ
プＣ１３に示すようにキー操作が終了したか否かを判断
し、キーが未だ押されていなければステップＣ１２に戻
って同調電圧カウンタ２７５のカウントダウン動作を継
続する。

【００８４】そして、ステップＣ１３でキー操作の終了
が検出されるとステップＣ８に示すように同調電圧カウ
ンタ２７５のカウント動作を停止してチューニング動作
を終了する。

【００８５】なお、上記同調電圧カウンタ２７５におけ
る各カウンタの設定値は上記実施例に限定されるもので
はなく、他の値に設定しても良いことは勿論である。

【００８６】また、本発明テレビジョンに限らずラジオ
等に適用することもできる。

【００８７】

【発明の効果】以上説明したように、本発明によれば、
同期信号と内部同期信号の一致回数を所定回数以上カウ
ントし電波状態の良いと判断された時は、同期信号と内
部同期信号がほとんど一致しているので内部同期信号の
みを基に表示駆動制御を行ない、同期信号と内部同期信
号の不一致回数を所定回数以上カウントして電波状態が
悪いと判断された時は、同期信号と内部同期信号が相当
ずれているので、同期信号と内部同期信号のオア加算信
号を基に表示駆動制御を行なうことによって内部同期信
号と同期信号との位相がずれるのを防止して、安定した
画像を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す外観構成図。

【図２】本発明の一実施例を示す電子回路の全体の構成
を示すブロック図。

【図３】本発明の一実施例を示す電子同調チューナの詳
細を示すブロック図。

【図４】本発明の一実施例を示すテレビリニア回路の詳
細を示すブロック図。

【図５】本発明の一実施例を示す周波数検出回路の詳細
を示すブロック図。

【図６】図５の周波数検出回路の動作を説明するための
タイミングチャート。

【図７】制御回路の詳細を示すブロック図。

【図８】図７に於ける周波数検出回路部分の詳細を示す
ブロック図。

【図９】図７におけるディジタルチューニング制御回路
部分の詳細を示すブロック図。

【図１０】同期検出動作を示すフローチャート。

【図１１】同期検出回路を説明するためのタイミングチ
ャート。

【図１２】オートモードにおけるオートチューニング動
作を示すフローチャート。

【図１３】オートモードにおけるオートチューニング動
作を示すフローチャート。

【図１４】マニュアルモードおけるオートチューニング
動作を示すフローチャート。

【符号の説明】

１１…ケース、１２…映像表示部、１３…チャンネル表
示部、１４…音量表示部、１５…表示パネル、１６ａ…
チューニング用のアップキー、１６ｂ…ダウンキー、１
７ａ…音量調整用のアップキー、１７ｂ…ダウンキー、
１８…オート／マニュアル切換スイッチ、１９…ＶＨＦ
／ＵＨＦ切換スイッチ、２０…電源スイッチ、２１…ア
ンテナ、２２…電子同調チューナ、２３…テレビリニア
回路、２４…Ａ／Ｄ変換器、２５…液晶駆動回路、２６
…周波数検出回路、２７…制御回路、２８…キー入力
部、２９…チューナ同調電圧制御回路、２２１…アンテ
ナ結合回路、２２２…高周波結合回路、２２３…混合回
路、２２４…局部発振回路、２３１…中間周波増幅回
路、２３２…検波回路、２３３…映像増幅回路、２３４
…同期分離回路、２６１…周波数弁別器、２６２，２６
３…コンパレータ、２６４，２６５…基準電源、２７１
…基準クロック発生回路、２７２…キー制御回路、２７
３…ディジタルチューニング制御回路、２７４…同期検
出回路、２７５…同調電圧カウンタ、２７６…メモリ、
２７７…変調波作成回路、２７８…音量表示回路／チャ
ンネル表示回路、２７９…表示制御用回路、２７１０…
４ビットカウンタ、２７１１…Ｄ／Ａ変換器、３１…不
一致カウンタ、３２…一致カウンタ、３３…５２５進カ
ウンタ、３４…同期検出カウンタ、３６，４１…ラッチ
回路、６７…４進カウンタ、７９…デコーダ、８４…６
４進カウンタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 テレビ信号から同期信号を分離する同期
   分離手段と、基準クロック信号を基に上記同期信号と同
   一周波数の内部同期信号を発生する内部同期信号発生手
   段と、上記同期信号と上記内部同期信号の一致回数をカ
   ウントする一致検出手段と、上記同期信号と上記内部同
   期信号の不一致回数をカウントする不一致検出手段と、
   上記一致検出手段が所定回数一致をカウントした時にセ
   ットされ、上記不一致検出手段が不一致を所定回数カウ
   ントした時にリセットされるセットリセット手段と、上
   記セットリセット手段がセットされている時は上記内部
   同期信号に従って表示制御動作を行ない、上記セットリ
   セット手段がリセットされている時は上記同期信号と内
   部同期信号のオア加算信号に従って表示制御動作を行な
   う表示制御手段と、上記同期信号と上記内部同期信号と
   の位相のずれを修正する手段と、を具備したことを特徴
   とする同期制御回路。