JPH066620Y2

JPH066620Y2 - デジタルチュ−ニング回路

Info

Publication number: JPH066620Y2
Application number: JP1984119652U
Authority: JP
Inventors: 実臼井; 孝弘布施; 三朗小林
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1984-08-03
Filing date: 1984-08-03
Publication date: 1994-02-16
Anticipated expiration: 1999-08-03
Also published as: JPS6135434U

Description

【考案の詳細な説明】〔考案の技術分野〕本考案はデジタルチューニング回路に関する。

〔従来技術とその問題点〕

近年、表示部に液晶表示パネルを用いた小型のテレビジ
ョン受像機が実用化されている。この種、従来のテレビ
ジョン受像機においては、一般にオートチューニング装
置を備え、チューニング用のアップキーまたはダウンキ
ーの操作によりチューニング動作が自動的に行なわれる
ようになっている。しかして、オートチューニング方式
の１つとして電圧同調方式がある。この電圧同調方式で
は、チューナに印加するチューニング電圧を順次変化さ
せて、その時のAFT信号の変化と同期信号によりチャン
ネルを検出する方法が一般的である。また、チューニン
グ電圧をスキャンさせる方法としてはカウンタをアップ
ダウンさせ、そのカウンタ出力をD/A変換するか、ある
いはPWM（パルス幅変調）信号を出力し、それを復調す
るかの何れかの方法をとっている。

しかしながら、上記電圧同調方式では、同調カウンタの
出力がオール“１”からオール“０”に変化する瞬間、
若しくはその逆にオール“０”からオール“１”に変化
する瞬間は、チューナに印加される電圧が急激に変化す
るため、AFT信号は不規則な変化をする。このため所望
のチャンネルを固定できずに先のチャンネルに行ってし
まったり、サーチに時間が掛かったりする。例えばチャ
ンネルをアップする場合、１→３→……１２チャンネル
とアップさせていき、更にアップさせると１チャンネル
に戻るように設定されているが、なかなか１チャンネル
にならなかったり、１チャンネルを飛越して３チャンネ
ルになったりする。また、チャンネルをダウンさせる場
合も同様の現象を生じる。

〔考案の目的〕

本考案は上記の点に鑑みてなされたもので、チューナに
印加されるチューニング電圧が急激に変化する所定の周
波数領域の両端近傍においても、所望のチャンネルを確
実に選択指定することができるデジタルチューニング回
路を提供することを目的とする。

〔考案の要点〕

本考案は、アップ／ダウンキーと、上記アップ／ダウン
キーの操作に従ってアップ／ダウンカウントする循環式
カウント手段と、上記カウント手段のカウント値を電圧
値に変換しチューニング動作を行なって受信周波数を検
出するチューニング手段と、上記カウント手段の所定の
最大値を示す最大値信号を出力する手段と、上記カウン
ト手段の所定の最小値を示す最小値信号を出力する手段
と、上記カウント手段がアップカウントしている時は上
記最大値信号によりセット状態とされ上記最小値信号に
よりリセット状態とされるとともに、上記カウント手段
がダウンカウントしている時は上記最小値信号によりセ
ット状態とされ上記最大値信号によりリセット状態とさ
れるセットリセット手段と、上記セットリセット手段の
セット時信号により、上記チューニング手段の受信周波
数検出動作を停止させる停止手段と、上記セットリセッ
ト手段のリセット時信号により、上記チューニング手段
の受信周波数検出動作の停止を解除させる解除手段とを
具備したことを特徴とするものである。

〔考案の実施例〕

以下図面を参照して本考案の一実施例を説明する。

まず、第１図により本考案の外観構成について説明す
る。第１図において、１１はケースで、その前面には映
像表示部１２、チャンネル表示部１３、音量表示部１４
が設けられている。上記映像表示部１２、チャンネル表
示部１３、音量表示部１４は、例えば１枚の表示パネル
１５上に一体化して構成されるが、ケース１１の前面に
形成した表示窓によってそれぞれ分離して表示されるよ
うになっている。そして、上記チャンネル表示部１３に
は、ケース１１上の両側部においてVHF、UHFのチャンネ
ルを示す数値が印刷等により表示されている。また、上
記ケース１１の前面には、チューニング用のアップキー
１６ａ及びダウンキー１６ｂが設けられると共に、音量
調整用のアップキー１７ａ及びダウンキー１７ｂが設け
られる。更に、ケース１１には、オート／マニュアル切
換スイッチ１８、VHF/UHF切換スイッチ１９、電源スイ
ッチ２０が設けられるとともに、ケース１１の上部にロ
ッドアンテナ２１が設けられる。

次に上記ケース１１内に設けられる電子回路の構成につ
いて第２図により説明する。アンテナ２１により受信し
た電波は、電子同調チューナ２２に供給される。この電
子同調チューナ22は、受信電波の中から所望の電波を選
局して中間周波数Ａに変換し、テレビリニア回路２３へ
出力する。このテレビリニア回路２３は、中間周波数増
幅回路及び映像検波回路、同期分離回路等からなり、音
声信号を音声回路（図示せず）へ出力すると共に、映像
信号Ｂ、中間周波信号Ｄ、同期信号Ｅを出力する。上記
テレビリニア回路２３から出力される映像信号Ｂは、A/
D変換回路２４へ送られる。このA/D変換回路２４は、テ
レビリニア回路２３からの映像信号Ｂを４ビットのデジ
タル信号Ｃに変換して液晶駆動回路２５へ送り、液晶表
示パネル１５における映像表示部１２を表示駆動する。
また、上記テレビリニア回路２３から出力される中間周
波信号Ｄは周波数検出回路２６へ送られ、同期信号Ｅは
制御回路２７へ送られる。上記周波数検出回路２６は、
テレビリニア回路２３から入力される中間周波信号を弁
別し、Ｈ（High）あるいはＬ（Low）の２種のパルス信
号を出力し、制御回路２７へ与える。また、この制御回
路２７には、上記A/D変換回路２４から４ビットのデジ
タル信号Ｃが入力されると共に、キー入力部２８からキ
ーデータが入力される。このキー入力部２８は、上記第
１図におけるチューニング用のアップキー１６ａ、ダウ
ンキー１６ｂ、音量調整用のアップキー１７ａ、ダウン
キー17bと共に、オート／マニュアル切換スイッチ１
８、VHF/UHF切換スイッチ１９、電源スイッチ２０を備
えている。しかして、上記制御回路２７は、電子同調チ
ューナ２２に対し、キー入力部２８からのチューニング
用アップキー１６ａ及びダウンキー１６ｂの操作に従っ
てチューナ同調電圧制御回路２９へ同調制御信号を出力
し、このチューナ同調電圧制御回路２９から電子同調チ
ューナ２２へチューニング電圧V_tを出力する。この場
合、制御回路２７は、上記チューニング動作が行なわれ
ている間、つまり、次の局が選択されるまでの間、音声
回路にミュート信号を出力して音声出力を禁止してい
る。また、上記制御回路２７は、キー入力部２８からの
音量調整用アップキー１７ａ、ダウンキー１７ｂの操作
に従って、上記音声回路に音量調整信号を出力する。さ
らに、上記制御回路２７は、上記キー入力部２８におけ
る各キー操作に従って音量表示信号及びチャンネル表示
信号Ｆを液晶駆動回路２５に出力すると共に、テレビリ
ニア回路２３からの同期信号Ｅに従って液晶駆動回路25
に表示タイミング信号を出力する。この液晶駆動回路２
５は、A/D変換回路２４及び制御回路２７からの信号に
従って液晶表示パネル１５における映像表示部１２、チ
ャンネル表示部１３、音量表示部１４をそれぞれ表示駆
動する。

次に上記第２図における各部の詳細について説明する。
第３図は周波数検出回路２６の詳細を示すもので、周波
数弁別器２６１、コンパレータ２６２，２６３からな
り、上記テレビリニア回路２３から送られてくる中間周
波信号Ｄが周波数弁別器２６１に入力される。そして、
周波数弁別器２６１の出力がコンパレータ２６２の「+」
端子に入力されると共に、コンパレータ２６３の「-」端
子に入力される。また、コンパレータ２６２の「-」端子
及びコンパレータ２６３の「+」端子には、基準電源２６
４，２６５がそれぞれ接続されている。そして、コンパ
レータ２６２，２６３の出力がオートチューニングコン
トロール信号Ｌ，Ｈとして出力され、制御回路２７へ送
られる。上記周波数弁別器２６１は、第４図に示すよう
に入力周波数が設定周波数_ｐより低ければ正、高くな
ると負の弁別信号を出力する。そして、この弁別信号が
基準電圧Ｖ_１より高くなると、その間コンパレータ２６
２から信号Ｌが出力され、上記弁別信号が基準電圧Ｖ_２
より低くなると、その間コンパレータ263から信号Ｈが
出力される。そして、上記コンパレータ２６２，２６３
の出力信号Ｌ，Ｈが制御回路２７へ送られてオートチュ
ーニング処理が行なわれる。

第５図は制御回路２７の詳細を示すもので、２７０は、
パワーオンクリア回路で、電源投入時にパワーオンクリ
ア信号POCを各回路に出力する。また、２７１は水晶発
振素子271aを備えた基準クロック発生回路で、基準クロ
ックパルスのφ１，φ２，φ３，φ４を発生する。上記
クロックパルスφ１，φ２，φ３は、水平同期信号φｈ
の２倍の周波数を持つ３相のクロックであり、クロック
パルスφ４は、クロックパルスφ１を４分周したもので
ある。また、272aはキー制御回路で、キー入力部２８か
らのキー入力を判断してデジタルチューニング制御回路
２７３へ出力する。このデジタルチューニング制御回路
２７３には、周波数検出回路２６からのAFT（Auto Freq
uency Tuning）信号Ｌ，Ｈが入力されている。上記デジ
タルチューニング制御回路２７３は、AFT信号Ｌ，Ｈに
従って動作し、詳細を後述する同期検出回路２７４へチ
ャンネル一致信号ＣＨを出力する。また、上記デジタル
チューニング制御回路２７３は、同調電圧カウンタ２７
５に対してロードパルスφＣ、制御パルスφＢ、アップ
／ダウン指令U/Dを出力する。この同調電圧カウンタ２
７５は、デジタルチューニング制御回路２７３からの信
号によってカウント動作するが、そのカウントデータを
メモリ２７６に書込むと共に、同調電圧パルス幅変調波
作成回路２７７及び音量表示回路／チャンネル表示回路
２７８へ出力する。すなわち、上記同調電圧カウンタ２
７５は、第６図に詳細を示すように各々１２ビットの入
出力端子を持つカウンタＣＴを備えており、このカウン
タＣＴに上記デジタルチューニング制御回路２７３から
ロードパルスφＣ、制御パルスφＢ、アップ／ダウン指
令U/Dが与えられると共に、その入力端子Ｉ１〜Ｉ１２
にメモリ２７６から読出される１２ビットのデータが入
力される。上記カウンタＣＴは、パワーオン時に与えら
れるロードパルスφＣによってメモリ２７６の記憶デー
タを読込み、その後、アップ／ダウン指令U/Dに従って
制御パルスφＢをカウントアップあるいはカウントダウ
ンする。そして、上記カウンタＣＴの出力端子Ｏ１〜Ｏ
１２から出力されるカウント内容がメモリ２７６、パル
ス幅変調波発生回路２７７、音量表示回路／チャンネル
表示回路２７８へ送られる。また、上記カウンタＣＴの
出力端子Ｏ１〜Ｏ１２のうち、O1〜Ｏ３の出力がナンド
回路ＮＡ１、ノア回路NOR２へ入力され、Ｏ４〜Ｏ１２
の出力がノア回路NOR１、ナンド回路ＮＡ２に入力され
る。そして、上記ナンド回路ＮＡ１の出力がノア回路NO
R１に入力され、このノア回路NOR１の出力がインバータ
INVを介してAFTコントロール信号▲▼としてデジ
タルチューニング制御回路２７３へ送られる。また、上
記ノア回路NOR２の出力はナンド回路ＮＡ２に入力さ
れ、このナンド回路ＮＡ２の出力がAFTコントロール信
号▲▼としてデジタルチューニング制御回路２７
３へ送られる。上記AFTコントロール信号▲▼
は、カウンタＣＴの出力端子Ｏ１〜Ｏ３の出力が
“１”、他の出力端Ｏ４〜Ｏ１２の出力がオール“０”
の時のみ“０”となり、AFTコントロール信号▲
▼は、Ｏ１〜Ｏ３の出力が“０”、Ｏ４〜Ｏ１２の出力
がオール“１”の時のみ“０”となる。

しかして、上記同調電圧パルス幅変調波作成回路２７７
は、同調電圧カウンタ２７５のカウント値に応じて同調
電圧パルス幅変調波を発生し、チューナ同調電圧制御回
路２９へ出力する。上記同期検出回路２７４は、デジタ
ルチューニング制御回路２７３からの制御信号及びテレ
ビリニア回路２３からの垂直同期信号φｖ、水平同期信
号φｈに従って動作し、同期信号を表示制御用回路２７
９、リセット信号Ｒ及び同期有無信号Ｍをデジタルチュ
ーニング制御回路273へ出力する。上記表示制御用回路
２７９は、コモン制御用タイミング信号を液晶駆動回路
２５に出力すると共に、セグメント制御用タイミング信
号を液晶駆動回路２５及び音量表示回路／チャンネル表
示回路２７８へ出力する。また、272bはキー制御回路
で、音量調整用のアップキー１７ａ、ダウンキー１７ｂ
が操作された際にそのキー入力を４ビットカウンタ２７
１０に出力する。この４ビットカウンタ2710は、上記ア
ップキー１７ａ、ダウンキー１７ｂの操作に応じてアッ
プカウントあるいはダウンカウントし、そのカウント値
を上記音量表示回路／チャンネル表示回路２７８及びD/
A変換回路2711へ出力する。このD/A変換回路2711は、４
ビットカウンタ2710のカウント値をアナログ信号に変換
し、音量制御用回路（図示せず）へ音量レベル設定信号
として出力する。そして、上記音量表示回路／チャンネ
ル表示回路２７８は、４ビットカウンタ2710及び同調電
圧カウンタ２７５のカウント出力に応じて液晶駆動回路
２５に対し、チャンネル表示部１３及び音量表示部１４
のセグメント駆動用信号を出力する。また、2712はオー
トレベルコントロール回路で、A/D変換回路２４から４
ビットデータ入力されると共に表示制御用回路２７９か
らフレーム信号φｆが入力され、４ビットのデータに応
じてレベルコントロール信号を出力する。このD/A変換
回路2712から出力されるレベルコントロール信号は、D/
A変換回路2713によりアナログ信号に変換されてリファ
レンス電圧作成回路（図示せず）へ送られ、このリファ
レンス電圧作成回路により第２図のA/D変換回路２４に
対してレベルコントロールが行なわれる。

次に上記第５図におけるデジタルチューニング制御回路
２７３の詳細について第７図により説明する。キー制御
回路272aからのチューニング用アップキー１６ａの操作
信号ＵＰは、フリップフロップ６１のセット端子Ｓに入
力され、ダウンキー１６ｂの操作信号DOWNはフリップフ
ロップ６１のリセット端子Ｒに入力される。そして、上
記フリップフロップ６１の出力は、ＥＸオア回路６２を
介してアップ／ダウン信号U/Dとして同調電圧カウンタ
２７５へ送られる。そして、上記チューニングアップキ
ー入力ＵＰ及びダウンキー入力DOWNは、ノア回路６３及
びナンド回路６４を介してフリップフロップ６５に入力
される。さらに、このフリップフロップ65には、デジタ
ルチューニング制御回路２７３からマニュアルキーが操
作されたことを示す信号が上記ナンド回路６４を介して
入力される。上記フリップフロップ６５は、垂直同期信
号φｖに同期して入力信号を読込むもので、その出力は
オア回路６６を介して４進のAFTカウンタ67のリセット
端子Ｒに入力されると共に、さらに、オア回路６８を介
してアンド回路６９に入力される。また、上記AFTカウ
ンタ６７のリセット端子Ｒには、同期検出回路２７４か
らのリセット信号Ｒがオア回路６６を介して入力され
る。そして、上記周波数検出回路２６からの信号Ｈ，Ｌ
はオア回路５１，５２に入力され、このオア回路５１，
５２の出力がそれぞれクロックドインバータ７１，７２
を介してアンド回路７３，７４に入力されると共に、ク
ロックドインバータ７５，７６を介して互いに他方のア
ンド回路７２，７１に入力される。上記クロックドイン
バータ７１，７２は、上記６１の出力によってゲート制
御され、クロックドインバータ７５，７６は、インバー
タ７７を介して入力されるフリップフロップ６１の出力
によってゲート制御される。また、上記オア回路５１，
５２には、フリップフロップ５３の出力が入力され、上
記周波数検出回路２６からオア回路５１，５２に送られ
てくるAFT信号Ｈ，Ｌに対するマスク制御が行なわれ
る。そして、上記フリップフロップ５３は、同調電圧カ
ウンタ２７５からのAFTコントロール信号▲▼，
▲▼及び上記ＥＸオア回路６２から出力されるア
ップ／ダウン指令U/Dによってセットあるいはリセット
される。すなわち、同調電圧カウンタ２７５からのAFT
コントロール信号▲▼オア回路５４，５５に入力
され、AFTコントロール信号▲▼はオア回路５
６，５７に入力される。また、上記アップ／ダウン指令
U/Dは、オア回路５４，５７に入力されると共にインバ
ータ５８を介してオア回路５５，５６に入力される。そ
して、オア回路５４，５６の出力がナンド回路５９を介
してフリップフロップ５３のセット端子Ｓに入力され、
オア回路５５，５７の出力がナンド回路６０を介してフ
リップフロップ５３のリセット端子Ｒに入力される。そ
して、このフリップフロップ５３の出力は、上記したよ
うにオア回路５１，５２に入力され、このオア回路５
１，52の出力が上記したようにインバータ７１，７２そ
れぞれを介してアンド回路７３，７４に入力される。

しかして、上記アンド回路７３，７４の出力は、オア回
路７８を介して４進カウンタ６７のクロック端子に入力
される。この４進カウンタ６７のカウント内容は、デコ
ーダ７９でデコーダされ、「0」カウント時の出力はオア
回路８０を介してアンド回路７４に入力され、「1」カウ
ント時の出力はアンド回路７３に入力される。さらに、
デコーダ７９の「2」カウント時の出力は、ノア回路６
２、アンド回路８１、オア回路８０，８２に入力され、
「3」カウント出力は、キー制御回路２７２ａからのマニ
ュアルモード信号MANUと共にノア回路８３を介してオア
回路６８に入力される。また、デコーダ７９の「3」カウ
ント時の出力は、６４進カウンタ８４のリセット端子
Ｒ、フリップフロップ８６、アンド回路８７に入力され
る。そして、上記ノア回路８２には、同期検出回路２７
４からの同期有無信号Ｍがアンド回路８８を介して入力
されると共にキー制御回路272aからのマニュアルキー有
り信号がインバータ８９及びアンド回路８８を介して入
力される。そして、上記オア回路82の出力は、クロック
ドインバータ９０のゲート端子に入力されると共に、ク
ロックインバータ９１のゲート端子にインバータ９２を
介して入力される。上記インバータ９０，９１には、ク
ロックパルスφ４、クロックパルスφ３がそれぞれ入力
されており、その出力が６４進カウンタ８４のクロック
端子に入力される。そして、この６４進カウンタ８４の
アンド回路６９，81に入力され、このアンド回路６９の
出力がクロックパルスφＢとして、また、アンド回路８
１の出力がラッチタイミング信号φＡとしてそれぞれ同
調電圧カウンタ２７５へ送られる。また、上記フリップ
フロップ８６は、水平同期信号φｈに同期して入力信号
を読み込み、その保持データをアンド回路８７を介して
同期検出回路２７４にチャンネル一致信号ＣＨとして出
力する。また、上記デジタルチューニング制御回路２７
３は、パワーオンクリア回路２７０からのパワーオンク
リア信号POCにより、タイミング信号φＣを同調電圧カ
ウンタ２７５にロード信号として出力する。

次に上記実施例の動作を説明する。第２図において、ア
ンテナ２１に誘起したテレビ信号は、電子同調チューナ
２２によって選局及び周波数変換された後、テレビリニ
ア回路２３によって帯域増幅及び映像検波されて映像信
号Ｂとして取出される。この映像信号は、A/D変換回路2
4において４ビットのデジタル信号Ｃに変換され、液晶
駆動回路２５へ送られて映像表示部１２に表示される。
また、上記テレビリニア回路２３からは音声信号が出力
され、音声回路へ送られる。この音声回路は、テレビリ
ニア回路２３からの音声信号を増幅し、スピーカより出
力する。

さらに、上記テレビリニア回路２３は、内部の中間周波
増幅回路２３１で増幅した中間周波信号Ｄを周波数検出
回路２６へ出力すると共に、同期分離回路２３４で分離
した垂直同期信号φｖ及び水平同期信号φｈを制御回路
２７へ出力する。しかして、上記周波数検出回路２６
は、第３図に示すようにテレビリニア回路２３からの中
間周波信号Ｄを周波数弁別器２６１に入力して周波数変
化を電圧変化に変換し、コンパレータ２６２，２６３に
よりオートチューニング用のAFT信号Ｈ，Ｌを作成す
る。現在、日本では、受信電波の信号よりも局部発振周
波数の方が高い上側へテロダイン方式が使用されてい
る。従って、局部発振周波数は必ず受信チャンネルの映
像搬送波よりも中間周波数だけ高くなる。そして、チュ
ーナ同調電圧を高くしていくと、それにつれて局部発振
周波数も徐々に高くなる。これにより局部発振周波数と
受信映像周波数との差である中間周波数も徐々に高くな
る。このときの中間周波数を横軸にして周波数弁別器２
６１の出力電圧の変化を示したものが第４図である。上
記周波数弁別器２６１の出力が基準電圧Ｖ_１以上の時
“１”レベルを与えるAFT信号Ｌをコンパレータ２６２
で作成する。同様に周波数弁別器２６１の出力が基準電
圧Ｖ_２以下の時“１”レベルを与えるAFT信号Ｈをコン
パレータ２６３で作成する。そして、周波数検出回路２
６から上記AFT信号がＬ−Ｈの順に出力された時にチュ
ーナ同調電圧を固定させれば、中間周波数を所定の周波
数例えば58.75MHzに正しく設定することができる。

また、反対にチューナ同調電圧を下げていくと、中間周
波数は徐々に低くなっていくので、AFT信号がＨ−Ｌの
順に周波数検出回路２６から出力された時にチューナ同
調電圧を固定させれば、上記の場合と同様に中間周波数
を正しく設定することができる。しかして、上記周波数
検出回路２６から出力されるAFT信号Ｌ，Ｈは制御回路
２７へ送られ、この制御回路２７において上記したよう
なチューナ同調電圧の制御が行なわれる。

次に上記制御回路２７のオートチューニング動作につい
て説明する。オートモードにおいて、チューニング用の
アップキー１６ａが押されると、上記したように周波数
検出回路２６からＬ−Ｈの順で、また、ダウンキー１６
ｂが押された場合はＨ−Ｌの順でAFT信号が出力され、
第７図に示すデジタルチューニング制御回路273のオア
回路５１，５２に入力される。このオア回路５１，５２
に入力されたAFT信号Ｈ，Ｌは、ロウレベル側が有意レ
ベルとなっており、チャンネル選択が１２チャンネルか
ら１チャンネル、あるいは１チャンネルから１２チャン
ネルに戻る時にフリップフロップ５３のセット出力によ
ってマスクされる。すなわち、フリップフロップ５３が
リセットされてその出力が“０”の場合には、AFT信号
Ｈ，Ｌはオア回路５１，５２よりそのまま出力される。
しかし、フリップフロップ５３がセットされてその出力
が“１”の場合には、AFT信号Ｈ，Ｌに無関係にオア回
路51，５２の出力が“１”信号レベルに保持され、AFT
信号Ｈ，Ｌはオア回路５１，５２によってマスクされ
る。アップキー１６ａ、あるいはダウンキー１６ｂによ
って上記同調電圧カウンタ275をアップ／ダウンさせる
と、チューナ同調電圧制御回路２９からチューナ２２に
印加されるチューニング電圧V_tは、第８図(a)(b)に示す
ように変化する。すなわち、チューニング電圧V_tは、同
調電圧カウンタ２７５をアップさせた場合は第８図(a)
に示すように１２チャンネルから１チャンネルに移行す
るtu2-tu3間で急激に変化し、また、同調電圧カウンタ
２７５をダウンさせた場合は第８図(b)に示すように１
チャンネルから１２チャンネルに移行するtd2-td3間で
急激に変化する。上記のようにチューニング電圧V_tが急
激に変化する期間においては、周波数検出回路２６から
出力されるAFT信号はＨ，Ｌが不規則となるので、その
期間近傍、つまり、tu1-tu4、td1-td4においてフリップ
フロップ５３をセットしてAFT信号をマスクする。

しかして、上記フリップフロップ５３のセット、リセッ
トは、同調電圧カウンタ２７５からのAFTコントロール
信号▲▼，▲▼及びアップ／ダウン指令U/
Dによって行なわれる。今、例えばアップ／ダウン指令U
/Dが“１”、つまり、アップ指令となっている時、第６
図における同調電圧カウンタ２７５がアップしていき、
カウンタＣＴの出力Ｏ１〜Ｏ１２がオール“１”になる
直前において、つまり、１２チャンネル選択時より更に
カウントアップしてＯ１〜Ｏ３の出力が“０”でＯ４〜
Ｏ１２の出力が“１”になると、ナンド回路ＮＡ２から
出力されるAFTコントロール信号▲▼が“０”と
なる。このAFTコントロール信号▲▼が“０”に
なると、第７図におけるノア回路５６の出力が“０”、
ナンド回路５９の出力が“１”となってフリップフロッ
プ５３がセットされる。これによりフリップフロップ５
３の出力が“１”となり、オア回路５１，５２の出力が
“１”信号レベルに保持されて周波数検出回路２６から
送られてくるAFT信号Ｈ，Ｌがマスクされる。そして、
上記第６図における同調電圧カウンタ２７５が更にカウ
ントアップを続け、Ｏ１〜Ｏ１２の出力オール“０”に
戻った後、１チャンネルが選択される前にＯ１〜Ｏ３の
出力が“１”、Ｏ４〜Ｏ１２の出力が“０”になると、
インバータINVから出力されるAFTコントロール信号▲
▼が“０”となる。このAFTコントロール信号▲
▼が“０”になると、第７図のデジタルチューニン
グ制御回路２７３におけるオア回路５５の出力が
“０”、ナンド回路６０の出力が“１”となってフリッ
プフロップ５３がリセットされる。この結果、フリップ
フロップ５３の出力が“０”に戻り、周波数検出回路２
６から送られてくるAFT信号Ｈ，Ｌは、オア回路５１，
５２よりそのまま出力されるようになる。また、アップ
／ダウン指令U/Dが“０”でダウン指令が与えられてい
る時は、フリップフロップ５３は同調電圧カウンタ２７
５からのAFTコントロール信号▲▼によりセット
され、その後、▲▼によりセットされる。上記の
ようにして同調電圧カウンタ２７５の出力がオール
“１”からオール“０”あるいはその逆に切換わる近傍
で、すなわち、第８図におけるtu1〜tu4、td1〜td4の期
間において、周波数検出回路２６からのAFT信号Ｈ，Ｌ
がオア回路５１，５２によりマスクされる。

しかして、制御回路２７は、チューニング用のキーが操
作されたか否かを常に判断しており、キー入力が無けれ
ばそのまま待機する。第７図に示すデジタルチューニン
グ制御回路２７３は、所定のチャンネルが選択されて正
常にテレビ信号が受信されている状態では、AFTカウン
タ67のカウント値が「3」となっており、デコーダ79の出
力端子「3」から“１”信号が出力されて６４進カウンタ
８４がリセット状態に保持されている。また、上記デコ
ーダ７９の出力端子「3」から“１”信号が出力されてい
る場合、ノア回路83の出力が“０”となり、アンド回路
６９のゲートを閉じている。この状態でチューニングキ
ーが操作されると、AFTカウンタ６７をリセットし、次
いで、操作キーがアップキー１６ａであるか否かを判断
し、アップキー１６ａが操作された場合であれば、制御
部２７３から同調電圧カウンタ２７５にカウントアップ
信号を送り、同調電圧カウンタ２７５の内容を「+8」す
る。これは、確実に現チャンネルを抜け出すためであ
る。すなわち、アップキー１６ａが操作された場合、キ
ー制御回路272aから１ショットのアップキー信号ＵＰ
（ハイレベル）が出力され、フリップフロップ６１がセ
ットされる。このフリップフロップ６１のセット出力は
ＥＸオア回路６２よりアップカウント指令として同調電
圧カウンタ２７５に送られる。さらに、上記フリップフ
ロップ６１の出力によりクロックドインバータ７１，７
２が選択され、周波数検出回路２６からのAFT信号Ｈ，
Ｌがアンド回路７３，７４に入力可能な状態になる。ま
た、上記アップキー信号ＵＰは、ノア回路６３、ナンド
回路６４を介してフリップフロップ６５に入力される。
このフリップフロップ６５は、垂直同期信号φｖに同期
して入力信号を読込み、垂直同期信号φｖの１周期（約
１６ms）の間保持してアンド回路６９のゲートを開くと
共にAFTカウンタ67をリセット状態に保持する。このAFT
カウンタ６７がリセットされると、デコーダ７９の出力
端子「3」からの出力が“０”となり、６４進カウンタ８
４のリセット状態が解除される。この時６４進カウンタ
８４には、クロックドインバータ９１を介してクロック
パルスφ３（φｈ）が入力されている。従って、６４進
カウンタ８４は、クロックパルスφ３によりカウントア
ップし、上記フリップフロップ６５の出力が“１”とな
っている間に、つまり、垂直同期信号φｖの１周期間に
８発のパルス信号を出力する。この６４進カウンタ８４
の出力はアンド回路６９を介してクロックパルス信号φ
Ｂとして同調電圧カウンタ２７５へ送られる。これによ
り同調電圧カウンタ２７５の内容が「+8」され、そのカウ
ント値が変調波作成回路２７７へ送られる。この変調波
作成回路２７７は、同調電圧カウンタ２７５のカウント
値をパルス幅に変調し、第２図に示すチューナ同調電圧
制御回路２９へ出力する。このチューナ同調電圧制御回
路２９は、上記変調波作成回路２７７からの変調波を積
分回路により積分し、その後、増幅してチューナ同調電
圧に変換し、電子同調チューナ２２に与えて局部発振周
波数を変化させる。その後、次の垂直同期信号φｖが与
えられると、フリップフロップ６５に“０”が読込ま
れ、AFTカウンタ６７のリセット状態が解除される。ま
た、この時点では上記したようにデコーダ７９の出力端
子「3」から出力される信号が“０”となっているので、
ノア回路８３の出力が“１”となってアンド回路６９の
ゲートが開かれた状態に保持される。そして、この状態
で周波数検出回路２６からAFT信号Ｌが出力されている
か否かを判断する。すなわち、上記AFTカウンタ６７が
リセットされた場合、デコーダ７９の出力端子「0」から
“１”信号が出力され、オア回路８０を介してアンド回
路７４に入力される。このためアンド回路７４のゲート
が開かれ、AFT信号Ｌが受入れられる状態になる。この
ときAFT信号Ｌが送られてきていなければ、６４進カウ
ンタ８４のカウントアップ動作を継続してその出力によ
り、同調電圧カウンタ２７５を「+1」し、電子同調チュー
ナ２２の受信周波数を高くする。上記同調電圧カウンタ
２７５のカウントアップ動作は、周波数検出回路２６か
らAFT信号Ｌが出力されるまで繰返して行なう。そし
て、周波数検出回路２６からAFT信号Ｌが送られてくる
と、この信号Ｌはインバータ７２、アンド回路７４、オ
ア回路７８を介してAFTカウンタ６７に入力される。こ
の結果、AFTカウンタ６７の内容が「1」にカウントアップ
され、デコーダ７９の出力端子「1」から“１”信号が出
力される。また、この間６４進カウンタ８４のカウント
動作は継続され、その出力により同調電圧カウンタ275
が「+1」される。そして、上記デコーダ７９の出力端子
「1」から出力されている“１”信号は、アンド回路７３
に入力されてそのゲートを開き、AFT信号Ｈを受入れ得
る状態となる。この結果、アンド回路７３の出力により
周波数検出回路26からAFT信号Ｈが出力されたか否かを
判断でき、信号Ｈが出力されていなければ６４進カウン
タ８４の出力により同調電圧カウンタ２７５を「+1」す
る。上記同調電圧カウンタ２７５のカウントアップ動作
は、周波数検出回路２６からAFT信号Ｈが出力されるま
で繰返して行なう。そして、周波数検出回路２６からAF
T信号Ｈが送られてくると、この信号Ｈはインバータ７
１、アンド回路７３、オア回路７８を介して出力され、
AFTカウンタ６７を「2」にカウントアップする。この結
果、デコーダ７９の出力端子「2」から“１”信号が出力
され、アンド回路７４、81のゲートが開かれる。また、
上記デコーダ７９の出力端子「2」から“１”信号が出力
されると、クロックドインバータ９１のゲートが閉じる
と共にクロックドインバータ９０のゲートが開き、クロ
ックパルスφ３（φｈ）に代わって周波数の低いクロッ
クパルスφ４（1/4φｈ）が６４進カウンタ８４に入力
されて、６４進カウンタ８４のカウントアップ動作が遅
くなる。さらに、上記デコーダ７９の出力端子「2」か
ら、“１”信号が出力されると、ＥＸオア回路６２の出
力が“０”となって同調電圧カウンタ２７５にダウン指
令が送られる。従って、その後、６４進カウンタ８４の
出力がアンド回路６９を介して同調電圧カウンタ２７５
の内容が「-1」される。さらに、上記６４進カウンタ８４
の出力は、アンド回路８１を介してメモリ２７６にラッ
チタイミングφＡとして送られ、同調電圧カウンタ２７
５へ送られると、同調電圧カウンタ２７５の内容がメモ
リ２７６にラッチされる。また、上記したようにデコー
ダ７９の出力端子「2」から“１”信号が出力された場
合、アンド回路７４のゲートが開かれ、AFT信号Ｌの有
無が判定される。AFT信号Ｌが送られてきていなけれ
ば、同調電圧カウンタ２７５が「-1」される。そして、こ
の同調電圧カウンタ２７５のカウントダウン動作によっ
て周波数検出回路２６からAFT信号Ｌが送られてくる
と、AFTカウンタ６７が「+1」されてそのカウント値が「3」
になる。このためデコーダ７９の出力端子「3」から
“１”信号が出力され、ノア回路８３の出力が“０”と
なってアンド回路６９のゲートが閉じ、同調電圧カウン
タ２７５へのクロックパルスφＢの出力を禁止する。ま
た、上記デコーダ７９の出力端子「3」から“１”信号が
出力されると、６４進カウンタ８４がリセットされると
共に、フリップフロップ８６及びアンド回路８７により
ワンショットパルスが出力される。このワンショットパ
ルスは、チャンネル一致信号ＣＨとして同期検出回路２
７４へ出力される。また、このときアンド回路８１の出
力が“０”となり、同調電圧カウンタ２７５からメモリ
２７６に書込んだデータをそのまま固定保持させる。こ
のメモリ２７６は、電源をオフした場合でも動作電圧が
供給され、記憶内容が保護されるようになっている。そ
して、上記メモリ２７６の記憶内容は、次に電源をオン
したときにタイミング信号φＣにより同調電圧カウンタ
２７５にロードし、同調電圧カウンタ２７５のカウント
値が電源オフ前と同じ値に保持する。これにより電源を
オンした際、電源オフ時と同じチャンネルが選択され
る。

以上はアップキー１６ａを操作した場合について説明し
たが、ダウンキー１６ｂを操作した場合は、ダウンキー
１６ｂの操作が検出され、上記アップ処理の場合と同様
にしてダウン処理が行なわれる。

その際、周波数検出回路２６から出力されるAFT信号
Ｈ，Ｌの関係及び同調電圧カウンタ２７５のアップ、ダ
ウンの関係はアップ処理の場合とちょうど逆になる。

上記のようにしてオートチューニング動作が行なわれる
が、チューニング電圧が急激に変化する期間、つまり、
第８図(a)(b)におけるtu1〜tu4、td1〜td4においては、
上記したようにフリップフロップ５３がセットされて周
波数検出回路２６からのAFT信号Ｈ，Ｌがマスクされる
ので、AFTカウンタ６７のカウント内容がそのまま保持
される。そして、その後、チューニング電圧が急激に変
化する上記の期間を過ぎるとフリップフロップ５３がリ
セットされてAFT信号Ｈ，Ｌに対するマスク状態が解除
される。このためその後、同調電圧カウンタ２７５のカ
ウント値が１チャンネルあるいは１２チャンネルの近傍
に達すると、周波数検出回路２６から出力されるAFT信
号Ｈ，Ｌがオア回路５１，５２を介してそのまま出力さ
れるようになり、オートチューニング動作が再開され
て、所望のチャンネルが確実に選択指定される。

〔考案の効果〕

以上詳記したように本考案によれば、チューニング動作
時、チャンネル選択が１２チャンネルから１チャンネ
ル、あるいは１チャンネルから１２チャンネルに戻る際
のチューニング電圧が急激に変化する所定の周波数領域
の両端近傍において、デジタルチューニング制御回路へ
のAFT信号をマスクするようにしたので、AFT信号が不規
則に変化してもその影響を受けることなく、確実にチャ
ンネル選択動作を行ない得るデジタルチューニング回路
を提供することができる。

【図面の簡単な説明】

図面は本考案の一実施例を示すもので、第１図はパネル
型テレビジョン受像機の外観構成図、第２図はテレビジ
ョン受像機の全体の回路構成を示すブロック図、第３図
は周波数検出回路の構成を示すブロック図、第４図は第
３図の周波数検出回路の動作を説明するためのタイミン
グチャート、第５図は制御回路の詳細を示すブロック
図、第６図は第５図における同調電圧カウンタの詳細を
示す回路構成図、第７図は第５図におけるデジタルチュ
ーニング制御回路部分の詳細を示すブロック図、第８図
(a)(b)は同調電圧カウンタをアップ／ダウンさせた場合
のチューニング電圧の変化を示す図である。１１…ケース、１２…映像表示部、１３…チャンネル表
示部、１４…音量表示部、１５…表示パネル、１６ａ…
チューニング用のアップキー、１６ｂ…ダウンキー、１
７ａ…音量調整用のアップキー、１７ｂ…ダウンキー、
１８…オート／マニュアル切換スイッチ、１９…VHF/UH
F切換スイッチ、２０…電源スイッチ、２１…アンテ
ナ、２２…電子同調チューナ、２３…テレビリニア回
路、２４…A/D変換回路、２５…液晶駆動回路、２６…
周波数検出回路、２７…制御回路、２８…キー入力部、
２９…チューナ同調電圧制御回路、２６１…周波数弁別
器、２６２，２６３…コンパレータ、２６４，265…基
準電源、２７１…基準クロック発生回路、２７２…キー
制御回路、２７３…デジタルチューニング制御回路、２
７４…同期検出回路、２７５…同調電圧カウンタ、２７
６…メモリ、２７７…変調波作成回路、２７８…音量表
示回路／チャンネル表示回路、２７９…表示制御用回
路、2710…４ビットカウンタ、2711…D/A変換回路、６
７…AFTカウンタ、７９…デコーダ、８４…６４進カウ
ンタ。

フロントページの続き審判長平野雅典審判官朽名一夫審判官藤内光武 (56)参考文献特開昭55−118216（ＪＰ，Ａ)

Claims

【実用新案登録請求の範囲】

【請求項１】アップ／ダウンキーと、上記アップ／ダウンキーの操作に従ってアップ／ダウン
カウントする循環式カウント手段と、上記カウント手段のカウント値を電圧値に変換しチュー
ニング動作を行なって受信周波数を検出するチューニン
グ手段と、上記カウント手段の所定の最大値を示す最大値信号を出
力する手段と、上記カウント手段の所定の最小値を示す最小値信号を出
力する手段と、上記カウント手段がアップカウントしている時は上記最
大値信号によりセット状態とされ上記最小値信号により
リセット状態とされるとともに、上記カウント手段がダ
ウンカウントしている時は上記最小値信号によりセット
状態とされ上記最大値信号によりリセット状態とされる
セットリセット手段と、上記セットリセット手段のセット時信号により、上記チ
ューニング手段の受信周波数検出動作を停止させる停止
手段と、上記セットリセット手段のリセット時信号により、上記
チューニング手段の受信周波数検出動作の停止を解除さ
せる解除手段と、を具備したことを特徴とするデジタルチューニング回
路。