JPH0690702B2 - デ−タ転送制御回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、中央処理装置（以下CPUと称する）によって
制御されるチャンネル装置と入出力制御装置間のデータ
転送制御回路に係り、特にデータ転送を正確に行うのに
好適なデータ転送制御回路に関する。

〔従来の技術〕

従来、チャンネル装置と入出力制御装置のデータ転送方
式としては、インターロック方式とノンインターロック
方式とが存在する。インターロック方式とは、第２図に
示す様に、入出力制御装置からのデータ要求信号に対応
するチャンネル装置からのデータ応答信号を入出力制御
装置が受信しない限り、次のデータ要求信号を出力しな
い方式をいう。また、ノンインターロック方式とは、第
３図に示す様に、チャンネル装置からのデータ応答信号
を待つことなく、入出力制御装置がデータ要求信号を出
力することが可能な方式をいう。それぞれの方式に対し
て、データバスは１バイト幅のものとして２バイト幅の
ものが考えられる。

第４図は２本のデータバスを用いてチャンネル装置と入
出力制御回路の間で、データ転送を行う場合の具体的例
を示す図である。第４図に示す用に様に、チャンネル装
置１と入出力制御装置２は、データバス300,400の他
に、データ要求信号線100、データ応答信号線200,マー
クイン信号線500a,500b,マークアウト信号線600a,600b,
によって接続されている。ここで、マークイン信号線50
0aとマークアウト信号線600aはデータバス300に対応
し、マークイン信号線500bとマークアウト信号線600bは
データバス400に対応している。即ち、データ要求信号
線100にデータ要求信号が１個出力されると、データバ
ス300,400を同時に使用してデータ転送することが可能
になる。この場合、マークイン信号線500aはデータバス
300に対するデータ要求の有効性を示すマークイン信号
を転送し、マークイン信号線500bはデータバス400に対
するデータ要求の有効性を示すマークイン信号を出力す
る。また、マークアウト信号線600aはデータバス300を
介して転送されるデータの有効性を示すマークアウト信
号を転送し、マークアウト信号線600bはデータバス400
を介して転送されるデータの有効性を示すマークアウト
信号を転送する。

例えば、入出力制御装置２からチャンネル装置１に対し
てデータ転送を行う場合（以下、リード動作と称す
る）、データバス300,400の両方を使用してデータ転送
するなら、データ300,400にデータを送出すると同時に
マークイン信号線500a,500bに論理値“1"のマークイン
信号を送出し、かつデータ要求信号線100に論理値“1"
のデータ要求信号を送出する。これに対して、チャンネ
ル装置１は、データ応答信号線200に論理値“1"のデー
タ応答信号を送出し、このときデータバス300,400の両
方のデータを受信したことをマークアウト信号線600a,6
00bに論理値“1"のマークアウト信号を出力して応答す
る。入出力制御装置２は、マークアウト信号によってチ
ャンネル装置１が正しくデータを受信したことを確認す
る。

また、チャンネル装置１から入出力制御装置２へデータ
転送する場合（以下、ライト動作という）には、次の様
に動作する。データバス300,400の両方にデータ転送を
行う場合には、入出力制御装置２はデータ要求信号線10
0に論理値“1"のデータ要求信号を出力すると共に、マ
ークイン信号線500a,500bの両方に論理値“1"のマーク
イン信号を出力する。これに対して、チャンネル装置１
は、データバス300,400の両方にデータを送出したこと
を示すため、データ応答信号線200に論理値“1"のデー
タ応答信号を出力すると共に、マークアウト信号線600
a,600bの両方に論理値“1"のマークアウト信号を出力す
る。

上記した様に、２本のデータバスを用いてデータ転送を
行う方式は、例えば特開昭60-74066号公報等に開示され
ている。

この様に、２本のデータバスを用いてデータ転送を行う
場合、１個のデータ要求信号で最大２バイト（１バイト
は、ここでは８ビットのデータと１ビットのバリティで
構成さているものとする）の情報を転送することができ
る。また、１個のデータ要求信号で１バイトのデータし
か要求する必要がない場合、データ転送を必要としない
データバスに対応するマークイン信号線又はマークアウ
ト信号線を論理値“1"とすることにより、１バイトのデ
ータ転送が行える。即ち、入出力制御装置が２バイトの
データを要求するか、１バイトのデータを要求するか
は、データ要求信号の送出に同期して、マークイン信号
線又はマークアウト信号線を論理値“1"とすることによ
り行われる。また、チャンネル装置において、転送すべ
きデータが残り１バイトになった場合は、入出力制御装
置から２バイトの要求があっても１バイトのデータだけ
転送することは知られている。ここで、データ要求信号
に同期して送出されるマークイン信号の数と、データ要
求信号に対して出力されるデータ応答信号に同期して送
出されるマークアウト信号の数が必ずしも一致しないこ
とも知られている。上記の事情は入出力制御装置からチ
ャンネル装置にデータ転送する場合も同様である。

尚、上記した従来技術に関連するものとして、特開昭60
-74066号公報及び特開昭60-74072号公報に開示された発
明が存在する。

〔発明が解決しようとする問題点〕

上記した従来技術においては、ノンインターロック方式
を使用し、かつ複数のデータバスを使用してデータ転送
を行う場合、前記した様に、データ要求信号に同期して
送出されるマークイン信号の数とデータ応答信号に同期
して送出されるマークアウト線への信号の数とは必ずし
も一致せず、かつノンインターロック方式ではデータ要
求信号とデータ応答信号がシェイクハンド形式になって
いない。そのため、従来技術では、データ応答信号が送
出されてきたとき、マークイン信号が存在せず、データ
応答信号に同期して送られて来た複数のデータバス上の
データが要求したデータであるか否かを判断できないと
いう問題点があった。

本発明は上記した従来技術の問題点に鑑みなされたもの
で、複数のデータバスを用いてノンインターロック方式
によりデータ転送を行う場合、データの送受信を確実に
行うことが可能なデータ転送制御回路を提供することを
目的とする。

〔問題点を解決するための手段〕

本発明のデータ転送制御回路は、単位時間当りに送出さ
れるデータバス対応のマークイン信号を所定アドレスに
格納し、該マークイン信号に対応してチャンネル装置か
ら単位時間当りに入力されるデータバス対応のマークア
ウト信号により前記所定アドレスに格納したマークイン
信号を出力する記憶手段と、該記憶手段から出力された
マークイン信号と前記入力されたマークアウト信号とを
比較する比較手段とを設け、前記比較手段がマークイン
信号とデータバス対応のマークアウト信号とが一致した
データバス上のデータのみを有効とすることを特徴とす
る。

〔作 用〕

本発明によれば前記比較手段が、単位時間当りに送出さ
れるデータバス対応のマークイン信号と、該マークイン
信号に対応して送出されるデータバス対応のマークアウ
ト信号との比較を行なう。その結果、ライト時において
は、複数のデータバスを介してチャンネル装置から入出
力制御装置に転送されるデータのうち、マークイン信号
により指定されたデータバス上のデータだけを有効と判
定することが可能となる。即ち、データバス対応のマー
クイン信号とデータバス対応のマークアウト信号とが一
致したデータバス上のデータを有効と判定する。また、
リード時には、複数のデータバスを介して入出力制御装
置からチャンネル装置に転送されるデータのうち、マー
クイン信号により指定されたデータバス上のデータがチ
ャンネル装置に正確に受信されたか否かをマークアウト
信号により確認することが可能になる。即ち、データバ
ス対応のマークイン信号とデータバス対応のマークアウ
ト信号とが一致データバス上のデータは、チャンネル装
置に正確に受信されたことが確認される。

〔実 施 例〕

以下添付の画面に示す実施例により、更に詳細に本発明
について説明する。

第１図は本発明のデータ転送回路の一実施例を示すブロ
ック図であり、第５図はそのライト動作の一例を示すタ
イムチャートである。このデータ転送回路は入出力制御
回路内に設けられるものである。

第１図において、図示しない入出力制御装置はデータ要
求信号線100にデータ要求信号を送出し、これと同期し
てマークイン信号線500a,500bに送出されるマークイン
信号を入力アドレス回路11によって指定される記憶回路
10a,10bのアドレスに記憶させる。入力アドレス回路11
の更新は、データ要求信号線100のデータ要求信号を遅
延回路13によって遅延した信号で行う。遅延回路13の遅
延時間は、データ要求信号でマークイン信号を記憶回路
10a,10bに入力するのに充分な時間を設定している。

データ応答信号線200を介して送られるデータ応答信号
に同期してデータバス（図示せず）を介して送出される
データは、データバリッド信号53,54によってその有効
性が判定される。即ち、データバリッド信号53,54が論
理値“1"であるときのデータバスのデータを有効データ
とし、データ応答信号に同期して該データをデータラッ
チ回路17a,17bに格納する。このときの動作を詳しく説
明すると、データバリッド信号53,54は、マークイン信
号を記憶している記憶回路10a,10bの出力信号51,52と、
データ応答信号線200を介して送出されてくるデータ応
答信号に同期してマークアウト信号線600a,600bに出力
されるマークアウト信号とを、それぞれアンド回路15a,
15bに入力し、アンド回路15a,15bの出力として得られる
ものである。このとき、記憶回路10a,10bから出力され
るマークイン信号51,52は、出力アドレス回路12で指示
されるアドレスに記憶されたものである。この出力アド
レス回路12の更新は、データ応答信号線200を介して送
信されるデータ応答信号に遅延回路14で遅延をかけた信
号を行う。遅延回路14の遅延時間は、データ応答信号線
200を介して送信されて来るデータ応答信号に同期した
データバリッド信号53,54により、有効性が確認された
データバス300,400のデータが、データラッチ回路17a,1
7bにセットされるのに充分な時間を設定している。

第５図において、図示しない入出力制御装置からのデー
タ要求信号100-1〜100-5に応答して、チャンネル装置は
データ応答信号200-1〜200-5を出力する。第５図に示す
様に、データ要求信号100-2と同期してマークイン信号5
00a,500bに出力されるマークイン信号は500aが“1"であ
り、500bが“0"となっている。また、データ要求信号10
0-3と同期してマークイン信号500a,500bに出力されるマ
ークイン信号は500aが“0"であり、500bが“1"である。
従って、データ要求信号100-2はデータバス300に対して
のみデータを要求し、データ要求信号100-3はバス400に
対してのみデータを要求するものである。これに対し
て、チャンネル装置はデータ要求信号100-2,100-3に対
してデータ2,3を出力し、マークアウト信号線600a,600b
のそれぞれに対して“1"を出力する。また、データ要求
信号100-5に対しては、チャンネル装置から送出すべき
データがデータ６だけになったため、バス300にのみデ
ータ６を送出し、マークアウト信号線600aに“1"、マー
クアウト信号線600bに“0"を出力する。

前記した様にチャンネル装置からデータ応答信号200-1
〜200-5が送出されてくると、これらのデータ応答信号2
00-1〜200-5に同期してマークアウト信号線600a,600bに
送出されてくるマークアウト信号と記憶回路10a,10bの
出力であるマークイン信号51,52とが、アンド回路15a,1
5bに入力され、データバリッド信号53,54が形成され
る。ここで、データバリッド信号53,54が論理値“1"と
なった時点におけるデータバス300,400上のデータがデ
ータラッチ回路17a,17bにセットされる。即ち、データ
応答信号200-1に同期して送出されたデータバス300,400
のデータ0,1は、データバリッド信号53,54が共に“1"で
あるから、共に有効なデータとしてデータラッチ回路17
a,17bにセットされる。データ応答信号200-2に同期して
送出されるデータ2,3は、データバリッド信号53だけが
“1"であるので、データバス300のデータ２だけがデー
タラッチ回路17aにセットされる。このとき、データバ
ス400のデータ３は無効データとなる。これは、データ
要求信号100-2に同期してマークイン信号線500bに出力
されるマークイン信号が“0"であり、データバス400に
データを要求しなかったための処理である。同時に、デ
ータ応答信号200-3に同期して送出されるデータ2,3はデ
ータバリッド信号54だけが“1"であるので、データバス
400のデータ３だけがデータラッチ回路17bにセットされ
る。このとき、データバス300のデータ３は無効データ
となる。また、データ応答信号200-5に同期して送出さ
れるデータ6,5はデータバリッド信号53だけが“1"であ
るのでデータバス300のデータ６だけがデータラッチ回
路17aにセットされる。これは、データ要求信号100-5に
おいて、バス300,400の両方にデータを送出する様に要
求したにもかかわらず、チャンネル装置が送出するデー
タが残り１バイトになったため、データバス300にだけ
データ６を送出したことに起因する。

尚、上記実施例においては、ノンインターロック方式で
データ転送を行った場合について説明したが、本発明は
これに限定されるものではなく、インターロック方式で
データ転送する場合にも適用することができるものであ
る。

また、以上の実施例においては、ライト動作を例にして
説明したが、本発明はこれに限定されるものではなく、
リード動作においても適用できるものである。リード動
作においては、入出力制御装置から出力されたマークイ
ン信号の数と入力されたマークアウト信号の一致をとる
ことにより、入出力制御装置から出力されたデータがチ
ャンネル装置に受信されたことを確認することができ
る。この場合には、第１図におけるアンド回路16a,16b
の出力によって、上記の確認を行うことができる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、複数
のデータバスを用いてインターロック方式又はノンイン
ターロック方式において、データ転送する場合、ライト
動作時には入出力制御装置がデータ要求信号と共に送出
するマークイン信号の数とチャンネル装置からデータ応
答信号と共に送出されてくるマークアウト信号の数が不
一致でも、データバス上データの有効・無効の判断を確
実に行うことが可能になり、またリード動作時には入出
力制御装置から送出されたデータのチャンネル装置の受
信を正確に確認することが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
インターロック方式のデータ転送を示す説明図、第３図
はノンインターロック方式のデータ転送を示す説明図、
第４図は従来技術によりデータバスを２本使用してデー
タ転送を行う場合の具体例を示すブロック図、第５図は
第１図に示す実施例の動作を示すチャートである。 １……チャンネル装置、２……入出力制御装置、10a,10
b……記憶回路、11……入力アドレス回路、12……出力
アドレス回路、13,14……遅延回路、15a,15b,16a,16b…
…アンド回路、17a,17b……データラッチ回路、100……
データ要求信号線、200……データ応答信号線、300,400
……データバス、500a,500b……マークイン信号線、600
a,600b……マークアウト信号線。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入出力制御装置からチャネル装置に送出さ
   れる複数のデータバス対応のマークイン信号と、チャン
   ネル装置から入出力制御装置に送出されるデータバス対
   応のマークアウト信号を用いて、複数のデータバスを介
   して入出力制御装置とチャンネル装置間でデータ転送を
   行なうシステムにおいて、上記入出力制御装置内に、単
   位時間当りに送出されるデータバス対応のマークイン信
   号を所定アドレスに格納し、該マークイン信号に対応し
   てチャンネル装置から単位時間当りに入力されるデータ
   バス対応のマークアウト信号により前記所定アドレスに
   格納したマークイン信号を出力する記憶手段と、該記憶
   手段から出力されたマークイン信号と前記入力されたマ
   ークアウト信号とを比較する比較手段とを設け、前記比
   較手段が入力したマークイン信号とデータバス対応のマ
   ークアウト信号とが一致したデータバス上のデータのみ
   を有効とすることにより、複数のデータバス上のデータ
   が要求したデータであることを判断することを特徴とす
   るデータ転送制御回路。