JPH0690125A - Differential input circuit - Google Patents
Differential input circuitInfo
- Publication number
- JPH0690125A JPH0690125A JP4239779A JP23977992A JPH0690125A JP H0690125 A JPH0690125 A JP H0690125A JP 4239779 A JP4239779 A JP 4239779A JP 23977992 A JP23977992 A JP 23977992A JP H0690125 A JPH0690125 A JP H0690125A
- Authority
- JP
- Japan
- Prior art keywords
- input
- differential
- circuit
- voltage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、オペアンプやコンパレ
ータなどの入力段に用いられる差動入力回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential input circuit used in an input stage such as an operational amplifier and a comparator.
【０００２】[0002]
【従来の技術】図３は、典型的な従来技術の差動入力回
路１を用いたコンパレータ回路２の電気回路図である。
差動入力回路１は、定電流源３と、トランジスタｔｒ１
〜ｔｒ６とを含んで構成される。定電流源３は、バッテ
リ１０のハイレベルの電圧Ｖｃｃが印加されたラインｍ
１から、並列に接続されたトランジスタｔｒ１，ｔｒ３
のエミッタ電流の和が一定となるように、前記電源ライ
ンＶｃｃから電流を供給する。2. Description of the Related Art FIG. 3 is an electric circuit diagram of a comparator circuit 2 using a typical prior art differential input circuit 1.
The differential input circuit 1 includes a constant current source 3 and a transistor tr1.
To tr6. The constant current source 3 is a line m to which the high level voltage Vcc of the battery 10 is applied.
1 to transistors tr1 and tr3 connected in parallel
A current is supplied from the power supply line Vcc so that the sum of the emitter currents of the above becomes constant.
【０００３】トランジスタｔｒ１，ｔｒ３のベースはそ
れぞれトランジスタｔｒ２，ｔｒ４のエミッタに接続さ
れており、またコレクタはそれぞれトランジスタｔｒ
５，ｔｒ６のコレクタに接続されている。トランジスタ
ｔｒ２，ｔｒ４のベースは入力端子ｐ１，ｐ２にそれぞ
れ接続されており、またコレクタは接地電圧Ｖｅｅのラ
インｍ２に接続されている。The bases of the transistors tr1 and tr3 are connected to the emitters of the transistors tr2 and tr4, respectively, and the collectors thereof are respectively the transistor tr.
It is connected to the collectors of 5 and tr6. The bases of the transistors tr2 and tr4 are connected to the input terminals p1 and p2, respectively, and the collectors are connected to the line m2 of the ground voltage Vee.
【０００４】トランジスタｔｒ５，ｔｒ６のベースは相
互に接続されており、またエミッタは前記ラインｍ２に
それぞれ接続されている。これらのトランジスタｔｒ
５，ｔｒ６はカレントミラー回路４を構成しており、一
方のトランジスタｔｒ５のベース−コレクタ間はいわゆ
るダイオード接続されており、他方のトランジスタｔｒ
６のコレクタは出力ライン５に接続されている。The bases of the transistors tr5 and tr6 are connected to each other, and the emitters are connected to the line m2. These transistors tr
5, tr6 constitute a current mirror circuit 4, a so-called diode connection is made between the base and collector of one transistor tr5, and the other transistor tr5.
The collector of 6 is connected to the output line 5.
【０００５】前記出力ライン５からの出力は、トランジ
スタｔｒ７，ｔｒ８および定電流源７ならびにプルアッ
プ抵抗８を含んで構成される出力回路９を介して、出力
端子ｐ３から出力される。The output from the output line 5 is output from the output terminal p3 through the output circuit 9 including the transistors tr7 and tr8, the constant current source 7 and the pull-up resistor 8.
【０００６】上述のように構成された差動入力回路１に
おいて、差動対６のトランジスタｔｒ１〜ｔｒ４の導電
形式はＰＮＰ形であり、したがって各トランジスタｔｒ
１〜ｔｒ４のベース−エミッタ間電圧の温度特性やマー
ジンなどを考慮すると、この差動入力回路１の同相入力
電圧範囲Ｖｃｍは、電圧Ｖｅｅから電圧Ｖｃｃ−２
〔Ｖ〕となる。前記同相入力電圧範囲とは、たとえば該
差動入力回路１がオペアンプとして使用されるときに
は、入力端子ｐ１，ｐ２からの入力が同一になるように
制御を行うにあたって、安定かつ正常に動作することが
できる入力レベルである。In the differential input circuit 1 configured as described above, the conduction type of the transistors tr1 to tr4 of the differential pair 6 is the PNP type, and therefore, each transistor tr.
Considering the temperature characteristics and margin of the base-emitter voltage of 1 to tr4, the common mode input voltage range Vcm of the differential input circuit 1 is from the voltage Vee to the voltage Vcc-2.
[V]. The common-mode input voltage range is, for example, when the differential input circuit 1 is used as an operational amplifier, it can operate stably and normally when performing control so that the inputs from the input terminals p1 and p2 are the same. It is an input level that can be used.
【０００７】図４は、他の従来技術の差動入力回路１１
の電気回路図である。この差動入力回路１１では、差動
対１６は、ＮＰＮ形の導電形式を有するトランジスタｔ
ｒ１１〜ｔｒ１４によって構成されており、ＰＮＰ形の
トランジスタｔｒ１５，ｔｒ１６から成るカレントミラ
ー回路１４は前記ラインｍ１に接続され、定電流源１７
はラインｍ２に接続される。FIG. 4 shows another conventional differential input circuit 11 of the prior art.
It is an electric circuit diagram of. In the differential input circuit 11, the differential pair 16 includes a transistor t having an NPN type conductivity type.
The current mirror circuit 14 is composed of r11 to tr14, and is composed of PNP type transistors tr15 and tr16. The current mirror circuit 14 is connected to the line m1.
Is connected to line m2.
【０００８】このように構成された差動入力回路１１で
は、入力端子ｐ１，ｐ２間の同相入力電圧範囲Ｖｃｍ
は、電圧Ｖｅｅ側にトランジスタｔｒ１１，ｔｒ１２；
ｔｒ１３，ｔｒ１４が介在されるので、電圧Ｖｅｅ＋２
〔Ｖ〕から電圧Ｖｃｃとなる。In the differential input circuit 11 thus constructed, the common-mode input voltage range Vcm between the input terminals p1 and p2 is Vcm.
Are transistors tr11 and tr12 on the side of the voltage Vee;
Since tr13 and tr14 are interposed, the voltage Vee + 2
The voltage changes from [V] to Vcc.
【０００９】また同相入力電圧範囲Ｖｃｍを、電圧Ｖｃ
ｃと電圧Ｖｅｅとのほぼ中間値に設定できるように、図
５で示される差動入力回路２１が用いられている。この
差動入力回路２１では、差動対２６は一対のトランジス
タｔｒ２１，ｔｒ２２で構成されており、定電流源７お
よびカレントミラー回路４は、前述の差動入力回路１と
同様である。したがってこのような差動入力回路２１で
は、前記同相入力電圧範囲Ｖｃｍは、電圧Ｖｅｅ＋１
〔Ｖ〕から電圧Ｖｃｃ−１〔Ｖ〕と定めることができ
る。Further, the in-phase input voltage range Vcm is set to the voltage Vc
The differential input circuit 21 shown in FIG. 5 is used so that it can be set to an approximately intermediate value between c and the voltage Vee. In the differential input circuit 21, the differential pair 26 is composed of a pair of transistors tr21 and tr22, and the constant current source 7 and the current mirror circuit 4 are the same as the differential input circuit 1 described above. Therefore, in such a differential input circuit 21, the in-phase input voltage range Vcm is equal to the voltage Vee + 1.
It can be determined from the voltage [V] to the voltage Vcc-1 [V].
【００１０】[0010]
【発明が解決しようとする課題】上述のような各従来技
術では、前記同相入力電圧範囲Ｖｃｍを、電圧Ｖｃｃか
ら電圧Ｖｅｅへの広範囲に設定することができない。し
たがって各差動入力回路１，１１，２１は、集積回路化
にあたって、それぞれ専用のチップで実現する必要があ
り、汎用性に劣り、コストが嵩むという問題がある。In each of the conventional techniques described above, the common mode input voltage range Vcm cannot be set in a wide range from the voltage Vcc to the voltage Vee. Therefore, each of the differential input circuits 1, 11 and 21 needs to be realized by a dedicated chip when it is integrated into a circuit, resulting in poor versatility and high cost.
【００１１】本発明の目的は、汎用性に富み、低コスト
化を図ることができる差動入力回路を提供することであ
る。An object of the present invention is to provide a differential input circuit which is versatile and can be manufactured at low cost.
【００１２】[0012]
【課題を解決するための手段】本発明は、入力信号が与
えられる第１の差動増幅回路と、前記入力信号が与えら
れ、前記第１の差動増幅回路とは導電形式の異なる半導
体素子から成る第２の差動増幅回路と、前記入力信号が
予め定めるレベル以上であるか否かを判別し、その判別
結果に応じて前記第１または第２の差動増幅回路を選択
的に電力付勢する選択手段とを含むことを特徴とする差
動入力回路である。According to the present invention, there is provided a first differential amplifier circuit to which an input signal is applied, and a semiconductor element to which the input signal is applied and which is different in conductivity type from the first differential amplifier circuit. And a second differential amplifier circuit consisting of, and determining whether or not the input signal is at or above a predetermined level, and selectively powering the first or second differential amplifier circuit according to the determination result. It is a differential input circuit characterized by including a selection means for energizing.
【００１３】[0013]
【作用】本発明に従えば、導電形式が相互に異なる第１
および第２の２つの差動増幅回路を設け、これらの第１
および第２差動増幅回路を、入力信号が予め定めるレベ
ル以上であるか否かに対応して、選択手段によって選択
的に電力付勢して使用する。According to the present invention, the first type having different conductivity types is used.
And a second differential amplifier circuit, which is
And, the second differential amplifier circuit is used by selectively energizing the power by the selecting means in accordance with whether or not the input signal is at a predetermined level or higher.
【００１４】したがって、たとえば半導体素子の電圧降
下が、電源の一方の端子側に生じる構成を第１の差動増
幅回路とし、前記電圧降下が電源の他方の端子側に生じ
る構成を第２の差動増幅回路とするとき、入力信号が、
たとえば電源の両端子間のレベルの中間値以上であると
きには、第２の差動増幅回路が選択されて、電源の一方
の端子の電位と、他方の端子の電位から前記電圧降下を
差引いた電位との電圧の範囲で入力信号を受付けること
ができる。これに対して、入力信号が前記予め定める中
間値未満であるときには、第１の差動増幅回路が選択さ
れて、電源の一方の端子の電位から前記電圧降下分を差
引いた電位と、電源の他方の端子の電位との電圧の範囲
で、入力信号による制御が可能となる。Therefore, for example, the configuration in which the voltage drop of the semiconductor element occurs on one terminal side of the power supply is the first differential amplifier circuit, and the configuration in which the voltage drop occurs on the other terminal side of the power supply is the second difference. When using a dynamic amplification circuit, the input signal is
For example, when it is equal to or higher than the intermediate value of the levels between both terminals of the power supply, the second differential amplifier circuit is selected and the potential obtained by subtracting the voltage drop from the potential of one terminal of the power supply and the potential of the other terminal. Input signals can be received in the voltage range of and. On the other hand, when the input signal is less than the predetermined intermediate value, the first differential amplifier circuit is selected, and the potential obtained by subtracting the voltage drop from the potential of one terminal of the power source and the potential of the power source. The control by the input signal becomes possible within the voltage range of the potential of the other terminal.
【００１５】したがってこれらの構成を集積回路化し、
同相入力電圧範囲に応じて第１および第２の差動増幅回
路を選択的に使用することによって、同相入力電圧範囲
の違いに対応して個別に集積回路を設ける必要はなくな
り、汎用性を向上して低コスト化を図ることができる。Therefore, these configurations are integrated into a circuit,
By selectively using the first and second differential amplifier circuits according to the common-mode input voltage range, it is not necessary to separately provide an integrated circuit corresponding to the difference in the common-mode input voltage range, and the versatility is improved. Therefore, the cost can be reduced.
【００１６】[0016]
【実施例】図１は、本発明の一実施例の差動入力回路３
１の基本的構成を示すブロック図である。この差動入力
回路３１は、集積回路３２内に組込まれており、相互に
導電形式の異なる半導体素子から成り、差動増幅回路で
ある２つの差動対３３，３４等を備えて構成されてい
る。これらの差動対３３，３４には、入力端子Ｐ１，Ｐ
２からの入力信号が共通に与えらるとともに、電源入力
端子Ｐ３，Ｐ４から供給される電力によって付勢され
る。1 is a circuit diagram of a differential input circuit 3 according to an embodiment of the present invention.
It is a block diagram which shows the basic composition of 1. The differential input circuit 31 is incorporated in an integrated circuit 32, is composed of semiconductor elements different in conductivity type from each other, and is configured to include two differential pairs 33, 34 which are differential amplifier circuits. There is. These differential pairs 33, 34 have input terminals P1, P
The input signal from 2 is commonly given, and it is energized by the electric power supplied from the power supply input terminals P3 and P4.
【００１７】前記電源入力端子Ｐ３にはバッテリ４０か
らハイレベルの電圧Ｖｃｃが印加されており、また電源
入力端子Ｐ４は接地されて電圧Ｖｅｅとなっている。前
記入力端子Ｐ２には、各差動対３３，３４のレベル弁別
の基準となる基準電圧Ｖｒｅｆ１を有する基準電圧源３
５が外付けされている。前記基準電圧源３５からの電圧
はまた、比較器３９の非反転入力端子に与えられてお
り、この比較器３９の反転入力端子には、前記電源入力
端子Ｐ３，Ｐ４間に供給される電圧によって、該集積回
路３２内で作成された基準電圧源３６からの基準電圧Ｖ
ｒｅｆ２が与えられている。A high level voltage Vcc is applied from the battery 40 to the power input terminal P3, and the power input terminal P4 is grounded to the voltage Vee. The input terminal P2 has a reference voltage source 3 having a reference voltage Vref1 serving as a reference for level discrimination of the differential pairs 33 and 34.
5 is attached externally. The voltage from the reference voltage source 35 is also applied to the non-inverting input terminal of the comparator 39, and the inverting input terminal of the comparator 39 is supplied by the voltage supplied between the power source input terminals P3 and P4. , A reference voltage V from a reference voltage source 36 created in the integrated circuit 32
ref2 is given.
【００１８】比較器３９の出力は切換スイッチ３７に与
えられており、この切換スイッチ３７は、前記電源入力
端子Ｐ３に接続された共通接点３７ａと、各差動対３
３，３４に電力を供給する個別接点３７ｂ，３７ｃとを
含んで構成されている。比較器３９と切換スイッチ３７
とは、選択手段を構成する。前記基準電圧Ｖｒｅｆ１が
基準電圧Ｖｒｅｆ２以上であるときには、比較器３９は
切換スイッチ３７の接点３７ａ，３７ｂ間を導通し、差
動対３３を電力付勢する。これに対して前記基準電圧Ｖ
ｒｅｆ２未満であるときには、切換スイッチ３７の接点
３７ａ，３７ｃ間が導通し、差動対３４を電力付勢す
る。両差動対３３，３４からの出力は、共通に出力ライ
ン３８を介して次段の回路ヘ導出される。The output of the comparator 39 is given to a changeover switch 37. The changeover switch 37 has a common contact 37a connected to the power source input terminal P3 and each differential pair 3.
It is configured to include individual contacts 37b and 37c for supplying electric power to 3,3. Comparator 39 and changeover switch 37
And constitute selection means. When the reference voltage Vref1 is equal to or higher than the reference voltage Vref2, the comparator 39 conducts between the contacts 37a and 37b of the changeover switch 37 to energize the differential pair 33. On the other hand, the reference voltage V
When it is less than ref2, the contacts 37a and 37c of the changeover switch 37 are electrically connected to each other to energize the differential pair 34. The outputs from both differential pairs 33 and 34 are commonly led to the next stage circuit via the output line 38.
【００１９】図２は上述の差動入力回路３１の具体的構
成を示す電気回路図であり、前述の図１に対応する部分
には同一の参照符を付す。前記差動対３３は、ＮＰＮ形
のトランジスタＴＲ１〜ＴＲ４を含んで構成されてお
り、トランジスタＴＲ１，ＴＲ３のベースは、それぞれ
入力端子Ｐ１，Ｐ２に接続されている。またトランジス
タＴＲ１，ＴＲ３のコレクタは、共通に前記電源入力端
子Ｐ３に接続されるハイレベルの電源ラインＬ１に接続
されており、またエミッタは、それぞれトランジスタＴ
Ｒ２，ＴＲ４のベースに接続されている。トランジスタ
ＴＲ２，ＴＲ４のエミッタは、共通にスイッチＳ１から
定電流源４１を介して、前記電源入力端子Ｐ４に接続さ
れるローレベルの電源ラインＬ２に接続される。トラン
ジスタＴＲ２，ＴＲ４のコレクタは、出力回路４２を構
成するトランジスタＴＲ５，ＴＲ６のコレクタに接続さ
れている。FIG. 2 is an electric circuit diagram showing a specific structure of the above-mentioned differential input circuit 31, and the same reference numerals are attached to the portions corresponding to those in FIG. The differential pair 33 includes NPN transistors TR1 to TR4, and the bases of the transistors TR1 and TR3 are connected to the input terminals P1 and P2, respectively. The collectors of the transistors TR1 and TR3 are commonly connected to a high-level power supply line L1 connected to the power supply input terminal P3, and the emitters of the transistors TR1 and TR3 are respectively connected to the transistor T.
It is connected to the bases of R2 and TR4. The emitters of the transistors TR2 and TR4 are commonly connected from the switch S1 through the constant current source 41 to a low level power supply line L2 connected to the power supply input terminal P4. The collectors of the transistors TR2 and TR4 are connected to the collectors of the transistors TR5 and TR6 forming the output circuit 42.
【００２０】トランジスタＴＲ５，ＴＲ６のエミッタ
は、前記電源ラインＬ１に接続され、ベースはコレクタ
とダイオード接続されるとともに、それぞれライン４
３，４４を介して、カレントミラー回路４５を構成する
トランジスタＴＲ１６，ＴＲ１５のコレクタに接続され
ている。The emitters of the transistors TR5 and TR6 are connected to the power supply line L1, the bases are diode-connected to the collectors, and the lines 4 are respectively connected.
It is connected to the collectors of the transistors TR16 and TR15 forming the current mirror circuit 45 via 3,44.
【００２１】トランジスタＴＲ１５，ＴＲ１６のエミッ
タは前記ラインＬ２に接続されており、またベースは相
互に接続されるとともに、トランジスタＴＲ１６のコレ
クタとタイオード接続されている。また各トランジスタ
ＴＲ１５，ＴＲ１６のコレクタは、差動対３４を構成す
るトランジスタＴＲ１２，ＴＲ１４のコレクタにそれぞ
れ接続されている。The emitters of the transistors TR15 and TR16 are connected to the line L2, the bases thereof are connected to each other, and the collectors of the transistor TR16 are connected to the line. The collectors of the transistors TR15 and TR16 are connected to the collectors of the transistors TR12 and TR14 that form the differential pair 34, respectively.
【００２２】トランジスタＴＲ１２，ＴＲ１４のエミッ
タは、スイッチＳ２から定電流源４６を介して前記電源
ラインＬ１に接続されており、またベースは、それぞれ
トランジスタＴＲ１１，ＴＲ１３のエミッタに接続され
ている。トランジスタＴＲ１１，ＴＲ１３のベースはそ
れぞれ前記入力端子Ｐ１，Ｐ２に接続されており、また
コレクタは共通に前記ラインＬ２に接続されている。差
動対３４を構成するこれらのトランジスタＴＲ１１〜Ｔ
Ｒ１４は、前記トランジスタＴＲ１〜ＴＲ４とは異なる
ＰＮＰ形の導電形式である。トランジスタＴＲ１５のコ
レクタからは、出力ライン３８を介して、差動対３３，
３４からの出力が導出され、この出力はトランジスタＴ
Ｒ１７で反転された後、次段の回路へ供給される。The emitters of the transistors TR12 and TR14 are connected to the power supply line L1 from the switch S2 via the constant current source 46, and the bases thereof are connected to the emitters of the transistors TR11 and TR13, respectively. The bases of the transistors TR11 and TR13 are connected to the input terminals P1 and P2, respectively, and the collectors are commonly connected to the line L2. These transistors TR11 to T forming the differential pair 34
R14 is a PNP type conductivity type different from the transistors TR1 to TR4. From the collector of the transistor TR15, via the output line 38, the differential pair 33,
The output from 34 is derived and this output is the transistor T
After being inverted by R17, it is supplied to the circuit of the next stage.
【００２３】一方、比較器３９には、電源入力端子Ｐ
３，Ｐ４間に印加される電圧Ｖｃｃ−Ｖｅｅを抵抗分圧
などして得られる電圧（Ｖｃｃ＋Ｖｅｅ）／２が、基準
電圧源３６から基準電圧Ｖｒｅｆ２として入力されてお
り、外付けの基準電圧源３５からの基準電圧Ｖｒｅｆ１
が、この基準電圧Ｖｒｅｆ２以上であるときには、比較
器３９はハイレベルの出力を導出し、切換スイッチＳ１
を導通する。またこのとき、前記比較器３９からの出力
は、反転バッファ４８で反転されて切換スイッチＳ２に
与えられており、該切換スイッチＳ２は遮断している。On the other hand, the comparator 39 has a power input terminal P
A voltage (Vcc + Vee) / 2 obtained by resistance-dividing the voltage Vcc-Vee applied between 3 and P4 is input as the reference voltage Vref2 from the reference voltage source 36, and the external reference voltage source 35 is used. Reference voltage Vref1 from
However, when it is equal to or higher than the reference voltage Vref2, the comparator 39 derives a high level output, and the changeover switch S1.
To conduct. At this time, the output from the comparator 39 is inverted by the inversion buffer 48 and applied to the changeover switch S2, and the changeover switch S2 is cut off.
【００２４】したがって、基準電圧Ｖｒｅｆ１が基準電
圧Ｖｒｅｆ２以上であるときには、同相入力電圧範囲Ｖ
ｃｍが、電圧Ｖｅｅ＋２〔Ｖ〕から電圧Ｖｃｃまで得ら
れる差動対３３が選択されて、入力端子Ｐ１への入力信
号の判定を行うことができる。これに対して、基準電圧
Ｖｒｅｆ１が基準電圧Ｖｒｅｆ２未満であるときには、
前記同相入力電圧範囲Ｖｃｍが、電圧Ｖｃｃ−２〔Ｖ〕
から電圧Ｖｅｅまで得られる差動対３４が選択されて、
入力信号の判定を行うことができる。Therefore, when the reference voltage Vref1 is equal to or higher than the reference voltage Vref2, the in-phase input voltage range V
The differential pair 33 whose cm is obtained from the voltage Vee + 2 [V] to the voltage Vcc is selected, and the input signal to the input terminal P1 can be determined. On the other hand, when the reference voltage Vref1 is less than the reference voltage Vref2,
The in-phase input voltage range Vcm is the voltage Vcc-2 [V].
To the voltage Vee, the differential pair 34 is selected,
The input signal can be determined.
【００２５】このように同相入力電圧範囲Ｖｃｍが、電
圧Ｖｃｃまで得られる差動対３３と、電圧Ｖｅｅまで得
られる差動対３４とを共通の集積回路３２内に組込ん
で、入力信号に対応して選択的に使用することによっ
て、所望とする同相入力電圧範囲Ｖｃｍに対応した差動
対の形成された専用の集積回路を用いる場合に比べて、
汎用性を高めることができ、低コスト化を図ることがで
きる。また本発明に従う差動入力回路３１では、差動対
３３，３４を選択するために専用の入力端子を設ける必
要がなくなり、集積回路３２の入力端子数が増加するこ
ともない。In this way, the common mode input voltage range Vcm corresponds to an input signal by incorporating the differential pair 33 capable of obtaining the voltage Vcc and the differential pair 34 capable of obtaining the voltage Vee into the common integrated circuit 32. , And selectively using them, compared to the case of using a dedicated integrated circuit in which a differential pair corresponding to a desired common mode input voltage range Vcm is used,
The versatility can be improved and the cost can be reduced. Further, in the differential input circuit 31 according to the present invention, it is not necessary to provide a dedicated input terminal for selecting the differential pair 33, 34, and the number of input terminals of the integrated circuit 32 does not increase.
【００２６】なお、この差動入力回路３１において、入
力信号が非反転側の入力端子Ｐ２に与えられるときに
は、比較器３９は反転側の入力端子Ｐ１のレベルに対応
して切換制御を行う。また、集積回路３２内に複数の差
動入力回路３１が形成されるときには、各差動入力各毎
に切換制御用の端子を設けるようにしてもよい。In the differential input circuit 31, when the input signal is applied to the non-inverting side input terminal P2, the comparator 39 performs switching control according to the level of the inverting side input terminal P1. When a plurality of differential input circuits 31 are formed in the integrated circuit 32, a terminal for switching control may be provided for each differential input.
【００２７】[0027]
【発明の効果】以上のように本発明によれぱ、導電形式
が相互に異なる第１および第２の２つの差動増幅回路を
設け、これらの第１および第２差動増幅回路を入力信号
が予め定めるレベル以上であるか否かに対応して選択的
に電力付勢して使用するので、たとえば半導体素子の電
圧降下が、電源の一方の端子側に生じる場合と他方の端
子側に生じる場合とで最適な差動増幅回路が選択され
る。As described above, according to the present invention, two first and second differential amplifier circuits having different conductivity types are provided, and these first and second differential amplifier circuits are used as input signals. Is used by selectively energizing the power depending on whether or not is above a predetermined level, so that, for example, a voltage drop of the semiconductor element occurs in one terminal side of the power supply and in the other terminal side. The optimum differential amplifier circuit is selected depending on the case.
【００２８】これによって、電源の一方の端子側の電位
から他方の端子側の電位までの広い電圧範囲で入力信号
を受付けることができる。したがってこれらの構成を集
積回路化し、同相入力電圧範囲に応じて第１および第２
の差動増幅回路を選択的に使用することによって、同相
入力電圧範囲の違いに対応して個別に集積回路を設ける
必要はなくなり、汎用性を向上して低コスト化を図るこ
とができる。Thus, the input signal can be received in a wide voltage range from the potential on one terminal side of the power source to the potential on the other terminal side. Therefore, these configurations are integrated into a single circuit, and the first and second circuits are arranged according to the common mode input voltage range.
By selectively using the differential amplifier circuit of, it is not necessary to separately provide an integrated circuit corresponding to the difference in the common mode input voltage range, and it is possible to improve versatility and reduce cost.
【図１】本発明の一実施例の差動入力回路３１の基本的
構成を示すブロック図である。FIG. 1 is a block diagram showing a basic configuration of a differential input circuit 31 according to an embodiment of the present invention.
【図２】前記差動入力回路３１の具体的構成を示す電気
回路図である。2 is an electric circuit diagram showing a specific configuration of the differential input circuit 31. FIG.
【図３】典型的な従来技術の差動入力回路１を用いるコ
ンパレータ回路２の電気回路図である。FIG. 3 is an electric circuit diagram of a comparator circuit 2 using a typical prior art differential input circuit 1.
【図４】他の従来技術の差動入力回路１１の電気回路図
である。FIG. 4 is an electric circuit diagram of another conventional differential input circuit 11.
【図５】さらに他の従来技術の差動入力回路２１の電気
回路図である。FIG. 5 is an electric circuit diagram of still another conventional differential input circuit 21.
３１ 差動入力回路 ３２ 集積回路 ３３，３４ 差動対 ３５，３６ 基準電圧源 ３７ 切換スイッチ ３８ 出力ライン ３９ 比較器 ４１，４６ 定電流源 ４２ 出力回路 ４５ カレントミラー回路 ４８ 反転バッファ Ｓ１，Ｓ２ 切換スイッチ ＴＲ１〜ＴＲ６，ＴＲ１１〜ＴＲ１７ トランジスタ 31 differential input circuit 32 integrated circuit 33, 34 differential pair 35, 36 reference voltage source 37 changeover switch 38 output line 39 comparator 41, 46 constant current source 42 output circuit 45 current mirror circuit 48 inverting buffer S1, S2 changeover switch TR1 to TR6, TR11 to TR17 Transistors
Claims (1)
路と、 前記入力信号が与えられ、前記第１の差動増幅回路とは
導電形式の異なる半導体素子から成る第２の差動増幅回
路と、 前記入力信号が予め定めるレベル以上であるか否かを判
別し、その判別結果に応じて前記第１または第２の差動
増幅回路を選択的に電力付勢する選択手段とを含むこと
を特徴とする差動入力回路。1. A first differential amplifier circuit to which an input signal is applied, and a second differential amplifier circuit to which the input signal is applied and which is composed of a semiconductor element having a conductivity type different from that of the first differential amplifier circuit. A circuit and a selection unit that determines whether or not the input signal has a level equal to or higher than a predetermined level and selectively energizes the first or second differential amplifier circuit according to the determination result. A differential input circuit characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239779A JPH0690125A (en) | 1992-09-08 | 1992-09-08 | Differential input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239779A JPH0690125A (en) | 1992-09-08 | 1992-09-08 | Differential input circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690125A true JPH0690125A (en) | 1994-03-29 |
Family
ID=17049771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4239779A Withdrawn JPH0690125A (en) | 1992-09-08 | 1992-09-08 | Differential input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690125A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034576A1 (en) * | 2002-10-08 | 2004-04-22 | Matsushita Electric Industrial Co., Ltd. | Differential amplifier and calculation amplifier |
| US7135893B2 (en) | 2004-03-23 | 2006-11-14 | Sanyo Electric Co., Ltd. | Comparator circuit |
| JP2011172065A (en) * | 2010-02-19 | 2011-09-01 | Nec Engineering Ltd | Level conversion circuit |
-
1992
- 1992-09-08 JP JP4239779A patent/JPH0690125A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034576A1 (en) * | 2002-10-08 | 2004-04-22 | Matsushita Electric Industrial Co., Ltd. | Differential amplifier and calculation amplifier |
| US7116170B2 (en) | 2002-10-08 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Differential amplifier and calculation amplifier |
| US7215195B2 (en) | 2002-10-08 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Differential amplifier and operational amplifier |
| US7271652B2 (en) | 2002-10-08 | 2007-09-18 | Matsushita Electric Industrial Co., Ltd. | Differential amplifier and operational amplifier |
| US7135893B2 (en) | 2004-03-23 | 2006-11-14 | Sanyo Electric Co., Ltd. | Comparator circuit |
| KR100709648B1 (en) * | 2004-03-23 | 2007-04-20 | 산요덴키가부시키가이샤 | Comparator circuit |
| JP2011172065A (en) * | 2010-02-19 | 2011-09-01 | Nec Engineering Ltd | Level conversion circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (en) | Comparator | |
| KR890004500A (en) | Output buffer | |
| JPH021401B2 (en) | ||
| JPH0690125A (en) | Differential input circuit | |
| JPH07225628A (en) | Reference-voltage generating circuit | |
| JP2591301B2 (en) | Line characteristic circuit | |
| JPH09105763A (en) | Comparator circuit | |
| JP3016317B2 (en) | Variable gain amplifier | |
| JPH07169004A (en) | Preamplifier circuit device | |
| JPH0220164B2 (en) | ||
| EP0384710B1 (en) | Amplifier circuit operable at low power source voltage | |
| JPH0245249B2 (en) | TEEPUSHURUIJIDOKENSHUTSUKIRIKAESOCHI | |
| JP2980783B2 (en) | Current detection circuit and constant voltage power supply circuit using the same | |
| JPH07336161A (en) | Differential amplifier | |
| JPH0666648B2 (en) | Hysteresis comparator | |
| JP2901441B2 (en) | Buffer amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH04230120A (en) | Detection receiver of three states of differential ecl bus | |
| JP3243947B2 (en) | Operational amplifier | |
| JPH07112137B2 (en) | Base current compensation circuit | |
| JP2689969B2 (en) | Semiconductor integrated circuit | |
| JP3294909B2 (en) | Electronic switch circuit | |
| JP2675431B2 (en) | Load drive circuit | |
| JP2596151B2 (en) | Voltage comparator | |
| JPH063868B2 (en) | Differential type comparator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |