JP2675431B2 - Load drive circuit - Google Patents
Load drive circuitInfo
- Publication number
- JP2675431B2 JP2675431B2 JP29011190A JP29011190A JP2675431B2 JP 2675431 B2 JP2675431 B2 JP 2675431B2 JP 29011190 A JP29011190 A JP 29011190A JP 29011190 A JP29011190 A JP 29011190A JP 2675431 B2 JP2675431 B2 JP 2675431B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- input
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、負荷（例えばリレー等）を駆動するのに好
適な負荷駆動回路に関する。The present invention relates to a load drive circuit suitable for driving a load (for example, a relay or the like).
（ロ）従来の技術 第２図は、従来の負荷駆動回路を示す回路図である。(B) Conventional Technique FIG. 2 is a circuit diagram showing a conventional load drive circuit.
第２図において、（１）は、エミッタが電流VCCと接
続された入力トランジスタである。（２）（３）は、電
流ミラー回路を構成するトランジスタであり、ダイオー
ド接続されたトランジスタ（２）のコレクタは負荷抵抗
（４）を介して入力トランジスタ（１）のコレクタと接
続され、トランジスタ（２）（３）のエミッタはアース
される。同様に、（５）は、エミッタがアースされた入
力トランジスタであり、入力信号VINに応じて入力トラ
ンジスタ（１）とは相補的に動作する。（６）（７）
は、電流ミラー回路を構成するトランジスタであり、ダ
イオード接続されたトランジスタ（６）のコレクタは負
荷抵抗（８）を介して入力トランジスタ（５）のコレク
タと接続され、トランジスタ（６）（７）のエミッタは
電源VCCと接続される。更に、トランジスタ（７）
（３）はプッシュプル接続されて相補的に動作し、出力
信号VOUTを出力する。In FIG. 2, (1) is an input transistor whose emitter is connected to the current V CC . (2) and (3) are transistors forming a current mirror circuit. The collector of the diode-connected transistor (2) is connected to the collector of the input transistor (1) via the load resistor (4), and the transistor ( 2) The emitters of (3) are grounded. Similarly, (5) is an input transistor whose emitter is grounded and operates complementarily with the input transistor (1) according to the input signal V IN . (6) (7)
Is a transistor forming a current mirror circuit, the collector of the diode-connected transistor (6) is connected to the collector of the input transistor (5) via the load resistor (8), and the collector of the transistor (6) (7) is connected. The emitter is connected to the power supply V CC . Furthermore, the transistor (7)
(3) is push-pull connected and operates complementarily to output an output signal V OUT .
第３図は及び第４図は、第２図のVOUTが印加されて動
作し、負荷を駆動するための形態を示す図である。第３
図において、（９）はリレー等の負荷であり、NPN型の
トランジスタ（10）のコレクタと電源VCCとの間に接続
される。尚、トランジスタ（10）は第２図の出力信号V
OUTが印加されて動作制御される。また、第４図は、第
３図とは逆に第２図の出力信号VOUTが印加されるトラン
ジスタ（11）がPNP型となっており、負荷（９）はトラ
ンジスタ（11）のコレクタとアースとの間に接続され
る。FIG. 3 and FIG. 4 are views showing a form for operating a load by driving V OUT of FIG. 2 and driving a load. Third
In the figure, (9) is a load such as a relay, which is connected between the collector of the NPN transistor (10) and the power supply V CC . The transistor (10) is the output signal V of FIG.
OUT is applied and operation is controlled. Further, in FIG. 4, contrary to FIG. 3, the transistor (11) to which the output signal V OUT of FIG. 2 is applied is of PNP type, and the load (9) is the collector of the transistor (11). Connected to ground.
以下、第２図に第３図又は第４図を接続した場合につ
いて動作を説明する。The operation will be described below when FIG. 3 or FIG. 4 is connected to FIG.
まず、第２図の出力に第３図の回路を接続した場合に
ついてであるが、この場合、トランジスタ（５）（６）
（７）を動作させるべく入力信号VINはハイレベル（例
えば５ボルトであり、以下Ｈと称する）となる。する
と、入力トランジスタ（５）のベース電位が上昇する
為、該入力トランジスタ（５）がオンし、これに伴って
トランジスタ（６）（７）がオンし、出力信号VOUTはＨ
となる。従って、トランジスタ（10）がオンし、負荷
（９）は駆動されることになる。尚、この時、トランジ
スタ（１）（２）（３）はＨの入力信号VINによってオ
フしている。次に、第２図の出力に第４図の回路を接続
した場合、トランジスタ（１）（２）（３）を動作させ
るべく入力信号VINはローレベル（例えば０ボルトであ
り、以下Ｌと称する）とする。すると、入力トランジス
タ（１）のベース電位が下降する為、外入力トランジス
タ（１）がオンし、これに伴ってトランジスタ（２）
（３）がオンし、出力信号VOUTはＬとなる。従って、ト
ランジスタ（11）がオンし、負荷（９）は駆動されるこ
とになる。尚、この時、トランジスタ（５）（６）
（７）はＬの入力信号VINによってオフしている。First, regarding the case where the circuit of FIG. 3 is connected to the output of FIG. 2, in this case, the transistors (5) (6)
In order to operate (7), the input signal V IN becomes high level (for example, 5 V, and hereinafter referred to as H). Then, the base potential of the input transistor (5) rises, so that the input transistor (5) is turned on, the transistors (6) and (7) are turned on accordingly, and the output signal V OUT becomes H level.
Becomes Therefore, the transistor (10) is turned on and the load (9) is driven. At this time, the transistors (1), (2) and (3) are turned off by the H input signal V IN . Next, when the circuit of FIG. 4 is connected to the output of FIG. 2, the input signal V IN is at a low level (for example, 0 volt, and will be referred to as L below) to operate the transistors (1), (2) and (3). Referred to as). Then, the base potential of the input transistor (1) drops, so that the external input transistor (1) is turned on, and accordingly, the transistor (2) is turned on.
(3) turns on, and the output signal V OUT becomes L. Therefore, the transistor (11) is turned on and the load (9) is driven. At this time, the transistors (5) (6)
(7) is turned off by the L input signal V IN .
以上の様に、第２図回路は、第３図及び第４図に示す
様な異なる駆動形態に同一回路で対応できるようになっ
ていた。As described above, the circuit of FIG. 2 can be adapted to different drive modes as shown in FIGS. 3 and 4 by the same circuit.
（ハ）発明が解決しようとする課題 第２図において、第３図又は第４図の回路を接続して
負荷（９）を駆動する場合、入力トランジスタ（１）か
らトランジスタ（２）へ、又は、トランジスタ（６）か
ら入力トランジスタ（５）へ電流が流れることになる。
この電流は、第２図回路に第３図及び第４図の回路を接
続しない無負荷状態においては小であることが望まし
い。しかしながら、この電流は、第２図回路に第３図及
び第４図の回路を接続する負荷接続状態であっても、無
負荷状態であっても変わらない為、無負荷状態において
負荷を何も駆動しないのに消費電流が大となってしまう
問題点があった。(C) Problems to be Solved by the Invention In FIG. 2, when the circuit of FIG. 3 or 4 is connected to drive the load (9), from the input transistor (1) to the transistor (2), or , A current will flow from the transistor (6) to the input transistor (5).
It is desirable that this current be small in the no-load state in which the circuits of FIGS. 3 and 4 are not connected to the circuit of FIG. However, this current does not change whether the load is connected to the circuit of FIG. 2 and the circuit of FIG. 3 or in the unloaded state. There is a problem that the current consumption becomes large even though it is not driven.
そこで、本発明は、無負荷状態における消費電流を小
とできる負荷駆動回路を提供することを目的とする。Therefore, an object of the present invention is to provide a load drive circuit that can reduce current consumption in a no-load state.
（ニ）課題を解決するための手段 本発明は、前記問題点を解決する為に成されたもので
あり、入力信号が印加される第１入力トランジスタと、
前記第１入力トランジスタと直列接続される第１負荷抵
抗と、前記第１負荷抵抗と接続され、前記第１入力トラ
ンジスタのオンに伴い前記第１負荷抵抗を流れる電流が
供給されて動作し、前記入力信号に応じた出力電圧を発
生する電流ミター回路と、を有し、前記出力電圧によっ
て負荷を駆動する負荷駆動回路において、前記入力信号
が前記第１入力トランジスタと共通印加される第２入力
トランジスタと、前記第１負荷抵抗より大きい抵抗値を
有し、前記第２入力トランジスタと直列接続され、前記
第１入力トランジスタ及び前記第１負荷抵抗の直列体と
並列接続される第２負荷抵抗と、前記電流ミラー回路の
出力に負荷が接続される負荷接続状態及び前記電流ミラ
ー回路の出力に負荷が接続されない無負荷状態の何れか
一方を、前記電流ミラー回路の出力電圧に応じて判別す
る判別回路と、前記第１入力トランジスタと前記第１入
力抵抗との間に介挿され、前記判別回路の出力信号に応
じて前記第１入力トランジスタと前記第１入力抵抗との
間を接続又は遮断するスイッチ回路と、を備え、前記無
負荷状態の時、前記入力信号が前記第１入力トランジス
タをオンするレベルであっても、前記判別回路の出力信
号によって前記スイッチ回路を開いて前記第１入力トラ
ンジスタと前記第１入力抵抗との間を遮断し、前記第２
負荷抵抗によって消費電流を制限することを特徴とす
る。(D) Means for Solving the Problems The present invention has been made to solve the above problems, and includes a first input transistor to which an input signal is applied,
A first load resistor connected in series with the first input transistor; and a first load resistor, which is connected to the first load resistor and supplied with a current flowing through the first load resistor when the first input transistor is turned on to operate. A current driving circuit for generating an output voltage according to an input signal, wherein the input signal is commonly applied to the first input transistor in a load driving circuit for driving a load by the output voltage. And a second load resistor having a resistance value larger than that of the first load resistor, connected in series with the second input transistor, and connected in parallel with a series body of the first input transistor and the first load resistor, Either one of a load connection state in which a load is connected to the output of the current mirror circuit and a no-load state in which a load is not connected to the output of the current mirror circuit is set to the current A discriminating circuit for discriminating in accordance with the output voltage of the error circuit and the first input transistor and the first input resistor, and the first input transistor and the first input transistor according to the output signal of the discriminating circuit. A switch circuit for connecting or disconnecting between the input resistor and the input resistor, and in the no-load state, even if the input signal is at a level at which the first input transistor is turned on, depending on the output signal of the determination circuit, The switch circuit is opened to disconnect between the first input transistor and the first input resistor;
It is characterized in that the current consumption is limited by the load resistance.
（ホ）作用 本発明によれば、負荷接続状態であるのか、無負荷状
態であるのかをウインドウコンパレータによって検出
し、この検出出力によってスイッチ回路をオンオフ制御
している。この為、無負荷状態における回路の消費電流
を小とすることができる。(E) Operation According to the present invention, whether the load connection state or the no-load state is detected by the window comparator, and the switch circuit is ON / OFF controlled by this detection output. Therefore, the current consumption of the circuit in the no-load state can be reduced.
（ヘ）実施例 本発明の詳細を図面に従って具体的に説明する。(F) Example The details of the present invention will be specifically described with reference to the drawings.
第１図は、本発明の一実施例を示す回路図である。 FIG. 1 is a circuit diagram showing one embodiment of the present invention.
第１図において、（12）は、入力トランジスタ（１）
のコレクタと負荷抵抗（４）との接続路に介挿されたト
ランジスタ（スイッチ回路）である。（13）は、入力ト
ランジスタ（１）とベース同士が接続され、入力信号V
INによって制御されるトランジスタである。（14）は、
トランジスタ（13）のコレクタと接続された負荷抵抗で
あり、このトランジスタ（13）及び負荷抵抗（14）の直
列路は、トランジスタ（１）（12）及び負荷抵抗（４）
の直列路に並列接続される。ここで、負荷抵抗（４）
（14）の抵抗値を各々R1R2とすると、R1＜R2の関係にあ
り、例えばR1＝5KΩ、R2＝100KΩとする。つまり、トラ
ンジスタ（12）がオンの時、負荷抵抗（４）（14）の並
列抵抗に電流が流れ、トランジスタ（12）がオフの時、
負荷抵抗（14）のみに電流が流れることになる。同様
に、（15）は、入力トランジスタ（５）のエミッタとア
ースとの間に接続されたトランジスタ（スイッチ回路）
である。（16）は、入力トランジスタ（５）とベース同
士が接続され、入力信号VINによって制御されるトラン
ジスタである。（17）は、トランジスタ（16）のコレク
タと接続された負荷抵抗であり、このトランジスタ（1
6）及び負荷抵抗（17）の直列路は、トランジスタ
（５）（15）及び負荷抵抗（８）の直列路に並列接続さ
れる。ここで、負荷抵抗（８）（17）の抵抗値を各々R3
R4とすると、R3＜R4の関係にあり、例えばR3＝5KΩ、R4
＝100KΩとする。つまり、トランジスタ（15）がオンの
時、負荷抵抗（８）（17）の並列抵抗に電流が流れ、ト
ランジスタ（15）がオフの時、負荷抵抗（17）のみに電
流が流れることになる。In FIG. 1, (12) is an input transistor (1).
Is a transistor (switch circuit) inserted in the connection path between the collector of the above and the load resistance (4). In (13), the input transistor (1) and the bases are connected to each other, and the input signal V
It is a transistor controlled by IN . (14) is
A load resistance connected to the collector of the transistor (13), and a series path of the transistor (13) and the load resistance (14) is a transistor (1) (12) and a load resistance (4).
Are connected in parallel to the serial path of. Where load resistance (4)
Assuming that the resistance values of (14) are R 1 and R 2 respectively, there is a relationship of R 1 <R 2 , for example, R 1 = 5KΩ and R 2 = 100KΩ. That is, when the transistor (12) is on, current flows through the parallel resistance of the load resistors (4) and (14), and when the transistor (12) is off,
A current will flow only through the load resistance (14). Similarly, (15) is a transistor (switch circuit) connected between the emitter of the input transistor (5) and ground.
It is. Reference numeral (16) is a transistor whose base is connected to the input transistor (5) and which is controlled by the input signal V IN . (17) is a load resistance connected to the collector of the transistor (16).
The series path of 6) and the load resistance (17) is connected in parallel with the series path of the transistors (5) (15) and the load resistance (8). Here, set the resistance values of the load resistors (8) and (17) to R 3 respectively.
If R 4 is satisfied, then R 3 <R 4 and, for example, R 3 = 5KΩ, R 4
= 100KΩ That is, when the transistor (15) is on, current flows through the parallel resistance of the load resistors (8) and (17), and when the transistor (15) is off, current flows only through the load resistor (17).
プッシュプル接続されたトランジスタ（７）（３）の
共通コレクタから得られた出力信号VOUTを出力するため
の出力端子（18）は、第３図又は第４図の回路と接続さ
れるが、第３図の回路と接続した負荷接続状態における
出力信号VOUTの最小値は0.6ボルト（トランジスタ（1
0）のベース・エミッタ間電圧）となり、また第４図の
回路と接続した負荷接続状態における出力信号VOUTの最
大値はVCC−0.6ボルト（トランジスタ（11）のベース・
エミッタ間電圧）となる。つまり、第１図回路の出力端
子（18）が負荷接続状態であることを区別するために
は、出力信号VOUTが0.6ボルト以上VCC−0.6ボルト以下
であることを検出すればよい。この検出を行うのが以下
のウインドウコンパレータである。The output terminal (18) for outputting the output signal V OUT obtained from the common collector of the push-pull connected transistors (7) (3) is connected to the circuit of FIG. 3 or 4. The minimum value of the output signal V OUT is 0.6 V (transistor (1
0) base-emitter voltage), and the maximum value of the output signal V OUT is V CC −0.6 V (base of transistor (11)
(Emitter voltage). That is, in order to distinguish that the output terminal (18) of the circuit of FIG. 1 is in the load connection state, it is necessary to detect that the output signal V OUT is 0.6 V or more and V CC -0.6 V or less. The following window comparators perform this detection.
（19）はウインドウコンパレータである。該ウインド
ウコンパレータ（19）は、一方の差動増幅器を構成する
トランジスタ（20）（21）及び及び電流源（22）と、こ
の一方の差動増幅器に接続される一方の電流ミラー回路
を構成するトランジスタ（23）（24）と、他方の差動増
幅器を構成するトランジスタ（25）（26）及び電流源
（27）と、この他方の差動増幅器と接続される他方の電
流ミラー回路を構成するトランジスタ（28）（29）とよ
り成る。そして、一方の差動増幅器において、トランジ
スタ（20）のベースには出力信号VOUTが印加され、トラ
ンジスタ（21）のベースには定電圧VL（＝0.6ボルト）
が印加され、出力信号VOUTと定電圧VLとの比較が行われ
る。この検出結果はトランジスタ（24）のコレクタから
得られ、トランジスタ（12）のベースに印加される様に
なっている。また、他方の差動増幅器において、トラン
ジスタ（25）のベースには出力信号VOUTが印加され、ト
ランジスタ（26）のベースには定電圧VH（＝VCC−0.6ボ
ルト）が印加され、出力信号VOUTと定電圧VHとの比較が
行われる。この検出結果はトランジスタ（29）のコレク
タから得られ、トランジスタ（15）のベースに印加され
る様になっている。(19) is a window comparator. The window comparator (19) constitutes transistors (20) (21) and a current source (22) which constitute one differential amplifier, and one current mirror circuit which is connected to the one differential amplifier. The transistors (23) (24), the transistors (25) (26) and the current source (27) that form the other differential amplifier, and the other current mirror circuit that is connected to the other differential amplifier. It consists of transistors (28) and (29). In one of the differential amplifiers, the output signal V OUT is applied to the base of the transistor (20), and the constant voltage V L (= 0.6 volt) is applied to the base of the transistor (21).
Is applied, and the output signal V OUT is compared with the constant voltage V L. The detection result is obtained from the collector of the transistor (24) and applied to the base of the transistor (12). In the other differential amplifier, the output signal V OUT is applied to the base of the transistor (25) and the constant voltage V H (= V CC −0.6 V) is applied to the base of the transistor (26) to output the output. A comparison between the signal V OUT and the constant voltage V H is made. The detection result is obtained from the collector of the transistor (29) and applied to the base of the transistor (15).
以下、動作について説明する。 Hereinafter, the operation will be described.
例えば、無負荷状態において、Ｈ（例えば５ボルト）
の入力信号VINを印加した場合、トランジスタ（16）が
オンする為、これに伴ってトランジスタ（６）（７）も
オンし、出力端子（18）からは約VCCの出力信号VOUTが
出力されることになる。この出力信号VOUTはウインドウ
コンパレータ（19）内部のトランジスタ（20）（25）の
ベースに印加され、比較動作が行われる。この場合、出
力信号VOUTは定電圧VLVHより大である為、トランジスタ
（21）（26）がオンし、トランジスタ（24）（29）のコ
レクタ出力は共にＬになる。従って、トランジスタ（1
5）がトランジスタ（29）のＬ出力によってオフし、ト
ランジスタ（６）からの電流はトランジスタ（５）を流
れることなくトランジスタ（16）のみに流れることにな
る。この時、前述より負荷抵抗（17）の抵抗値R4は負荷
抵抗（８）の抵抗値R3よりも大の為、トランジスタ
（６）からトランジスタ（16）へ流れる電流を小とする
ことができる。尚、トランジスタ（24）のＬのコレクタ
出力によってトランジスタ（12）はオン可能となるが、
入力信号VINがＨであって入力トランジスタ（１）がオ
ンしていないので何ら問題はない。For example, H (for example, 5 volts) under no load
When the input signal V IN of is applied, the transistor (16) turns on, and accordingly the transistors (6) and (7) also turn on, and the output signal V OUT of about V CC is output from the output terminal (18). Will be output. The output signal V OUT is applied to the bases of the transistors (20) (25) inside the window comparator (19), and the comparison operation is performed. In this case, since the output signal V OUT is higher than the constant voltage V L V H , the transistors (21) and (26) are turned on, and the collector outputs of the transistors (24) and (29) both become L. Therefore, the transistor (1
5) is turned off by the L output of the transistor (29), and the current from the transistor (6) flows only in the transistor (16) without flowing in the transistor (5). In this case, it is the resistance value R 4 of the load resistance from the above (17) for larger than the resistance value R 3 of the load resistor (8), to the small current flowing from the transistor (6) to the transistor (16) it can. Although the transistor (12) can be turned on by the L collector output of the transistor (24),
Since the input signal V IN is H and the input transistor (1) is not turned on, there is no problem.
次に、無負荷状態において、Ｌ（例えば０ボルト）の
入力信号VINを印加した場合、トランジスタ（13）がオ
ンする為、これに伴ってトランジスタ（２）（３）もオ
ンし、出力端子（18）からは約０ボルトの出力信号VOUT
が出力されることになる。この出力信号VOUTはウインド
ウコンパレータ（19）内部のトランジスタ（20）（25）
のベースに印加され、比較動作が行われる。この場合、
出力信号VOUTは定電圧VLVHより小である為、トランジス
タ（21）（26）がオフし、トランジスタ（24）（29）の
コレクタ出力は共にＨとなる。従って、トランジスタ
（12）がトランジスタ（24）のＨ出力によってオフし、
トランジスタ（13）のみの電流がトランジスタ（２）に
流れることになる。この時、前述より負荷抵抗（14）の
抵抗値R2は負荷抵抗（４）の抵抗値R1よりも大の為、ト
ランジスタ（13）からトランジスタ（２）へ流れる電流
を小とすることができる。尚、トランジスタ（29）のＨ
のコレクタ出力によってトランジスタ（15）はオン可能
となるが、入力信号VINがＬであって入力トランジスタ
（５）がオンしていないので何ら問題はない。Next, when an L (for example, 0 volt) input signal V IN is applied in the no-load state, the transistor (13) is turned on, and accordingly, the transistors (2) and (3) are also turned on and the output terminal From (18), output signal V OUT of about 0 volt
Is output. This output signal V OUT is the transistor (20) (25) inside the window comparator (19).
Is applied to the base of and the comparison operation is performed. in this case,
Since the output signal V OUT is smaller than the constant voltage V L V H , the transistors (21) and (26) are turned off, and the collector outputs of the transistors (24) and (29) both become H. Therefore, the transistor (12) is turned off by the H output of the transistor (24),
Only the current of the transistor (13) will flow through the transistor (2). At this time, since the resistance value R 2 of the load resistance (14) is larger than the resistance value R 1 of the load resistance (4) from the above, the current flowing from the transistor (13) to the transistor (2) can be made small. it can. In addition, H of the transistor (29)
The transistor (15) can be turned on by the collector output of, but there is no problem because the input signal V IN is L and the input transistor (5) is not turned on.
次に、第３図の回路を接続した所謂負荷接続状態にお
いて、Ｈの入力信号VINを印加した場合、トランジスタ
（16）（６）（７）がオンし、出力端子（18）から出力
される出力信号VOUTによってNPN型のトランジスタ（1
0）がオンし、負荷（９）が駆動されることになる。こ
の出力信号VOUTはウインドウコンパレータ（19）内部の
トランジスタ（20）（25）のベースに印加されて比較動
作が行われるが、出力端子（18）の電位は0.6ボルト以
上であってVL＜VOUT＜VHの関係にある為、トランジスタ
（24）（29）のコレクタ出力は各々Ｌ、Ｈとなる。従っ
て、トランジスタ（15）がトランジスタ（29）のＨ出力
によってオンし、トランジスタ（６）からのコレクタ電
流は負荷抵抗（８）（17）の並列抵抗を介してトランジ
スタ（５）（16）に流れることになる。この時、負荷抵
抗（８）（17）の並列抵抗値が小となる為、通常と同様
に負荷（９）を駆動できることになる。尚、この時、無
負荷状態の時と同様に、トランジスタ（24）のＬのコレ
クタ出力によってトランジスタ（12）はオン可能となる
が、入力信号VINがＨであって入力トランジスタ（１）
がオンしていないので何ら問題はない。Next, in the so-called load connection state in which the circuit of FIG. 3 is connected, when an H input signal V IN is applied, the transistors (16) (6) (7) are turned on and output from the output terminal (18). Depending on the output signal V OUT , the NPN transistor (1
0) turns on, and the load (9) is driven. This output signal V OUT is applied to the bases of the transistors (20) (25) inside the window comparator (19) for comparison operation, but the potential of the output terminal (18) is 0.6 V or more and V L < Since V OUT <V H , the collector outputs of the transistors (24) and (29) are L and H, respectively. Therefore, the transistor (15) is turned on by the H output of the transistor (29), and the collector current from the transistor (6) flows to the transistors (5) and (16) through the parallel resistance of the load resistances (8) and (17). It will be. At this time, since the parallel resistance value of the load resistors (8) and (17) becomes small, the load (9) can be driven as usual. At this time, as in the unloaded state, the transistor (12) can be turned on by the L collector output of the transistor (24), but the input signal V IN is H and the input transistor (1)
Is not turned on, so there is no problem.
次に、第４図の回路を接続した負荷接続状態におい
て、Ｌの入力信号VINを印加した場合、トランジスタ（1
3）（２）（３）がオンし、出力端子（18）から出力さ
れる出力信号VOUTによってPNP型のトランジスタ（11）
がオンし、負荷（９）が駆動されることになる。この出
力信号VOUTはウインドウコンパレータ（19）内部のトラ
ンジスタ（20）（25）のベースに印加されて比較動作が
行われるが、出力端子（18）の電位はVCC−0.6ボルト以
下であってVL＜VOUT＜VHの関係にある為、トランジスタ
（24）（29）のコレクタ出力は各々Ｌ、Ｈとなる。従っ
て、トランジスタ（12）がトランジスタ（24）のＬ出力
によってオンし、トランジスタ（１）（13）のコレクタ
電流が負荷抵抗（４）（14）の並列抵抗を介してトラン
ジスタ（２）に流れることになる。この時、負荷抵抗
（４）（14）の並列抵抗値が小となる為、通常と同様に
負荷（９）を駆動できることになる。尚、この時、トラ
ンジスタ（29）のＨのコレクタ出力によってトランジス
タ（15）はオン可能となるが、入力信号VINがＬであっ
て入力トランジスタ（５）がオンしていないので何ら問
題はない。Next, in the load connection state in which the circuit of FIG. 4 is connected, when the L input signal V IN is applied, the transistor (1
3) (2) and (3) turn on, and the output signal V OUT output from the output terminal (18) causes the PNP type transistor (11).
Turns on and the load (9) is driven. This output signal V OUT is applied to the bases of the transistors (20) (25) inside the window comparator (19) for comparison operation, but the potential of the output terminal (18) is V CC −0.6 V or less. Since V L <V OUT <V H , the collector outputs of the transistors (24) and (29) are L and H, respectively. Therefore, the transistor (12) is turned on by the L output of the transistor (24), and the collector current of the transistors (1) and (13) flows to the transistor (2) through the parallel resistance of the load resistances (4) and (14). become. At this time, since the parallel resistance value of the load resistors (4) and (14) becomes small, the load (9) can be driven as usual. At this time, the transistor (15) can be turned on by the H collector output of the transistor (29), but there is no problem because the input signal V IN is L and the input transistor (5) is not turned on. .
以上より、第１図回路が負荷接続状態と無負荷状態に
おいて、トランジスタ（12）（15）のスイッチ制御を行
える為、無負荷状態における消費電流を小とすることが
可能となる。As described above, since the circuit of FIG. 1 can perform the switch control of the transistors (12) and (15) in the load connection state and the no load state, the current consumption in the no load state can be reduced.
（ト）発明の効果 本発明によれば、負荷駆動回路が負荷接続状態である
のか、無負荷状態であるのかをウインドウコンパレータ
によって検出し、この検出出力によってスイッチ回路を
オンオフ制御する様にした為、無負荷状態における入力
トランジスタ及び出力トランジスタの間の負荷抵抗を大
とでき、これより、無負荷状態における回路の消費電流
を小とできる利点が得られる。(G) Effect of the Invention According to the present invention, whether the load drive circuit is in the load connection state or in the no load state is detected by the window comparator, and the switch circuit is ON / OFF controlled by this detection output. In addition, the load resistance between the input transistor and the output transistor in the no-load state can be increased, and thus the current consumption of the circuit in the no-load state can be reduced.
第１図は本発明の一実施例を示す回路図、第２図は従来
回路を示す回路図、第３図及び第４図は第１図及び第２
図の出力に接続される回路を示す回路図である。 （12）（15）……トランジスタ、（14）（17）……負荷
抵抗、（19）……ウインドウコンパレータ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional circuit, and FIGS. 3 and 4 are FIGS. 1 and 2.
It is a circuit diagram which shows the circuit connected to the output of a figure. (12) (15) …… Transistor, (14) (17) …… Load resistance, (19) …… Window comparator.
Claims (1)
タと、前記第１入力トランジスタと直列接続される第１
負荷抵抗と、前記第１負荷抵抗と接続され、前記第１入
力トランジスタのオンに伴い前記第１負荷抵抗を流れる
電流が供給されて動作し、前記入力信号に応じた出力電
圧を発生する電流ミラー回路と、を有し、前記出力電圧
によって負荷を駆動する負荷駆動回路において、 前記入力信号が前記第１入力トランジスタと共通印加さ
れる第２入力トランジスタと、 前記第１負荷抵抗より大きい抵抗値を有し、前記第２入
力トランジスタと直列接続され、前記第１入力トランジ
スタ及び前記第１負荷抵抗の直列体と並列接続される第
２負荷抵抗と、 前記電流ミラー回路の出力に負荷が接続される負荷接続
状態及び前記電流ミラー回路の出力に負荷が接続されな
い無負荷状態の何れか一方を、前記電流ミラー回路の出
力電圧に応じて判別する判別回路と、 前記第１入力トランジスタと前記第１入力抵抗との間に
介挿され、前記判別回路の出力信号に応じて前記第１入
力トランジスタと前記第１入力抵抗との間を接続又は遮
断するスイッチ回路と、を備え、 前記無負荷状態の時、前記入力信号が前記第１入力トラ
ンジスタをオンするレベルであっても、前記判別回路の
出力信号によって前記スイッチ回路を開いて前記第１入
力トランジスタと前記第１入力抵抗との間を遮断し、前
記第２負荷抵抗によって消費電流を制限することを特徴
とする負荷駆動回路。1. A first input transistor to which an input signal is applied and a first input transistor connected in series with the first input transistor.
A current mirror that is connected to a load resistor and the first load resistor, operates by being supplied with a current flowing through the first load resistor when the first input transistor is turned on, and generates an output voltage according to the input signal. And a second input transistor to which the input signal is commonly applied to the first input transistor, and a resistance value larger than the first load resistance. A second load resistor having a second load resistor connected in series with the second input transistor and connected in parallel with a series body of the first input transistor and the first load resistor, and a load connected to an output of the current mirror circuit. A discriminating time for discriminating one of a load connection state and a no-load state in which a load is not connected to the output of the current mirror circuit according to the output voltage of the current mirror circuit. And a switch that is interposed between the first input transistor and the first input resistor and connects or disconnects the first input transistor and the first input resistor according to an output signal of the determination circuit. And a circuit for opening the switch circuit by the output signal of the discriminating circuit even when the input signal is at a level at which the first input transistor is turned on in the unloaded state. A load drive circuit characterized in that the current consumption is limited by the second load resistance by disconnecting from the first input resistance.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29011190A JP2675431B2 (en) | 1990-10-25 | 1990-10-25 | Load drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29011190A JP2675431B2 (en) | 1990-10-25 | 1990-10-25 | Load drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162821A JPH04162821A (en) | 1992-06-08 |
| JP2675431B2 true JP2675431B2 (en) | 1997-11-12 |
Family
ID=17751942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29011190A Expired - Fee Related JP2675431B2 (en) | 1990-10-25 | 1990-10-25 | Load drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675431B2 (en) |
-
1990
- 1990-10-25 JP JP29011190A patent/JP2675431B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162821A (en) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976770B2 (en) | Amplifier circuit | |
| US4529891A (en) | Comparator circuit | |
| JPH0514064A (en) | Amplifier having two operating mode | |
| US5642062A (en) | Comparator circuit operating on variable current | |
| US4315221A (en) | Switching circuit | |
| JPH0546571B2 (en) | ||
| US4937515A (en) | Low supply voltage current mirror circuit | |
| JP2675431B2 (en) | Load drive circuit | |
| US4737696A (en) | Actuator drive circuit | |
| US4814643A (en) | Comparison circuit | |
| US5781042A (en) | Modal transition imbalance detector | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| JPH0230902Y2 (en) | ||
| JP3318161B2 (en) | Low voltage operation type amplifier and optical pickup using the same | |
| JPH08330859A (en) | Precise current mirror circuit | |
| JP3664224B2 (en) | Power drive circuit | |
| JP2003008408A (en) | Hysteresis comparator circuit | |
| US5285121A (en) | Current switching circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH0348683B2 (en) | ||
| JP2000323977A (en) | Output circuit | |
| JP3063345B2 (en) | Saturation prevention circuit | |
| JP3249254B2 (en) | Integrated amplifier | |
| JPS6218979Y2 (en) | ||
| JP2777497B2 (en) | Direct connection type operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090718 |
|
| LAPS | Cancellation because of no payment of annual fees |