JPH0686569A - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JPH0686569A JPH0686569A JP4259072A JP25907292A JPH0686569A JP H0686569 A JPH0686569 A JP H0686569A JP 4259072 A JP4259072 A JP 4259072A JP 25907292 A JP25907292 A JP 25907292A JP H0686569 A JPH0686569 A JP H0686569A
- Authority
- JP
- Japan
- Prior art keywords
- loss
- switching
- igbts
- low
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 インバータ回路の損失を低減させること。
【構成】 Ｑ１乃至Ｑ３の上側アーム用に低オン損失Ｉ
ＧＢＴを用い、Ｑ４乃至Ｑ６の下側アーム用に低スイッ
チング損失ＩＧＢＴを用いることにより、上側アームで
はオン電圧を下げて損失を少なくし、下側アームではス
イッチング時間を短くして損失を少なくできる。又、Ｉ
ＧＢＴによれば製造過程でライフタイムコントロールで
きるので一種類のＩＧＢＴを低オン損失用と低スイッチ
ング損失用に振り分けることができる。従って、一種類
のＩＧＢＴで済ませることができることから費用の低減
等を図ることも可能となる。
ＧＢＴを用い、Ｑ４乃至Ｑ６の下側アーム用に低スイッ
チング損失ＩＧＢＴを用いることにより、上側アームで
はオン電圧を下げて損失を少なくし、下側アームではス
イッチング時間を短くして損失を少なくできる。又、Ｉ
ＧＢＴによれば製造過程でライフタイムコントロールで
きるので一種類のＩＧＢＴを低オン損失用と低スイッチ
ング損失用に振り分けることができる。従って、一種類
のＩＧＢＴで済ませることができることから費用の低減
等を図ることも可能となる。
Description
【０００１】
【産業上の利用分野】本発明は主にＤＣブラシレスモー
タ等の制御に用いるインバータ回路に関する。
タ等の制御に用いるインバータ回路に関する。
【０００２】
【従来の技術】従来の、例えばパルス幅変調（以下、Ｐ
ＷＭという。）を行なうインバータ回路においては、一
般に交流電力の基本周波信号等の長周期信号でスイッチ
ングするコミュテーション側とパルス幅変調用搬送波信
号等の短周期信号でスイッチングするＰＷＭ側とに同じ
特性のスイッチング素子を用いていた。
ＷＭという。）を行なうインバータ回路においては、一
般に交流電力の基本周波信号等の長周期信号でスイッチ
ングするコミュテーション側とパルス幅変調用搬送波信
号等の短周期信号でスイッチングするＰＷＭ側とに同じ
特性のスイッチング素子を用いていた。
【０００３】ところで、コミュテーション側に入力する
長周期信号はスイッチングの回数が比較的少ないためス
イッチング過渡時における損失よりもスイッチング・オ
ン時における定常損の方を少くする方が望ましく、ＰＷ
Ｍ側に入力する短周期信号は、逆にスイッチング過渡に
よる損失を少なくする方が望ましいことが知られてい
る。
長周期信号はスイッチングの回数が比較的少ないためス
イッチング過渡時における損失よりもスイッチング・オ
ン時における定常損の方を少くする方が望ましく、ＰＷ
Ｍ側に入力する短周期信号は、逆にスイッチング過渡に
よる損失を少なくする方が望ましいことが知られてい
る。
【０００４】そこで、損失低減を図ったインバータ回路
が特開昭６３−２６２０６２号公報に開示されている。
このインバータ回路はコミュテーション側用として低速
スイッチング素子であるバイポーラ形トランジスタを用
い、ＰＷＭ側用として高速スイッチング素子であるＦＥ
Ｔを用いたものである。このようにスイッチング素子を
トランジスタとＦＥＴとに使い分けて電力損失を低減さ
せていた。
が特開昭６３−２６２０６２号公報に開示されている。
このインバータ回路はコミュテーション側用として低速
スイッチング素子であるバイポーラ形トランジスタを用
い、ＰＷＭ側用として高速スイッチング素子であるＦＥ
Ｔを用いたものである。このようにスイッチング素子を
トランジスタとＦＥＴとに使い分けて電力損失を低減さ
せていた。
【０００５】又、特開昭６３−４３５７６号公報にはコ
ミュテーション用としてバイポーラトランジスタ等の低
オン損失用トランジスタ素子を用い、ＰＷＭ側用として
ＭＯＳ−ＦＥＴやバイモストランジスタ等の高速スイッ
チング素子を用いて前記インバータ回路と同様に電力損
失の低減を図った回路が開示されている。
ミュテーション用としてバイポーラトランジスタ等の低
オン損失用トランジスタ素子を用い、ＰＷＭ側用として
ＭＯＳ−ＦＥＴやバイモストランジスタ等の高速スイッ
チング素子を用いて前記インバータ回路と同様に電力損
失の低減を図った回路が開示されている。
【０００６】
【発明が解決しようとする課題】しかし、コミュテーシ
ョン側及びＰＷＭ側に異なる種類の素子を用いるのは費
用低減等の面から必ずしも適当ではない。そこで、本発
明の目的は一種類の素子で上下アームを形成しても電力
損失の低減が可能なインバータ回路を提供することにあ
る。
ョン側及びＰＷＭ側に異なる種類の素子を用いるのは費
用低減等の面から必ずしも適当ではない。そこで、本発
明の目的は一種類の素子で上下アームを形成しても電力
損失の低減が可能なインバータ回路を提供することにあ
る。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に本発明は、スイッチング素子を直列に接続して成る上
下アームを直流電源に対し複数個並列に接続し、前記ス
イッチング素子の直列接続点から前記スイッチング素子
の導通期間に応じた交流電力を出力するインバータ回路
において、前記上下アームを構成するスイッチング素子
を前記交流電力の基本周波信号等の長周期信号でスイッ
チングする低オン損失ＩＧＢＴ（絶縁ゲートバイポーラ
モードトランジスタ）とパルス幅変調用搬送波信号等の
短周期信号でスイッチングする低スイッチング損失ＩＧ
ＢＴとにより構成したことを特徴とするインバータ回
路。
に本発明は、スイッチング素子を直列に接続して成る上
下アームを直流電源に対し複数個並列に接続し、前記ス
イッチング素子の直列接続点から前記スイッチング素子
の導通期間に応じた交流電力を出力するインバータ回路
において、前記上下アームを構成するスイッチング素子
を前記交流電力の基本周波信号等の長周期信号でスイッ
チングする低オン損失ＩＧＢＴ（絶縁ゲートバイポーラ
モードトランジスタ）とパルス幅変調用搬送波信号等の
短周期信号でスイッチングする低スイッチング損失ＩＧ
ＢＴとにより構成したことを特徴とするインバータ回
路。
【０００８】
【作用】長周期信号のスイッチング用にオン電圧が低い
低オン損失ＩＧＢＴを用い、短周期信号のスイッチング
用にスイッチングスピードの速い低スイッチング損失Ｉ
ＧＢＴを用いることにより一種類のＩＧＢＴで上下夫々
のアームの電力損失の低減を図ることができる。又、両
者とも一種類のＩＧＢＴで構成したので費用の低減等も
可能となる。
低オン損失ＩＧＢＴを用い、短周期信号のスイッチング
用にスイッチングスピードの速い低スイッチング損失Ｉ
ＧＢＴを用いることにより一種類のＩＧＢＴで上下夫々
のアームの電力損失の低減を図ることができる。又、両
者とも一種類のＩＧＢＴで構成したので費用の低減等も
可能となる。
【０００９】
【実施例】以下、本発明の実施例について添付図面を参
照しながら説明する。一般にＩＧＢＴはその製造過程の
最後に所謂ライフタイムコントロールを行なってオン損
失の大きさを変えることができるという特徴を備えてい
る。即ち、一種類のＩＧＢＴでもオン損失の大きいもの
と小さいものに振り分けることができる。但し、オン損
失の小さなものはスイッチング損失が大きくなり、オン
損失の大きなものはスイッチング損失が小さくなる。従
って、図２に示すようにコミュテーション側には低オン
損失ＩＧＢＴを、ＰＷＭ側には低スイッチング損失ＩＧ
ＢＴを夫々振り分けて用いることにより一種類のＩＧＢ
Ｔで夫々の側について電力損失を低減できる。
照しながら説明する。一般にＩＧＢＴはその製造過程の
最後に所謂ライフタイムコントロールを行なってオン損
失の大きさを変えることができるという特徴を備えてい
る。即ち、一種類のＩＧＢＴでもオン損失の大きいもの
と小さいものに振り分けることができる。但し、オン損
失の小さなものはスイッチング損失が大きくなり、オン
損失の大きなものはスイッチング損失が小さくなる。従
って、図２に示すようにコミュテーション側には低オン
損失ＩＧＢＴを、ＰＷＭ側には低スイッチング損失ＩＧ
ＢＴを夫々振り分けて用いることにより一種類のＩＧＢ
Ｔで夫々の側について電力損失を低減できる。
【００１０】図１は本発明に係るインバータ回路の要部
回路図である。本実施例では３相交流のインバータ回路
について説明するが任意相数のインバータ回路に用いる
ことも可能である。インバータ回路１はコミュテーショ
ン側に低オン損失ＩＧＢＴＱ１乃至Ｑ３を用い、ＰＷＭ
側に低スイッチング損失ＩＧＢＴＱ４乃至Ｑ６を用い
る。これらのＩＧＢＴは何れも前記ライフタイムコント
ロールにより得られた同種のＩＧＢＴである。そして、
Ｑ１とＱ４、Ｑ２とＱ５、Ｑ３とＱ６とが夫々上下アー
ムを形成する。
回路図である。本実施例では３相交流のインバータ回路
について説明するが任意相数のインバータ回路に用いる
ことも可能である。インバータ回路１はコミュテーショ
ン側に低オン損失ＩＧＢＴＱ１乃至Ｑ３を用い、ＰＷＭ
側に低スイッチング損失ＩＧＢＴＱ４乃至Ｑ６を用い
る。これらのＩＧＢＴは何れも前記ライフタイムコント
ロールにより得られた同種のＩＧＢＴである。そして、
Ｑ１とＱ４、Ｑ２とＱ５、Ｑ３とＱ６とが夫々上下アー
ムを形成する。
【００１１】又、前記ＩＧＢＴＱ１乃至Ｑ３のコレクタ
と前記ＩＧＢＴＱ４乃至Ｑ６のエミッタ間には直流電源
２が接続され、夫々のＩＧＢＴの直列接続点Ｕ，Ｖ，Ｗ
からはＤＣブラシレスモータ３に３相交流電圧が供給さ
れることにより前記インバータ回路１は３相ブリッジ回
路を形成する。尚、各ＩＧＢＴのコレクタ・エミッタ間
に接続されたダイオードＤ１乃至Ｄ６は環流用ダイオー
ドである。又、負荷として前記ＤＣブラシレスモータ３
を用いたが、モータに限らず他の負荷を用いてもよい。
と前記ＩＧＢＴＱ４乃至Ｑ６のエミッタ間には直流電源
２が接続され、夫々のＩＧＢＴの直列接続点Ｕ，Ｖ，Ｗ
からはＤＣブラシレスモータ３に３相交流電圧が供給さ
れることにより前記インバータ回路１は３相ブリッジ回
路を形成する。尚、各ＩＧＢＴのコレクタ・エミッタ間
に接続されたダイオードＤ１乃至Ｄ６は環流用ダイオー
ドである。又、負荷として前記ＤＣブラシレスモータ３
を用いたが、モータに限らず他の負荷を用いてもよい。
【００１２】次に、前記ＩＧＢＴＱ１乃至Ｑ３のゲート
ｇ１乃至ｇ３には前記長周期信号が、前記ＩＧＢＴＱ４
乃至Ｑ６のゲートｇ４乃至ｇ６には前記短周期信号が夫
々入力され、前記直流電源２の直流電圧が３相交流電圧
に変換されて前記モータ３を回転させる。
ｇ１乃至ｇ３には前記長周期信号が、前記ＩＧＢＴＱ４
乃至Ｑ６のゲートｇ４乃至ｇ６には前記短周期信号が夫
々入力され、前記直流電源２の直流電圧が３相交流電圧
に変換されて前記モータ３を回転させる。
【００１３】さて、長周期信号及び短周期信号と電力損
失の関係について実施例に基づいて説明する。図３
（Ａ）に示す長周期信号がコミュテーション側ＩＧＢＴ
Ｑ１乃至Ｑ３に入力されると、コレクタ・エミッタ間電
圧Ｖｃｅは高レベルのオフ電圧ｖ１から低レベルのオン
電圧ｖ２に下がる。この時の立下り時間はｔ１である。
そして、オン電圧ｖ２の状態が時間ｔ２だけ継続し元の
高レベル電圧ｖ１に上がる。この時の立上り時間はｔ３
である。
失の関係について実施例に基づいて説明する。図３
（Ａ）に示す長周期信号がコミュテーション側ＩＧＢＴ
Ｑ１乃至Ｑ３に入力されると、コレクタ・エミッタ間電
圧Ｖｃｅは高レベルのオフ電圧ｖ１から低レベルのオン
電圧ｖ２に下がる。この時の立下り時間はｔ１である。
そして、オン電圧ｖ２の状態が時間ｔ２だけ継続し元の
高レベル電圧ｖ１に上がる。この時の立上り時間はｔ３
である。
【００１４】一方、同図（Ｂ）によればコレクタ・エミ
ッタ間電流Ｉｃはコレクタ・エミッタ間電圧Ｖｃｅが立
下るのと略同時に立上りオン電流ｉ１となる。
ッタ間電流Ｉｃはコレクタ・エミッタ間電圧Ｖｃｅが立
下るのと略同時に立上りオン電流ｉ１となる。
【００１５】この時間ｔ２はｔ１又はｔ３より遥かに長
いため、時間ｔ１又はｔ３を短縮する（即ち、コレクタ
・エミッタ間電圧Ｖｃｅの立下り又は立上りを速くす
る）よりも時間ｔ２におけるオン電圧ｖ２を下げた方が
コミュテーション側の電力損失（Ｖｃｅ）×（Ｉｃ）を
低減できることになる。従って、このオン電圧ｖ２が低
い低オン電圧ＩＧＢＴを前記Ｑ１乃至Ｑ３に用いればよ
い。
いため、時間ｔ１又はｔ３を短縮する（即ち、コレクタ
・エミッタ間電圧Ｖｃｅの立下り又は立上りを速くす
る）よりも時間ｔ２におけるオン電圧ｖ２を下げた方が
コミュテーション側の電力損失（Ｖｃｅ）×（Ｉｃ）を
低減できることになる。従って、このオン電圧ｖ２が低
い低オン電圧ＩＧＢＴを前記Ｑ１乃至Ｑ３に用いればよ
い。
【００１６】図４（Ａ）によれば、ＰＷＭ側ＩＧＢＴＱ
４乃至Ｑ６に短周期信号が入力されると、コレクタ・エ
ミッタ間電圧Ｖｃｅは高レベルのオフ電圧ｖ３から時間
ｔ４後に低レベルのオン電圧ｖ４に下がる。そして、電
圧ｖ４の状態が時間ｔ５だけ継続し時間ｔ６後に再び高
レベル電圧ｖ３に上がる。更に、時間ｔ７経過後前記電
圧Ｖｃｅは前記時間ｔ４乃至ｔ６と同様に変化する。即
ち、前記短周期信号は周期（ｔ４＋ｔ５＋ｔ６＋ｔ７）
のパルス状信号である。
４乃至Ｑ６に短周期信号が入力されると、コレクタ・エ
ミッタ間電圧Ｖｃｅは高レベルのオフ電圧ｖ３から時間
ｔ４後に低レベルのオン電圧ｖ４に下がる。そして、電
圧ｖ４の状態が時間ｔ５だけ継続し時間ｔ６後に再び高
レベル電圧ｖ３に上がる。更に、時間ｔ７経過後前記電
圧Ｖｃｅは前記時間ｔ４乃至ｔ６と同様に変化する。即
ち、前記短周期信号は周期（ｔ４＋ｔ５＋ｔ６＋ｔ７）
のパルス状信号である。
【００１７】一方、同図（Ｂ）によればコレクタ・エミ
ッタ間電流Ｉｃは時間ｔ４乃至ｔ６の後電流略零から電
流ｉ２に立上り、更に時間ｔ７経過後電流は再び略零に
立下る。そしてこの変化が所定時間繰り返される。
ッタ間電流Ｉｃは時間ｔ４乃至ｔ６の後電流略零から電
流ｉ２に立上り、更に時間ｔ７経過後電流は再び略零に
立下る。そしてこの変化が所定時間繰り返される。
【００１８】この短周期信号の単位時間におけるスイッ
チング回数は前記長周期信号より遥かに多い。従って、
このようにスイッチング回数が多い場合はオン電圧ｖ４
による電力損失より時間ｔ４及びｔ６における電圧Ｖｃ
ｅの立下り及び立上りによる電力損失の方が遥かに大き
くなる。即ち、この場合はオン電圧ｖ４による電力損失
を多少犠牲にしても電圧Ｖｃｅの立下り及び立上りにお
ける電力損失を減らした方がＰＷＭ側としての電力損失
は小さくなる。このためには立下り時間ｔ４及び立上り
時間ｔ６の短い（スイッチングスピードが速い）低スイ
ッチング損失ＩＧＢＴを用いればよい。
チング回数は前記長周期信号より遥かに多い。従って、
このようにスイッチング回数が多い場合はオン電圧ｖ４
による電力損失より時間ｔ４及びｔ６における電圧Ｖｃ
ｅの立下り及び立上りによる電力損失の方が遥かに大き
くなる。即ち、この場合はオン電圧ｖ４による電力損失
を多少犠牲にしても電圧Ｖｃｅの立下り及び立上りにお
ける電力損失を減らした方がＰＷＭ側としての電力損失
は小さくなる。このためには立下り時間ｔ４及び立上り
時間ｔ６の短い（スイッチングスピードが速い）低スイ
ッチング損失ＩＧＢＴを用いればよい。
【００１９】
【発明の効果】上下アーム用の素子としてライフタイム
コントロールが可能なＩＧＢＴを用いたので、夫々のア
ームに適した特性のＩＧＢＴを振り分けることが可能と
なる。即ち、上側アームにはオン電圧の低い低オン損失
ＩＧＢＴを用い、下側アームにはスイッチングスピード
の速い低スイッチング損失ＩＧＢＴを用いることにより
一種類のＩＧＢＴで上下夫々のアームの電力損失を減ら
すことができる。従って、効率のよいスイッチング特性
が得られ、更に、一種のＩＧＢＴで上下アームを構成で
きることから費用の低減も可能となる。
コントロールが可能なＩＧＢＴを用いたので、夫々のア
ームに適した特性のＩＧＢＴを振り分けることが可能と
なる。即ち、上側アームにはオン電圧の低い低オン損失
ＩＧＢＴを用い、下側アームにはスイッチングスピード
の速い低スイッチング損失ＩＧＢＴを用いることにより
一種類のＩＧＢＴで上下夫々のアームの電力損失を減ら
すことができる。従って、効率のよいスイッチング特性
が得られ、更に、一種のＩＧＢＴで上下アームを構成で
きることから費用の低減も可能となる。
【図１】本発明に係るインバータ回路の要部回路図であ
る。
る。
【図２】ライフタイムコントロール説明用のオン損失対
オフ時間特性図である。
オフ時間特性図である。
【図３】インバータ回路のコミュテーション側のスイッ
チング波形図である。
チング波形図である。
【図４】インバータ回路のＰＷＭ側のスイッチング波形
図である。
図である。
１・・・インバータ回路、２・・・直流電源、３・・・ＤＣブラ
シレスモータ、Ｑ１〜Ｑ６・・・ＩＧＢＴ、Ｄ１〜Ｄ６・・・
環流用ダイオード。
シレスモータ、Ｑ１〜Ｑ６・・・ＩＧＢＴ、Ｄ１〜Ｄ６・・・
環流用ダイオード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安楽 文雄 埼玉県和光市中央１丁目４番１号 株式会 社本田技術研究所内
Claims (1)
- 【請求項１】 スイッチング素子を直列に接続して成る
上下アームを直流電源に対し複数個並列に接続し、前記
スイッチング素子の直列接続点から前記スイッチング素
子の導通期間に応じた交流電力を出力するインバータ回
路において、前記上下アームを構成するスイッチング素
子を前記交流電力の基本周波信号等の長周期信号でスイ
ッチングする低オン損失ＩＧＢＴとパルス幅変調用搬送
波信号等の短周期信号でスイッチングする低スイッチン
グ損失ＩＧＢＴとにより構成したことを特徴とするイン
バータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4259072A JPH0686569A (ja) | 1992-09-02 | 1992-09-02 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4259072A JPH0686569A (ja) | 1992-09-02 | 1992-09-02 | インバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0686569A true JPH0686569A (ja) | 1994-03-25 |
Family
ID=17328937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4259072A Withdrawn JPH0686569A (ja) | 1992-09-02 | 1992-09-02 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0686569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010252450A (ja) * | 2009-04-13 | 2010-11-04 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| WO2023139720A1 (ja) * | 2022-01-20 | 2023-07-27 | 三菱電機株式会社 | 半導体装置 |
-
1992
- 1992-09-02 JP JP4259072A patent/JPH0686569A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010252450A (ja) * | 2009-04-13 | 2010-11-04 | Fuji Electric Systems Co Ltd | 電力変換装置 |
| WO2023139720A1 (ja) * | 2022-01-20 | 2023-07-27 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069809A (en) | Resonant inverter apparatus | |
| JP2001352748A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP3447949B2 (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP3430878B2 (ja) | Ｍｏｓゲート形素子の駆動回路 | |
| JPH0393457A (ja) | 電圧駆動形素子の駆動回路 | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPH0686569A (ja) | インバータ回路 | |
| JPH10337046A (ja) | 電力変換装置 | |
| JPH0241666A (ja) | トランジスタインバータ装置 | |
| JPH07322600A (ja) | 半導体スイッチング回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| US4880995A (en) | Electrically isolated MOSFET drive circuit | |
| JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPH09107673A (ja) | 電力変換装置の駆動回路 | |
| JPH04278714A (ja) | Ｉｇｂｔ駆動回路 | |
| JP2001145369A (ja) | インバータ | |
| CN111030662B (zh) | 一种igbt栅极驱动电路 | |
| JPS625539B2 (ja) | ||
| Abbate et al. | Experimental optimisation of high power IGBT modules performances working at the edges of their safe operating area | |
| JP2003061335A (ja) | ゲートノイズ抑制回路 | |
| SU1262719A1 (ru) | Согласующее устройство | |
| JPS59167119A (ja) | 低損失高速トランジスタ | |
| KR100270767B1 (ko) | 액츄에이터 구동 드라이버 | |
| JPH0295175A (ja) | 半導体スイッチ素子の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |