JPH0685057A - Dicing of semiconductor chip - Google Patents
Dicing of semiconductor chipInfo
- Publication number
- JPH0685057A JPH0685057A JP25895692A JP25895692A JPH0685057A JP H0685057 A JPH0685057 A JP H0685057A JP 25895692 A JP25895692 A JP 25895692A JP 25895692 A JP25895692 A JP 25895692A JP H0685057 A JPH0685057 A JP H0685057A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- resin film
- chipping
- light emitting
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Dicing (AREA)
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、多数の半導体素子が所
定のパターンで作り込まれたウエハから個々のチップを
切り出すダイシング方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dicing method for cutting individual chips from a wafer in which a large number of semiconductor elements are formed in a predetermined pattern.
【０００２】[0002]
【従来の技術】電子写真式のプロッターは、一定のピッ
チで複数の発光素子を基板上に形成した発光ダイオード
アレイを光源として使用している。この発光ダイオード
アレイは、一つのチップ基板に通常６４〜２５６個の発
光ダイオードを集積している。従来の発光ダイオードア
レイチップは、たとえば図１に示すように、基板１１ａ
表面にｎ型ＧａＡｓＰのエピタキシャル層１１ｂを成長
させたエピタキシャルウエハ１０を使用する。エピタキ
シャル層１１ｂの上に、絶縁膜１２を選択拡散マスクと
して使用し熱拡散法によってｐ型半導体領域１３を形成
して発光部としている。個々のｐ型半導体領域１３に電
極部１４が設けられた後、エピタキシャルウエハ１０が
ダイシングによって各チップに切断される。2. Description of the Related Art An electrophotographic plotter uses, as a light source, a light emitting diode array having a plurality of light emitting elements formed on a substrate at a constant pitch. In this light emitting diode array, normally 64 to 256 light emitting diodes are integrated on one chip substrate. A conventional light emitting diode array chip has a substrate 11a as shown in FIG.
An epitaxial wafer 10 having an n-type GaAsP epitaxial layer 11b grown on its surface is used. A p-type semiconductor region 13 is formed on the epitaxial layer 11b by a thermal diffusion method using the insulating film 12 as a selective diffusion mask to form a light emitting portion. After the electrode portion 14 is provided in each p-type semiconductor region 13, the epitaxial wafer 10 is cut into chips by dicing.
【０００３】ダイシング前のエピタキシャルウエハ１０
は、図２に示すように、複数のチップ領域１５1 〜１５
n がダイシング領域１６で仕切られている。隣接するチ
ップ領域１５1 及び１５2 は、図３に断面図で示すよう
にダイシング領域１６で区分されている。また、エピタ
キシャルウエハ１０がチップごとに切り出されたとき、
分離したチップがばらばらにならないように保護粘着テ
ープ１７をエピタキシャルウエハ１０の裏面に貼り付け
ている。Epitaxial wafer 10 before dicing
Is a plurality of chip areas 15 1 to 15 as shown in FIG.
n is partitioned by the dicing area 16. Adjacent chip regions 15 1 and 15 2 are divided by a dicing region 16 as shown in the sectional view of FIG. When the epitaxial wafer 10 is cut into chips,
A protective adhesive tape 17 is attached to the back surface of the epitaxial wafer 10 so that the separated chips are not separated.
【０００４】ダイシングされるエピタキシャルウエハ１
０は、ダイサーのワークテーブルに保護粘着テープ１７
側を対向させて載置される。そして、図４に示すよう
に、ダイシングブレード２０とダイシング領域１６との
接触部に洗浄水２１を送り込みながら、エピタキシャル
ウエハ１０をダイシングブレード２０で個々のチップに
分離する。洗浄水２１によって、ダイシング時に発生し
た切り粉が除去されると共に、エピタキシャルウエハ１
０の冷却が図られる。洗浄水２１は、ダイシングブレー
ド２０の切削抵抗を軽減させ、目詰りを防止することに
も有効に働く。Epitaxial wafer 1 to be diced
0 is protective adhesive tape 17 on the work table of the dicer
It is placed with the sides facing each other. Then, as shown in FIG. 4, the epitaxial wafer 10 is separated into individual chips by the dicing blade 20 while feeding the cleaning water 21 to the contact portion between the dicing blade 20 and the dicing region 16. The cleaning water 21 removes chips generated during dicing, and the epitaxial wafer 1
0 cooling is achieved. The cleaning water 21 effectively reduces the cutting resistance of the dicing blade 20 and also prevents clogging.
【０００５】[0005]
【発明が解決しようとする課題】発光ダイオードアレイ
チップには、図５に示すように、片側に電極部１４を配
列させたものがある。このような発光ダイオードアレイ
チップにおいて、チップの幅を従来のアレイチップ以下
に抑えようとすると、発光部（ｐ型半導体領域１３）が
ダイシングライン２２に接近する。また、特にチップ端
部方向の最端発光部近傍では、図６に示すようにチップ
の高密度集積化に伴ってダイシングライン２２から最端
の発光部（ｐ型半導体領域１３）及び電極部１４までの
距離が極めて短くなる。たとえば、印画品質を向上させ
るため、４００ドット／インチ以上の高解像度をもった
発光ダイオードが要求されているが、この高密度集積し
た発光ダイオードアレイにあっては、ダイシングライン
２２から最端の発光部（ｐ型半導体領域１３）及び電極
部１４までの距離が１０μｍ程度まで短くなる。Some light emitting diode array chips have electrode portions 14 arranged on one side, as shown in FIG. In such a light emitting diode array chip, if the width of the chip is to be suppressed to be smaller than that of the conventional array chip, the light emitting portion (p-type semiconductor region 13) approaches the dicing line 22. Further, in particular, in the vicinity of the endmost light emitting part in the chip end direction, as shown in FIG. 6, as the chip is highly integrated, the dicing line 22 to the endmost light emitting part (p-type semiconductor region 13) and electrode part 14 are formed. The distance to is extremely short. For example, in order to improve the printing quality, a light emitting diode having a high resolution of 400 dots / inch or more is required. In this light emitting diode array with high density integration, the light emitting diode at the end of the dicing line 22 is emitted. The distance to the portion (p-type semiconductor region 13) and the electrode portion 14 is shortened to about 10 μm.
【０００６】ところで、発光素子が形成されたエピタキ
シャルウエハ１０から個々のチップを切り出すとき、ダ
イシングライン２２に沿ってエピタキシャルウエハ１０
が部分的に欠けるチッピング２３が生じ易い。また、そ
の結果発生したチッピング片により、近傍の発光素子が
損傷することもある。チッピング２３を抑制する手段と
して、ダイシング領域１６に樹脂等を塗布することが一
部で試みられている。しかし、樹脂の塗布によってダイ
シングブレード２０の目詰りが誘発され、却ってチッピ
ングが助長されることから、現実的な解決策になってい
ない。By the way, when individual chips are cut out from the epitaxial wafer 10 on which the light emitting elements are formed, the epitaxial wafer 10 is cut along the dicing line 22.
The chipping 23 that is partially chipped is likely to occur. Further, the resulting chipping piece may damage the light emitting element in the vicinity. As a means for suppressing the chipping 23, applying a resin or the like to the dicing area 16 has been partially attempted. However, application of the resin induces clogging of the dicing blade 20 and rather promotes chipping, which is not a practical solution.
【０００７】ダイシングライン２２から最端の発光部
（ｐ型半導体領域１３）及び電極部１４までの距離が短
くなるほど、チッピング２３の影響が大きくなる。特に
最端発光素子がチッピング２３による影響を受け易く、
発光出力の低下，電極部１４の損傷，切り出されたチッ
プに対する信頼性の低下等をもたらす。このようなこと
から、高密度集積した発光ダイオードを製造する上で、
ダイシングが歩留り向上のネックとなっている。ダイシ
ング時の欠陥発生は、発光ダイオードアレイチップの切
り出しに限ったものではなく、複数の半導体素子が特に
高密度で作り込まれたウエハから個々のチップを切り出
す際にも同様に生じるものである。本発明は、このよう
な問題を解消すべく案出されたものであり、ダイシング
ラインに沿って保護膜を設けることにより、チッピング
の発生，チッピング片による素子の損傷等を抑制しなが
ら、高い歩留りで半導体チップを切り出すことを目的と
する。The shorter the distance from the dicing line 22 to the light emitting portion (p-type semiconductor region 13) at the end and the electrode portion 14, the greater the influence of the chipping 23. Especially, the tipmost light emitting element is easily affected by the chipping 23,
This causes a decrease in light emission output, damage to the electrode portion 14, a decrease in reliability of the cut chip, and the like. Therefore, in manufacturing a high-density integrated light emitting diode,
Dicing is a bottleneck in improving yield. The occurrence of defects during dicing is not limited to the cutting out of the light emitting diode array chip, but occurs similarly when cutting out individual chips from a wafer in which a plurality of semiconductor elements are formed with a particularly high density. The present invention has been devised to solve such a problem, and by providing a protective film along the dicing line, high yield can be achieved while suppressing occurrence of chipping, damage to the element due to chipping pieces, and the like. The purpose is to cut out a semiconductor chip.
【０００８】[0008]
【課題を解決するための手段】本発明のダイシング方法
は、その目的を達成するため、ダイシングラインと平行
に複数の素子が配列されたチップパターンをもつウエハ
をダイシングによって個々のチップに切り出す際、ダイ
シングに先立って紫外線硬化性樹脂膜をダイシングライ
ンに沿って形成し、前記ウエハをダイシングライン上を
ダイシングすることを特徴とする。以下、発光ダイオー
ドアレイチップのダイシングを例によって説明する。し
かし、本発明はこれに拘束されるものではなく、他の半
導体素子が特に高密度で作り込まれたウエハから個々の
チップを切り出す際にも同様に適用することができる。In order to achieve the object, the dicing method of the present invention, when cutting a wafer having a chip pattern in which a plurality of elements are arranged in parallel with a dicing line into individual chips by dicing, An ultraviolet curable resin film is formed along a dicing line prior to dicing, and the wafer is diced along the dicing line. Hereinafter, dicing of the light emitting diode array chip will be described as an example. However, the present invention is not limited to this, and can be similarly applied to the case of cutting out individual chips from a wafer in which other semiconductor elements are particularly densely formed.
【０００９】[0009]
【作 用】発光ダイオードアレイチップの切出しは、図
４に示すように、高速回転しているダイシングブレード
２０にエピタキシャルウエハ１０を接触させ、所定寸法
のチップに分離することにより通常行われている。ダイ
シングされるエピタキシャルウエハ１０は、ＧａＡｓ系
等の脆い材料であることから、ダイシングストリート２
４に沿ってチッピング２３を発生し易い。本発明におい
ては、ダイシングライン２２（図５参照）に沿って紫外
線硬化性樹脂膜３０（図７参照）を設けることにより、
チッピング２３の発生を防止している。紫外線硬化性樹
脂膜３０は、ダイシングブレード２０が当るエピタキシ
ャルウエハ１０の接触部及びその近傍の機械的衝撃を緩
和させ、チッピング２３の原因であるクラック発生を抑
制する。また、エピタキシャルウエハ１０にクラックが
発生した場合であっても、紫外線硬化性樹脂膜３０によ
る補強作用でクラックの伝播が抑えられる。[Operation] As shown in FIG. 4, the cutting of the light emitting diode array chip is usually performed by bringing the epitaxial wafer 10 into contact with the dicing blade 20 which is rotating at a high speed and separating it into chips of a predetermined size. Since the epitaxial wafer 10 to be diced is a brittle material such as GaAs, the dicing street 2
The chipping 23 is likely to occur along the line 4. In the present invention, by providing the ultraviolet curable resin film 30 (see FIG. 7) along the dicing line 22 (see FIG. 5),
The occurrence of chipping 23 is prevented. The ultraviolet curable resin film 30 alleviates the mechanical impact of the contact portion of the epitaxial wafer 10 with which the dicing blade 20 hits and the vicinity thereof, and suppresses the occurrence of cracks that cause the chipping 23. Further, even if a crack occurs in the epitaxial wafer 10, the propagation of the crack can be suppressed by the reinforcing action of the ultraviolet curable resin film 30.
【００１０】その結果、エピタキシャルウエハ１０の一
部が欠け落ちるチッピング２３及びチッピング片による
発光素子の損傷が防止される。更に、図７に示すように
ダイシングライン近傍の絶縁膜１２，電極部１４等の主
要部を紫外線硬化性樹脂膜３０で覆うことにより、チッ
ピング片の衝突に起因する主要部の損傷が確実に防止さ
れる。したがって、切り出された発光ダイオードアレイ
チップに外観不良，特性不良等の欠陥発生が少なくな
り、高い歩留りで高品質の発光ダイオードアレイチップ
が製造される。紫外線硬化性樹脂膜３０は、たとえば通
常の半導体製造工程で採用されているフォトリソグラフ
ィーによって、発光素子が作り込まれたエピタキシャル
ウエハ１０の表面にパターン形成することができる。紫
外線硬化性樹脂膜３０で被覆される領域は、ダイシング
ストリート２４の外部である限り、プロセスの都合に応
じて任意に指定される。As a result, damage to the light emitting element due to the chipping 23 and the chipping piece from which a part of the epitaxial wafer 10 falls off is prevented. Further, as shown in FIG. 7, by covering the main part such as the insulating film 12 and the electrode part 14 in the vicinity of the dicing line with the ultraviolet curable resin film 30, the damage of the main part due to the collision of the chipping pieces is surely prevented. To be done. Therefore, the cut-out light emitting diode array chips are less likely to cause defects such as appearance defects and characteristic defects, and high quality light emitting diode array chips can be manufactured with high yield. The ultraviolet curable resin film 30 can be patterned on the surface of the epitaxial wafer 10 in which the light emitting element is formed by, for example, photolithography adopted in a normal semiconductor manufacturing process. The area covered with the ultraviolet curable resin film 30 is arbitrarily designated according to the convenience of the process as long as it is outside the dicing street 24.
【００１１】[0011]
【実施例】エピタキシャル層１１ｂを基板１１ａに成長
させたエピタキシャルウエハ１０に、プラズマＣＶＤで
絶縁膜１２としてＳｉＮ膜を形成した後、常法に従って
ｐ型半導体領域１３及び電極部１４からなる複数の発光
素子を形成した。このとき、解像度４００ドット／イン
チの発光ダイオードアレイチップを得るため、一つのｐ
型半導体領域１３を１辺約３０μｍのほぼ正方形とし、
隣接するｐ型半導体領域１３間のピッチを６３．５μｍ
に設定した。EXAMPLE A SiN film is formed as an insulating film 12 by plasma CVD on an epitaxial wafer 10 on which an epitaxial layer 11b is grown on a substrate 11a, and then a plurality of light-emissions composed of a p-type semiconductor region 13 and an electrode portion 14 are formed by an ordinary method. The device was formed. At this time, in order to obtain a light emitting diode array chip with a resolution of 400 dots / inch, one p
The type semiconductor region 13 is formed into a substantially square shape with one side of about 30 μm,
The pitch between adjacent p-type semiconductor regions 13 is 63.5 μm
Set to.
【００１２】隣接する発光素子の間に、幅６０μｍのダ
イシングライン２２を設定し、ダイシングライン２２の
両側に幅１００μｍ及び厚み２０μｍの紫外線硬化性樹
脂膜３０をフォトリソグラフィーで形成した。そして、
ダイシングによってエピタキシャルウエハ１０を個々の
チップに切り出した。切り出された発光ダイオードアレ
イチップを観察し、チッピング発生状況及びチッピング
片によるチップ損傷状況を調査した。表１は、エピタキ
シャルウエハ１０から切り出された１００個のチップに
ついて調査し、特性不良，外観不良等が発生したチップ
の個数を示す。なお、表１においては、紫外線硬化性樹
脂膜３０を設けない他は同じ条件下でチップを切り出し
たときの調査結果を比較例として示す。A dicing line 22 having a width of 60 μm was set between adjacent light emitting elements, and an ultraviolet curable resin film 30 having a width of 100 μm and a thickness of 20 μm was formed on both sides of the dicing line 22 by photolithography. And
The epitaxial wafer 10 was cut into individual chips by dicing. The cut-out light emitting diode array chip was observed and the chipping occurrence state and the chip damage state due to the chipping piece were investigated. Table 1 shows 100 chips cut out from the epitaxial wafer 10 and shows the number of chips in which characteristic defects, appearance defects and the like have occurred. In addition, in Table 1, the examination results when the chip is cut out under the same conditions except that the ultraviolet curable resin film 30 is not provided are shown as a comparative example.
【表１】 [Table 1]
【００１３】表１から明らかなように、何れの例におい
ても、本発明に従って紫外線硬化性樹脂膜３０を形成し
た後でダイシングを行ったとき、不良品発生率が７％以
下となっており、極めて高い歩留りで発光ダイオードア
レイチップが製造されていることが判る。これに対し、
紫外線硬化性樹脂膜３０を形成せずにダイシングしたも
のでは、平均で３０％以上の不良品が発生していた。As is clear from Table 1, in any of the examples, when dicing was performed after forming the ultraviolet curable resin film 30 according to the present invention, the defective product occurrence rate was 7% or less, It can be seen that the light emitting diode array chips are manufactured with an extremely high yield. In contrast,
In the case of dicing without forming the ultraviolet curable resin film 30, defective products of 30% or more occurred on average.
【００１４】[0014]
【発明の効果】以上に説明したように、本発明において
は、ダイシング領域上のダイシングストリートに沿って
紫外線硬化性樹脂膜をパターン形成している。紫外線硬
化性樹脂膜は、ダイシングブレードとの接触によってウ
エハが受ける機械的衝撃を緩和し、チッピングの原因で
あるクラックの発生を抑制する。また、仮にクラックが
発生した場合でも、その伝播が紫外線硬化性樹脂膜によ
って抑えられる。しかも、チップ主要部を紫外線硬化性
樹脂膜で保護しておくとき、チッピング片等の衝突があ
った場合にも損傷が回避される。このようにして、本発
明によるとき、高品質の半導体チップが高い歩留りで製
造される。As described above, in the present invention, the ultraviolet curable resin film is patterned along the dicing streets on the dicing area. The ultraviolet curable resin film alleviates the mechanical shock that the wafer receives by contact with the dicing blade and suppresses the occurrence of cracks that cause chipping. Further, even if a crack occurs, its propagation is suppressed by the ultraviolet curable resin film. Moreover, when the main part of the chip is protected by the UV-curable resin film, damage is avoided even if a chipping piece or the like collides. Thus, according to the present invention, high quality semiconductor chips are manufactured with high yield.
【図１】 発光ダイオードアレイの平面図（ａ）及び断
面図（ｂ）FIG. 1 is a plan view (a) and a sectional view (b) of a light emitting diode array.
【図２】 ダイシングされるエピタキシャルウエハの平
面図FIG. 2 is a plan view of an epitaxial wafer to be diced.
【図３】 ダイシングされるエピタキシャルウエハの拡
大断面図FIG. 3 is an enlarged sectional view of an epitaxial wafer to be diced.
【図４】 従来のダイシングによってチッピングが生じ
た状態FIG. 4 shows a state where chipping is generated by conventional dicing.
【図５】 発光部の片側に電極部を配列したチップのダ
イシングFIG. 5: Dicing of a chip in which an electrode part is arranged on one side of a light emitting part
【図６】 発光部の両側に電極部を配列したチップのダ
イシングFIG. 6 Dicing of a chip in which electrode parts are arranged on both sides of a light emitting part
【図７】 本発明に従ったダイシングFIG. 7: Dicing according to the present invention
１０ エピタキシャルウエハ １３ ｐ型半導体領域
（発光部） １４ 電極部 ２０ ダイシングブレ
ード ２２ ダイシングライン ２４ ダイシングスト
リート ３０ 紫外線硬化性樹脂膜10 epitaxial wafer 13 p-type semiconductor region (light emitting part) 14 electrode part 20 dicing blade 22 dicing line 24 dicing street 30 ultraviolet curable resin film
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４３Ｌ 13/00 Ｊ 8705−2Ｃ Ｈ０１Ｌ 33/00 Ａ 7514−4Ｍ Continuation of front page (51) Int.Cl. 5 Identification number Office reference number FI technical display location B43L 13/00 J 8705-2C H01L 33/00 A 7514-4M
Claims (1)
配列されたチップパターンをもつウエハをダイシングに
よって個々のチップに切り出す際、ダイシングに先立っ
て紫外線硬化性樹脂膜をダイシングラインに沿って形成
し、前記ウエハをダイシングライン上をダイシングする
ことを特徴とする半導体チップのダイシング方法。1. When a wafer having a chip pattern in which a plurality of elements are arranged in parallel with a dicing line is cut into individual chips by dicing, an ultraviolet curable resin film is formed along the dicing line prior to dicing, A method of dicing a semiconductor chip, comprising dicing the wafer on a dicing line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25895692A JPH0685057A (en) | 1992-09-02 | 1992-09-02 | Dicing of semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25895692A JPH0685057A (en) | 1992-09-02 | 1992-09-02 | Dicing of semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685057A true JPH0685057A (en) | 1994-03-25 |
Family
ID=17327364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25895692A Withdrawn JPH0685057A (en) | 1992-09-02 | 1992-09-02 | Dicing of semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685057A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871226A2 (en) * | 1997-04-11 | 1998-10-14 | Oki Electric Industry Co., Ltd. | Method of manufacturing light-receiving/emitting diode array chip |
| KR100342179B1 (en) * | 2000-07-18 | 2002-07-02 | 윤성석 | A handler for cutting a semiconductor chip's package |
| US6680241B2 (en) * | 2000-07-25 | 2004-01-20 | Fujitsu Limited | Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices |
| JP2006303166A (en) * | 2005-04-20 | 2006-11-02 | Seiko Epson Corp | Thin film element, manufacturing method therefor, and electronic equipment |
| JP2006310657A (en) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | Nitride semiconductor element and method for manufacturing the same |
-
1992
- 1992-09-02 JP JP25895692A patent/JPH0685057A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871226A2 (en) * | 1997-04-11 | 1998-10-14 | Oki Electric Industry Co., Ltd. | Method of manufacturing light-receiving/emitting diode array chip |
| EP0871226A3 (en) * | 1997-04-11 | 1999-05-19 | Oki Electric Industry Co., Ltd. | Method of manufacturing light-receiving/emitting diode array chip |
| US5972729A (en) * | 1997-04-11 | 1999-10-26 | Oki Electric Industry Co., Ltd. | Method of manufacturing light-receiving/emitting diode array chip |
| KR100342179B1 (en) * | 2000-07-18 | 2002-07-02 | 윤성석 | A handler for cutting a semiconductor chip's package |
| US6680241B2 (en) * | 2000-07-25 | 2004-01-20 | Fujitsu Limited | Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices |
| JP2006303166A (en) * | 2005-04-20 | 2006-11-02 | Seiko Epson Corp | Thin film element, manufacturing method therefor, and electronic equipment |
| JP2006310657A (en) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | Nitride semiconductor element and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI257711B (en) | Method for dicing semiconductor wafer into chips | |
| US7741701B2 (en) | Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment | |
| US7745240B2 (en) | Manufacturing method of light-emitting element with surface layer removal | |
| JP3904585B2 (en) | Manufacturing method of semiconductor device | |
| US7494900B2 (en) | Back side wafer dicing | |
| KR20040000355A (en) | Semiconductor element and method for producing the same | |
| JP2006510232A (en) | Trench cut type light emitting diode and method of manufacturing the same | |
| KR20130081949A (en) | Method for dicing wafer and method for manufacturing light emitting device chips using the same | |
| JPH0611071B2 (en) | Method for dividing compound semiconductor substrate | |
| JPH0685057A (en) | Dicing of semiconductor chip | |
| JP2016134427A (en) | Semiconductor wafer and manufacturing method of the same | |
| JP2910811B2 (en) | Gallium nitride based compound semiconductor wafer cutting method | |
| JP2007109822A (en) | Method of manufacturing semiconductor element and semiconductor element obtained thereby | |
| JPH04297056A (en) | Manufacture of semiconductor device | |
| JPH11274559A (en) | Gallium nitride semiconductor wafer and manufacture thereof | |
| JP2006203251A (en) | Production method for semiconductor device | |
| JPH0685055A (en) | Manufacture of semiconductor element | |
| JPH097975A (en) | Semiconductor device and its manufacture | |
| JPH05275737A (en) | Light-emitting diode array chip | |
| US6281031B1 (en) | Method of severing a semiconductor wafer | |
| JP3856639B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JPH08279479A (en) | Dicing method for light emitting diode array | |
| JPH0685319A (en) | Manufacture of light emitting diode array chip | |
| JP2003234312A (en) | Method for manufacturing semiconductor device | |
| JPH11214335A (en) | Manufacture of semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |