JPH0684360A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0684360A JPH0684360A JP4233927A JP23392792A JPH0684360A JP H0684360 A JPH0684360 A JP H0684360A JP 4233927 A JP4233927 A JP 4233927A JP 23392792 A JP23392792 A JP 23392792A JP H0684360 A JPH0684360 A JP H0684360A
- Authority
- JP
- Japan
- Prior art keywords
- node
- input
- output
- power supply
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
出し速度の向上を図る。 【構成】 “0”の読出し時において、放電電流の分流
用の容量25の一方の電極側のノードN21を、NMO
S23によって予め接地電位Vssに設定する。そし
て、“0”の読出し動作に同期してNMOS24をオン
状態にし、ノードN21を出力端子6に接続する。する
と、NMOS4を介した放電電流分が減少し、ノードN
1の電位上昇が軽減されて該NMOS4のgmがあまり
低減されず、速やかな“0”の読出しが可能となる。
Description
るダイナミックランダムアクセスメモリ(以下、DRA
Mという)のような半導体記憶装置等に設けられる出力
回路に関するものである。
力回路の一構成例を示す回路図である。
出された相補的な第1,第2の入力信号S1,S2をそ
れぞれ入力する一対の入力端子1,2を有し、その入力
端子1,2が第1,第2の出力トランジスタ(例えば、
N型エンハンスメント型MOSFET、以下NMOSと
いう)3,4のゲートにそれぞれ接続されている。第1
のNMOS3は、ドレインが外部の電源電位Vccに、
ソースが第2のNMOS4のドレイン及び出力端子6
に、それぞれ接続されている。第2のNMOS4のソー
スは、ノードN1に接続され、そのノードN1が寄生抵
抗5を介して接地電位Vssに接続されている。出力端
子6には、外部の負荷回路10が接続されている。この
外部の負荷回路10は、例えば100pFの負荷容量1
1を有している。図3は、図2に示す出力回路のタイム
チャートであり、この図を参照しつつ、図2の動作を説
明する。リセット時は、入力端子1,2に入力される第
1,第2の入力信号S1,S2がVssレベルであり、
NMOS3,4がオフ状態となる。そのため、出力端子
6がハイインピーダンス状態(以下、HZ状態という)
となり、例えば1.5Vに設定されている。“0”読出
し時は、入力端子1に入力される第1の入力信号S1が
Vssレベルを保持し、入力端子2に入力される第2の
入力信号S2がVccレベルへ遷移する。そのため、N
MOS3がオフ状態を保持し、NMOS4がオン状態と
なり、出力端子6がノードN1及び寄生抵抗5を介して
Vssレベルへ遷移し、“0”が読出される。
入力される第1の入力信号S1がVccレベルへ遷移
し、入力端子2に入力される第2の入力信号S2がVs
sレベルを保持する。そのため、NMOS3がオン状態
となり、NMOS4がオフ状態を保持するため、出力端
子6が(Vcc−Vth)レベル(但し、Vth;NM
OSの閾値電圧)へ遷移し、“1”が読出される。
成の出力回路では、次のような課題があった。図2の出
力回路において、“0”読出し時には、NMOS4及び
寄生抵抗5を介して出力端子6をVssレベルへ遷移さ
せるために、100pFの負荷容量11の電荷量150
pQ(100pF×1.5V)を放電する必要があり、
この放電の際に、NMOS4を介した放電電流により、
寄生抵抗5に接続されたノードN1がVssレベルから
上昇する。そのため、NMOS4のドレイン・ソース間
の電位差が小さくなり、該NMOS4のゲイン(以下、
gmという)が減少し、“0”読出し速度が遅くなる。
通常、DRAMでは、出力端子6の電位が0.4Vに達
した時点で“0”読出しが外部に認識されるので、その
“0”読出し時の応答が遅くなる。特に、DRAMのよ
うに複数ビットの出力端子6を有する場合、放電電流が
さらに増加するため、“0”読出し速度がさらに遅くな
るという問題があり、それを比較的簡単な回路で解決す
ることが困難であった。本発明は、前記従来技術が持っ
ていた課題として、“0”読出し速度が遅いという点に
ついて解決した、DRAM等に設けられる出力回路を提
供するものである。
題を解決するために、出力端子と第1の電源電位間に直
列接続され、第1の入力信号によってオン,オフ動作す
る第1の出力トランジスタと、前記出力端子と第2の電
源電位間に直列接続され、前記第1の入力信号に対して
相補的な第2の入力信号によってオン,オフ動作する第
2の出力トランジスタとを、備えたDRAM等の出力回
路において、次のような手段を設けている。即ち、ノー
ドと前記第1の電源電位間に接続された容量と、前記ノ
ードを予め前記第2の電源電位に設定する第1のスイッ
チ手段と、前記第2の入力信号に同期した制御信号によ
りオン状態となって前記出力端子と前記ノードを接続す
る第2のスイッチ手段とを、設けている。
及び第2の出力トランジスタを備えた出力回路におい
て、第1と第2のノード間に接続された容量と、前記第
1のノードを予め前記第2の電源電位に設定する第1の
スイッチ手段と、インバータと、前記第2の入力信号ま
たは制御信号によりオン状態となって前記出力端子と前
記第1のノードを接続する第2のスイッチ手段とを、備
えている。ここで、インバータは、前記第2の入力信号
を反転してまたは該第2の入力信号よりもタイミングの
遅れた制御信号を反転して、前記第2のノードを予め前
記第1の電源電位に設定し、かつ前記第2の入力信号に
同期して前記第2のノードを前記第2の電源電位へ遷移
させる機能を有している。
及び第2の出力トランジスタを備えた出力回路におい
て、第1と第2のノード間に接続された容量と、前記第
1のノードを予め前記第2の電源電位に設定する第1の
スイッチ手段と、インバータと、前記第2の入力信号に
よりオン状態となって前記出力端子と前記第1のノード
を接続する第2のスイッチ手段とを、備えている。ここ
で、インバータは、前記第2の入力信号あるいはそれよ
りもタイミングの遅れた制御信号を反転して、前記第2
のノードを予め前記第1の電源電位に設定し、かつ前記
第2の入力信号に同期して前記第2のノードを前記第2
の電源電位へ遷移させる機能を有している。
構成したので、容量と第1,第2のスイッチ手段を有す
る容量性の分流回路が、例えば“0”の読出し動作時に
おいて出力端子を第2の電源電位に放電する際に、第2
の出力トランジスタと並列に接続される。即ち、“0”
の読出し時において、放電電流の分流用の容量の一方の
電極側のノードが、第1のスイッチ手段によって予め第
2の電源電位に設定される。そして、“0”の読出し動
作に同期して第2のスイッチ手段がオン状態となり、ノ
ードが出力端子に接続されて分流回路が活性化される。
これにより、“0”の読出し速度の向上が図れる。
2のスイッチ手段、及びインバータを有する容量性の分
流回路が、例えば“0”の読出し時において出力端子を
第2の電源電位へ放電する際に、第2の出力トランジス
タと並列に接続される。即ち、“0”の読出し時におい
て、放電電流の分流用の容量の一方の電極側の第1のノ
ードが、第1のスイッチ手段によって予め第2の電源電
位に設定されると共に、該容量の他方の電極側の第2の
ノードが、インバータの出力によって予め第1の電源電
位に設定される。そして、“0”の読出し動作に同期し
て、第2のノードが第1の電源電位から第2の電源電位
へ遷移する際、容量帰還が働き、“0”の読出し速度の
向上が図れる。従って、前記課題を解決できるのであ
る。
路の回路図であり、従来の図2中の要素と共通の要素に
は共通の符号が付されている。この出力回路では、従来
の図2と同様に、図示しないメモリセルアレイから読出
された相補的な第1,第2の入力信号S1,S2を入力
する一対の入力端子1,2を有し、その入力端子1,2
が、第1の出力トランジスタであるNMOS3のゲート
と、第2の出力トランジスタであるNMOS4のゲート
とに、それぞれ接続されている。NMOS3のドレイン
は第1の電源電位(例えば、外部の電源電位)Vccに
接続され、ソースがNMOS4のドレイン及び出力端子
6に接続されている。NMOS4のソースは、ノードN
1及び寄生抵抗5を介して第2の電源電位(例えば、接
地電位)Vssに接続されている。出力端子6には、例
えば100pFの負荷容量11を有する外部の負荷回路
10が接続されている。
力回路に、分流回路20が接続されている。分流回路2
0は、読出すべきメモリセルのデータ“0”,“1”に
応じた制御信号S21,S22を入力する入力端子2
1,22を有し、その入力端子21が第1のスイッチ手
段(例えば、NMOS)23のゲートに接続され、さら
に入力端子22が第2のスイッチ手段(例えば、NMO
S)24のゲートに接続されている。NMOS23のソ
ースは接地電位Vssに接続され、ドレインがノードN
21に接続されている。NMOS24のドレインは出力
端子6に接続され、ソースがノードN21に接続されて
いる。ノードN21は、容量25を介して電源電位Vc
cに接続されている。
ートであり、この図を参照しつつ、図1の動作を説明す
る。リセット時は、第1,第2の入力信号S1,S2が
入力される入力端子1,2がVssレベルである。その
ため、NMOS3,4がオフ状態となり、出力端子6が
HZ状態となって例えば1.5Vに設定されている。ま
た、制御信号S21が入力される入力端子21がVcc
レベル、制御信号S22が入力される入力端子22がV
ssレベルである。入力端子21がVccレベルのと
き、NMOS23がオン状態となり、ノードN21がV
ssレベルへ放電される。入力端子22がVssレベル
のとき、NMOS24がオフ状態となり、該分流回路2
0が出力端子6から切り離される。
読出す場合、まず、制御信号S21が入力される入力端
子21がVccレベルからVssレベルへ遷移し、NM
OS23がオフ状態になる。次に、制御信号S22が入
力される入力端子22がVssレベルからVccレベル
へ遷移し、NMOS24がオン状態となる。NMOS2
4がオン状態になると、出力端子6とノードN21が導
通し、負荷容量11の電荷が容量25と電荷再分配さ
れ、該出力端子6の電位が低下していく。出力端子6の
電位が低下していくとき、制御信号S22が入力される
入力端子22がVccレベルからVssレベルへ遷移
し、NMOS24がオフ状態となって出力端子6とノー
ドN21が遮断される。入力端子22がVccレベルか
らVssレベルへ遷移するときに、第2の入力信号S2
が入力される入力端子2がVssレベルからVccレベ
ルへ遷移し、NMOS4がオン状態となり、出力端子6
がノードN1及び寄生抵抗5を介してVssレベルへ遷
移し、該出力端子6から“0”が読出される。これに対
し、“1”読出し時では、第1の入力信号S1が入力さ
れる入力端子1がVccレベルへ遷移し、第2の入力信
号S2が入力される入力端子2がVssレベルを保持
し、さらに制御信号S22が入力される入力端子22が
Vssレベルを保持する。そのため、NMOS3がオン
状態となり、NMOS4,24がオフ状態を保持する結
果、分流回路20が出力端子6から切り離され、該出力
端子6が(Vcc−Vth)レベル(但し、Vth;N
MOSの閾値電圧)へ遷移し、“1”が読出される。
し時において、放電電流の分流用の容量25の一方の電
極側のノードN21をNMOS23で予めVssレベル
に設定し、“0”読出し動作に同期して、NMOS24
をオン状態にして該ノードN21を出力端子6に接続す
るようにしている。そのため、容量25に電荷再分配さ
れた電荷量が該分流回路20に吸収される結果、NMO
S4を介した放電電流分が減少し、ノードN1の電位上
昇が軽減されて該NMOS4のgmがあまり低減され
ず、“0”の読出し速度を向上できる。
路の回路図であり、第1の実施例を示す図1中の要素と
共通の要素には共通の符号が付されている。この出力回
路では、図1の分流回路20に代えて、回路構成の異な
る分流回路30が設けられ、その他の回路構成は図1と
同一である。分流回路30は、読出すべきメモリセルの
データ“0”,“1”に応じた制御信号S31が入力さ
れる入力端子31を有し、その入力端子31が第1のス
イッチ手段(例えば、NMOS)32のゲートに接続さ
れている。NMOS32のドレインは第1のノードN3
1に接続され、ソースが接地電位Vssに接続されてい
る。第1のノードN31には第2のスイッチ手段(例え
ば、NMOS)33のソースが接続され、そのゲートが
入力端子2に、ドレインが出力端子6にそれぞれ接続さ
れている。第1のノードN31は、容量34を介して第
2のノードN32に接続されている。入力端子2には、
信号反転用の相補型MOSトランジスタ(以下、CMO
Sという)構成のインバータ35の入力側が接続され、
その出力側が第2のノードN32に接続されている。
ートであり、この図を参照しつつ、図5の動作を説明す
る。リセット時は、第1,第2の入力信号S1,S2が
それぞれ入力される入力端子1,2がVssレベルであ
る。そのため、NMOS3,4がオフ状態となり、出力
端子6がHZ状態となって例えば1.5Vに設定され
る。また、制御信号S31が入力される入力端子31が
Vccレベルであり、NMOS32がオン状態となって
ノードN31がVssレベルに放電される。入力端子2
がVssレベルのため、NMOS33がオフ状態に設定
されると共に、該入力端子2のVssレベルがインバー
タ35で反転されてノードN32がVccレベルに設定
される。図示しないメモリセルアレイから“0”を読出
す場合、まず、制御信号S31が入力される入力端子3
1がVccレベルからVssレベルへ遷移し、NMOS
32がオフ状態になる。
cレベルへ遷移すると共に、それがインバータ35で反
転されるためにノードN32がVccレベルからVss
レベルへ遷移する。入力端子2がVccレベルへ遷移す
ると、NMOS4,33がオン状態となり、出力端子6
がノードN1及び寄生抵抗5を介して電位低下すると同
時に、オン状態のNMOS33を介して該出力端子6と
ノードN31が導通する。このとき、インバータ35の
出力によってノードN32がVssレベルへ遷移する。
この結果、ノードN31が容量34を介してノードN3
2からの容量帰還を受ける。さらに、この容量帰還は、
オン状態のNMOS33を介して出力端子6の電位を低
下させ、最終的に、該出力端子6がVssレベルへ遷移
し、“0”が読出される。
1の実施例と同様に、入力端子1がVccレベル、入力
端子2がVssレベルになり、NMOS3がオン状態、
NMOS4,33がオフ状態となるため、出力端子6が
(Vcc−Vth)レベルへ遷移し、“1”が読出され
る。本実施例では、“0”の読出し動作時に、放電電流
の分流用の容量34の一方の電極側のノードN31を、
NMOS32によって予めVssレベルに設定すると共
に、該容量34の他方の電極側のノードN32を、イン
バータ35の出力によって予めVccレベルに設定し、
“0”の読出し動作に同期してノードN32を、Vcc
レベルからVssレベルへ遷移するようにしている。こ
の際、容量34を介した容量帰還が該分流回路30から
提供される結果、NMOS4を介した放電電流分が減少
し、ノードN1の電位上昇が軽減されて該NMOS4の
gmがあまり低減されず、第1の実施例よりも“0”の
読出し速度が向上する。
路の回路図であり、第2の実施例を示す図5中の要素と
共通の要素には共通の符号が付されている。この出力回
路では、第2の実施例の分流回路30に代えて、それと
回路構成の異なる分流回路30Aが設けられ、その他の
構成は図5と同一である。分流回路30Aは、分流回路
30と同様に、制御信号S31が入力される入力端子3
1、NMOS32,33、第1,第2のノードN31,
N32、容量34、及びインバータ35で構成されてい
る。図5と異なる点は、インバータ35の入力側に、制
御信号S36を入力する入力端子36が新たに設けられ
ていることである。制御信号S36は、読出すべきメモ
リセルの記憶データ“0”,“1”に基づき生成され
る。
ートであり、この図を参照しつつ、図7の動作を説明す
る。リセット時は、入力端子1,2がVssレベルであ
り、NMOS3,4がオフ状態で、出力端子6がHZ状
態となって例えば1.5Vに設定される。また、制御信
号S31が入力される入力端子31がVccレベル、制
御信号S36が入力される入力端子36がVssレベル
である。入力端子31がVccレベルのため、NMOS
32がオン状態となり、該NMOS32を介してノード
N31がVssレベルへ放電される。入力端子2がVs
sレベルのため、NMOS33がオフ状態となってノー
ドN31が出力端子6から切り離される。さらに、入力
端子36がVssレベルのため、それがインバータ35
で反転され、ノードN32がVccレベルになる。
1が入力される入力端子31がVccレベルからVss
レベルへ遷移し、NMOS32がオフ状態になる。次
に、入力端子2がVssレベルからVccレベルへ遷移
するため、NMOS4がオン状態となり、出力端子6が
ノードN1及び寄生抵抗5を介して電位低下すると共
に、オン状態のNMOS33を介してノードN31が該
出力端子6と導通する。
入力端子36がVssレベルからVccレベルへ遷移す
るため、それがインバータ35で反転されてノードN3
2がVccレベルからVssレベルへ遷移する。この結
果、ノードN31が容量34を介してノードN32から
の容量帰還を受ける。さらに、この容量帰還は、オン状
態のNMOS33を介して出力端子6の電位を低下さ
せ、最終的に、該出力端子6がVssレベルへ遷移し、
“0”が読出される。本実施例では、第2の実施例と比
べ、容量帰還のタイミングが異なる以外は第2の実施例
とほぼ同様の動作を行う。そのため、“0”の読出し動
作時において、容量34を介した容量帰還が該分流回路
30Aから提供されるため、NMOS4を介した放電電
流分が減少し、ノードN1の電位上昇が軽減されて該N
MOS4のgmがあまり低減されず、速やかな“0”の
読出しが可能となる。
路の回路図であり、第3の実施例を示す図7中の要素と
共通の要素には共通の符号が付されている。この出力回
路では、図7の分流回路30Aに代えて、回路構成の異
なる分流回路30Bが設けられ、それ以外は図7と同一
の回路構成である。分流回路30Bは、図7の分流回路
30Aと同様に、制御信号S31,S36が入力される
入力端子31,36、NMOS32,33、第1,第2
のノードN31,N32、容量34、及びインバータ3
5で構成されており、NMOS33のゲートが入力端子
36に接続されている点のみが図7と異なっている。図
10は、図9に示す出力回路のタイムチャートであり、
この図を参照しつつ、図9の動作を説明する。
1,S2が入力される入力端子1,2がVssレベル、
制御信号S31が入力される入力端子31がVccレベ
ル、及び制御信号S36が入力される入力端子36がV
ssレベルである。入力端子1,2がVssレベルのた
め、NMOS3,4がオフ状態となり、出力端子6がH
Z状態となって例えば1.5Vに設定される。入力端子
31がVccレベルのため、NMOS32がオン状態と
なり、該NMOS32を介してノードN31がVssレ
ベルに放電される。また、入力端子36がVssレベル
のため、NMOS33がオフ状態になると共に、該入力
端子36のVssレベルがインバータ35で反転されて
ノードN32がVccレベルになる。
31が入力される入力端子31がVccレベルからVs
sレベルへ遷移し、NMOS32がオフ状態となる。次
に、第2の入力信号S2が入力される入力端子2がVs
sレベルからVccレベルへ遷移すると、NMOS4が
オン状態となり、出力端子6がノードN1及び寄生抵抗
5を介して電位が低下していく。出力端子6の電位が低
下していき、制御信号S36が入力される入力端子36
がVssレベルからVccレベルへ遷移すると、NMO
S33がオン状態となり、該NMOS33を介してノー
ドN31が出力端子6と導通すると共に、インバータ3
5の出力によってノードN32がVccレベルからVs
sレベルへ遷移する。この結果、ノードN31が容量3
4を介してノードN32からの容量帰還を受ける。さら
に、この容量帰還は、オン状態のNMOS33を介して
出力端子6の電位を低下させ、最終的に、該出力端子6
がVssレベルへ遷移し、“0”の読出しが行われる。
て容量帰還のタイミングが異なるだけで、それ以外は該
第2と第3の実施例とほぼ同様の動作を行う。そのた
め、“0”の読出し時において、容量34を介した容量
帰還が該分流回路30Bから提供されるため、NMOS
4を介した放電電流分が減少し、ノードN1の電位上昇
が軽減されて該NMOS4のgmがあまり低減されず、
速やかな“0”の読出しが可能となる。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 (a) NMOS3,4は、P型MOSFET等の他の
出力トランジスタで構成すると共に、電源の極性を変え
る等してもよい。 (b) 分流回路20,30,30A,30Bにおい
て、NMOS23,24,32,33をP型MOSFE
T等の他のトランジスタで構成すると共に、電源の極性
を変えるようにしても、上記実施例と同様の効果が得ら
れる。 (c) 入力信号S1,S2、及び制御信号S31,S
36を図示以外のタイミング等に変えてもよい。 (d) 上記実施例では、DRAMの出力回路について
説明したが、DRAM以外の半導体記憶装置や、他の半
導体集積回路等にも適用可能である。
第2のスイッチ手段を有する容量性の分流回路を第2の
出力トランジスタと並列に接続し、例えば“0”の読出
し動作時において、放電電流の分流用の容量の一方の電
極側のノードを第1のスイッチ手段によって予め第2の
電源電位に設定し、“0”の読出し動作に同期して第2
のスイッチ手段をオン状態にして該ノードを出力端子と
接続し、該分流回路を活性化するようにしている。その
ため、“0”の読出し速度を向上できる。第2の発明に
よれば、容量、第1,第2のスイッチ手段、及びインバ
ータを有する容量性の分流回路を第2の出力トランジス
タと並列に接続し、例えば“0”の読出し時において、
放電電流の分流用の容量の一方の電極側の第1のノード
を第1のスイッチ手段によって予め第2の電源電位に設
定すると共に、該容量の他の電極側の第2のノードをイ
ンバータの出力によって予め第1の電源電位に設定し、
“0”の読出し動作に同期して第2のノードを第1の電
源電位から第2の電源電位へ遷移するようにしている。
そのため、第2のノードが第1の電源電位から第2の電
源電位へ遷移する際の容量帰還により、“0”の読出し
速度を第1の発明よりもさらに向上できる。第3の発明
によれば、容量、第1,第2のスイッチ手段、及びイン
バータを有する容量性の分流回路を第2の出力トランジ
スタと並列に接続したので、第2の発明と同様に、例え
ば“0”の読出し動作時における容量帰還によって読出
し速度を向上できる。さらに、第1、第2及び第3の発
明では、比較的簡単な回路構成の分流回路を設けたの
で、簡単な制御で、出力回路の読出し速度を向上でき
る。
である。
である。
である。
である。
スタ) 4 NMOS(第2の出力トランジ
スタ) 5 寄生抵抗 6 出力端子 10 外部の負荷回路 11 負荷容量 20,30,30A,30B 分流回路 23,32 NMOS(第1のスイッチ手
段) 24,33 NMOS(第2のスイッチ手
段) 25,34 容量 35 インバータ N1,N21 ノード N31,N32 第1,第2のノード S1,S2 第1,第2の入力信号 S21,S22,S31,S36 制御信号 Vcc 電源電位(第1の電源電位) Vss 接地電位(第2の電源電位)
Claims (3)
- 【請求項1】 出力端子と第1の電源電位間に直列接続
され、第1の入力信号によってオン,オフ動作する第1
の出力トランジスタと、 前記出力端子と第2の電源電位間に直列接続され、前記
第1の入力信号に対して相補的な第2の入力信号によっ
てオン,オフ動作する第2の出力トランジスタとを、備
えた出力回路において、 ノードと前記第1の電源電位間に接続された容量と、 前記ノードを予め前記第2の電源電位に設定する第1の
スイッチ手段と、 前記第2の入力信号に同期した制御信号によりオン状態
となって前記出力端子と前記ノードを接続する第2のス
イッチ手段とを、 設けたことを特徴とする出力回路。 - 【請求項2】 出力端子と第1の電源電位間に直列接続
され、第1の入力信号によってオン,オフ動作する第1
の出力トランジスタと、 前記出力端子と第2の電源電位間に直列接続され、前記
第1の入力信号に対して相補的な第2の入力信号によっ
てオン,オフ動作する第2の出力トランジスタとを、備
えた出力回路において、 第1と第2のノード間に接続された容量と、 前記第1のノードを予め前記第2の電源電位に設定する
第1のスイッチ手段と、 前記第2の入力信号を反転してまたは該第2の入力信号
よりもタイミングの遅れた制御信号を反転して、前記第
2のノードを予め前記第1の電源電位に設定し、かつ前
記第2の入力信号に同期して前記第2のノードを前記第
2の電源電位へ遷移させるインバータと、 前記第2の入力信号または制御信号によりオン状態とな
って前記出力端子と前記第1のノードを接続する第2の
スイッチ手段とを、 設けたことを特徴とする出力回路。 - 【請求項3】 出力端子と第1の電源電位間に直列接続
され、第1の入力信号によってオン,オフ動作する第1
の出力トランジスタと、 前記出力端子と第2の電源電位間に直列接続され、前記
第1の入力信号に対して相補的な第2の入力信号によっ
てオン,オフ動作する第2の出力トランジスタとを、備
えた出力回路において、 第1と第2のノード間に接続された容量と、 前記第1のノードを予め前記第2の電源電位に設定する
第1のスイッチ手段と、 前記第2の入力信号あるいはそれよりもタイミングの遅
れた制御信号を反転して、前記第2のノードを予め前記
第1の電源電位に設定し、かつ前記第2の入力信号に同
期して前記第2のノードを前記第2の電源電位へ遷移さ
せるインバータと、 前記第2の入力信号によりオン状態となって前記出力端
子と前記第1のノードを接続する第2のスイッチ手段と
を、 設けたことを特徴とする出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04233927A JP3083654B2 (ja) | 1992-09-01 | 1992-09-01 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04233927A JP3083654B2 (ja) | 1992-09-01 | 1992-09-01 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0684360A true JPH0684360A (ja) | 1994-03-25 |
JP3083654B2 JP3083654B2 (ja) | 2000-09-04 |
Family
ID=16962790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04233927A Expired - Fee Related JP3083654B2 (ja) | 1992-09-01 | 1992-09-01 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3083654B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11712637B1 (en) | 2018-03-23 | 2023-08-01 | Steven M. Hoffberg | Steerable disk or ball |
-
1992
- 1992-09-01 JP JP04233927A patent/JP3083654B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3083654B2 (ja) | 2000-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0254212B1 (en) | Mos semiconductor circuit | |
EP0901127B1 (en) | Temperature independent oscillator | |
JP3032694B2 (ja) | メモリ素子の出力バッファ回路 | |
US4716313A (en) | Pulse drive circuit | |
US5223753A (en) | Slew rate speed-up circuit | |
US4239993A (en) | High performance dynamic sense amplifier with active loads | |
US20010045859A1 (en) | Signal potential conversion circuit | |
US4396845A (en) | Address buffer circuit | |
JPH03135218A (ja) | Cmos駆動回路 | |
US5355028A (en) | Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators | |
KR100518127B1 (ko) | 스탠바이 모드 동안 회로의 서브스레스홀드 누설을 감소시키는 방법 | |
KR20030081621A (ko) | 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치 | |
US4594688A (en) | Power supply circuit for flip-flop memory | |
JPH08147974A (ja) | クロッキング回路 | |
US4563599A (en) | Circuit for address transition detection | |
EP0168246A2 (en) | Improved active pull-up circuit | |
GB2300282A (en) | Substrate bias voltage control circuit | |
US6215349B1 (en) | Capacitive coupled driver circuit | |
JP2000021179A (ja) | ブースト回路及びこれを用いた半導体装置 | |
US4490627A (en) | Schmitt trigger circuit | |
US4442365A (en) | High speed latch circuit | |
JP2566067B2 (ja) | 論理回路 | |
US3965460A (en) | MOS speed-up circuit | |
US6346841B2 (en) | Pulse generator | |
JPH0684360A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |