JPH0678549A - インバータの回路方式 - Google Patents

Abstract

(57)【要約】 【目的】 インバータ又はコンバータの並列接続素子の
特性を厳しく揃えることなく電流バランスをとる。 【構成】 インバータの上アームの並列素子Ｕ₁，Ｕ₂と
下アームの並列素子Ｘ₁，Ｘ₂を夫々直列に接続し、その
接続点ａ₁，ａ₂に他端ａが接続されたインピーダンスの
大きな交流線Ｗ₁，Ｗ₂を接続し、並列素子間の電流分担
を均一にする。下アームの並列素子Ｘ₁，Ｘ₂を共通のゲ
ート回路Ｇ_Xで制御し、上アームの並列素子Ｕ₁及びＵ₂
のゲートを夫々絶縁されたゲート回路Ｇ_U1，Ｇ_U2で制御
し、接続点ａ₁，ａ₂をゲート回路により短絡することの
ないようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＧＢＴトランジスタ
等の半導体素子を並列に使用したインバータの回路方式
に関する。

【０００２】

【従来の技術】従来、半導体素子を並列に使用した単相
インバータの回路例を図３に示す。この場合並列に接続
した半導体素子Ｔ₁，Ｔ₂に流れる電流バランスは、素子
の順方向のオン時の電圧降下Ｖ_FF特性を揃えると共に電
気回路の配線インピーダンスを等しくすることによって
揃えている。

【０００３】

【発明が解決しようとする課題】上記半導体素子電流の
バランスを揃えたインバータは、単に直流，交流の変換
装置として商用周波数程度の比較的力率のよい負荷に適
用する場合には実用上問題が発生しない。

【０００４】しかし、モータ制御のように低い周波数か
ら使用したり、又系統との連系のように回生領域で使用
したりすると下記の理由で電流がバランスしなくなる。

【０００５】（１）低周波数の場合 モータ制御に使用する場合インバータの周波数範囲は数
Ｈｚから数百Ｈｚまで使用される。数Ｈｚのような低い
周波数で使用すると、配線インピーダンスが殆どなくな
って素子のＶ_FF特性のみで電流分担が決まり、高精度の
素子特性が必要となるため製作上の支障が発生する。

【０００６】（２）回生領域の場合 系統と連系するインバータは駆動と回生の領域で使用す
る。駆動の場合素子に流れる電流は順方向に流れ、回生
の場合逆方向に流れる。このため素子の選別はＶ_FF特性
と逆方向に電流が流れた場合の電圧特性Ｖ_FR特性を揃え
ることが必要となる。

【０００７】モータ制御でも回生領域で電流が大きい場
合は素子のＶ_FFとＶ_FRの両特性を揃える必要がある。こ
のため素子の選別条件が難しくなり実用的に支障が発生
する。特に、Ｕ相，Ｘ相２アームで構成された素子を並
列で使用する場合、Ｐ相，Ｎ相それぞれのＶ_FF，Ｖ_FR特
性を合わせる必要があるため、更に選別条件が厳しくな
る。

【０００８】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、並列
接続素子の特性を厳しく揃えることなく電流のバランス
をとりうるインバータの回路方式を提供することにあ
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明における変換器の回路方式は、主回路の上，
下のアームにそれぞれ複数の半導体を並列に使用するイ
ンバータにおいて、上，下アームの各半導体素子をそれ
ぞれ直列に接続すると共に、上アームの各半導体素子を
プラス極に共通に接続し、下アームの各半導体素子をマ
イナス極に共通に接続する。

【００１０】前記直列に接続した各半導体素子の接続点
に他端が接続された複数の交流線をそれぞれ接続する。
下アーム側の各半導体素子は共通のゲート回路で制御
し、上アームの各半導体素子は絶縁された各ゲート回路
で制御する。

【００１１】

【作用】上アームと下アームの並列素子である複数の半
導体素子はそれぞれ直列に接続され、その各接続点に他
端が接続された複数の交流線がそれぞれ接続されている
ので、各半導体回路の交流側インピーダンスは交流線に
よる配線インピーダンス分大きくなる。

【００１２】この配線インピーダンスは半導体素子のイ
ンピーダンスより大きいので、各半導体の特性に多小相
違があっても並列された各半導体素子の電流分担は平衡
する。

【００１３】下アームの各半導体はマイナス極に共通に
接続されているので、共通のゲート回路で制御すること
ができる。

【００１４】上アームの各半導体の交流側（エミッタ）
は交流線を介して接続されているが、絶縁した各ゲート
回路で各半導体を制御するので、支障なく制御できる。

【００１５】

【実施例】本発明の実施例を図面を参照して説明する。

【００１６】図１はインバータ主回路を示し、図２はゲ
ート回路を示す。

【００１７】図１，図２において、Ｕ₁，Ｕ₂は上側Ｕ相
アームの並列半導体素子、Ｘ₁，Ｘ₂は下側Ｘ相アームの
並列半導体素子で、素子Ｕ₁，Ｕ₂のコレクタをプラス母
線Ｐに接続し、素子Ｘ₁とＸ₂のエミッタをマイナス母線
Ｎに接続する。

【００１８】上アーム素子Ｕ₁，Ｕ₂のエミッタを下アー
ム素子Ｘ₁，Ｘ₂のコレクタに夫々接続し、その接続点ａ
₁及びａ₂を直接接続して交流端子とせずに、夫々２本の
交流線Ｗ₁，Ｗ₂により負荷Ｌ側まで引出し接続ａする。

【００１９】素子Ｘ₁とＸ₂のエミッタはマイナス母線Ｎ
に接続され共通となっているので、電位差が殆どないた
め、素子Ｘ₁とＸ₂のゲートは共通ゲート回路Ｇ_Xで駆動
する。

【００２０】素子Ｕ₁とＵ₂のエミッタ間には線Ｗ₁，Ｗ₂
により電位差があるので、絶縁されたゲート回路Ｇ_U1，
Ｇ_U2を用いて素子Ｕ₁，Ｕ₂のゲートを別々に駆動する。

【００２１】Ｖ相，Ｙ相のアーム回路及びゲート回路は
上記Ｕ相，Ｘ相のアーム回路及びゲート回路と同様に構
成する。

【００２２】なお、図中ＴＲは絶縁トランス、Ｒ_f1〜Ｒ
_f3はトランスＴＲの２次巻線ｎ₁〜ｎ₃電圧を整流しゲー
ト回路Ｇ_U1，Ｇ_U2，Ｇ_Xの電源を出力する整流回路を示
す。

【００２３】以上のように構成されているので、各素子
の交流側配線インピーダンスが交流線Ｗ₁，Ｗ₂により大
きくなり各相における並列素子の電流分担のバランスが
しやすくなる。また、Ｕ相，Ｖ相アームの各素子は絶縁
したゲート回路により駆動されるので、エミッタ電位が
異なっていても影響されることはない。

【００２４】上記実施例は、並列素子数２であるが、こ
れに限定されるものではなく３以上いくらあっても同様
に実施できる。また、単相インバータについて示した
が、多相インバータについても同様に実施することがで
きる。また、本発明はコンバータにも応用できる。

【００２５】

【発明の効果】本発明は、上述のように構成されている
ので、次に記載する効果を奏する。

【００２６】（１）インバータ主回路の並列素子の電流
バランスが取り易くなる。

【００２７】（２）このため並列接続する素子の選別が
容易になる。

【００２８】（３）電流バランスがよくなるので素子の
並列数を低減することが可能となる。

【００２９】（４）これらのことからインバータ装置の
小形化，経済化ができる。

【図面の簡単な説明】

【図１】実施例にかかるインバータの主回路を示す回路
図。

【図２】同インバータのゲート回路を示す回路図。

【図３】従来インバータの主回路を示す回路図。

【符号の説明】

Ｔ₁，Ｔ₂，Ｕ₁，Ｕ₂，Ｘ₁，Ｘ₂…半導体素子 Ｇ_U，Ｇ_U1，Ｇ_U2，Ｇ_X…ゲート回路 Ｗ₁，Ｗ₂…交流線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主回路の上，下のアームにそれぞれ複数
   の半導体を並列に使用したインバータにおいて、 上，下アームの各半導体素子をそれぞれ直列に接続する
   と共に、上アームの各半導体素子をプラス極に共通に接
   続し、下アームの各半導体素子をマイナス極に共通に接
   続し、前記直列に接続した各半導体素子の接続点に他端
   が互いに接続された複数の交流線を接続し、下アーム側
   の各半導体素子を共通のゲート回路で制御し、上アーム
   の各半導体素子を絶縁された各ゲート回路で制御するこ
   とを特徴としたインバータの回路方式。
2. 【請求項２】 交流電流を検出する変流器を他端が互い
   に接続された複数の交流線が共通するように設けたこと
   を特徴とした請求項１記載のインバータの回路方式。
3. 【請求項３】 半導体素子がＩＧＢＴトランジスタ等の
   自己消弧素子であることを特徴とした請求項１又は２記
   載のインバータの回路方式。