JPH0678251A - マトリックス映像表示装置 - Google Patents

マトリックス映像表示装置

Info

Publication number
JPH0678251A
JPH0678251A JP4228716A JP22871692A JPH0678251A JP H0678251 A JPH0678251 A JP H0678251A JP 4228716 A JP4228716 A JP 4228716A JP 22871692 A JP22871692 A JP 22871692A JP H0678251 A JPH0678251 A JP H0678251A
Authority
JP
Japan
Prior art keywords
signal
data
sample
circuit
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4228716A
Other languages
English (en)
Inventor
Tsutomu Sakamoto
務 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4228716A priority Critical patent/JPH0678251A/ja
Publication of JPH0678251A publication Critical patent/JPH0678251A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【目的】 余分なコストを掛けることなく垂直方向に映
像を拡大することができるマトリックス映像表示装置を
提供する。 【構成】 Yドライバ回路6と共働して液晶パネル7を
駆動するXドライバ回路4は、液晶パネル7の横方向の
画素数分のサンプル・ホールドが設けられている2つの
サンプル・ホールド回路41,42を有する。サンプル
・ホールド回路41には入力信号の中の偶数走査線に対
応するデータが保持され、サンプル・ホールド回路42
には入力信号の中の奇数走査線に対応するデータが保持
される。サンプル・ホールド回路41から可変アンプ4
3および抵抗45を介して出力されたデータとサンプル
・ホールド回路42から可変アンプ44および抵抗46
を介して出力されたデータとは3ステートバッファアン
プ47で加算され、この加算されたデータは液晶パネル
7のデータ信号線8に与えられる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置など、複
数の画像形成素子がマトリックス状に配列されている表
示パネルに映像を表示するマトリックス映像表示装置に
関する。
【0002】
【従来の技術】現在、テレビ放送映像を表示することを
主目的に用いられる映像表示装置として、3:4の画面
縦横比(アスペクト比)を有するテレビジョン受像機が
あるが、これに代わるテレビビジョン受像機として、
9:16の画面縦横比(アスペクト比)を有する高品位
テレビジョン受像機、第2世代EDTVまたはATVな
どが実用化に向けて盛んに行われている。
【0003】将来的に、テレビ放送、VTRなどのソフ
トパッケージ系の映像ソフトが9:16のアスペクト比
に対応する映像信号で構成されれば、何ら問題は生じな
いが、現在、個人が所有する3:4のアスペクト比に対
応する映像信号で構成されるソフトの数は膨大であるか
ら、3:4のアスペクト比のテレビジョン受像機と9:
16のアスペクト比のテレビジョン受像機とが混在する
時期は、白黒放送からカラー放送に移行する過渡期と同
様に、長期化すると考えられる。
【0004】9:16のアスペクト比の画面に3:4の
アスペクト比の映像を表示する方法はいくつか考えられ
ているが、図4に示すように、画面の左右に無画部を設
ける表示方法が標準的になると思われる。
【0005】劇場用映画をアスペクト比3:4のテレビ
用映像に変換したソフト中には、図5に示すように、劇
場用映画をそのアスペクト比で表示し、画面の上下が無
画部になるように処理されているソフトが数多く存在す
る。
【0006】このソフトの映像をアスペクト比9:16
の画面に表示するとき、図6に示すように、画面の上
下、左右の部分に無画部が形成されるから、映像の表示
部分の面積が小さくなり、画面を有効に活用することが
できない。
【0007】これに対し、映像の中心を画面一杯に拡大
する方法があるが、この方法では、図7に示すように、
アスペクト比が9:16である画面に映像を有効に表示
することができる。
【0008】上述の3:4のアスペクト比の画面用の映
像を拡大することによって9:16のアスペクト比の画
面に表示する方法としては、2つの方法が考えられてい
る。
【0009】この第1の方法は、CRT型ディスプレイ
に用いられる。この第1の方法では、水平方向の偏向角
度および垂直方向の偏向角度を規定するための水平走査
ののこぎり波の振幅および垂直走査ののこぎり波の振幅
を大きくし、この振幅が大きくされたのこぎり波のそれ
ぞれを偏向回路から偏向ヨークに供給する。
【0010】CRT型ディスプレイに用いられる第1の
方法を実現することは簡単であり、その実現に要する費
用の上昇はほとんどない。しかし、垂直方向ののこぎり
波の振幅を大きくすると、映像が垂直方向に拡大される
が、走査線の密度が粗くなる。例えば、NTSCの有効
走査線数は約480本であり、オーバースキャンがない
とすると、画面には映像が480本の走査線で表示され
るが、画面の上下方向に無画部を形成する無信号部が付
加されている9:16の映像を3:4の画面に表示する
とき、映像部分の走査線の数は360本であるから、画
面全体に表示されている映像の走査線は360本にな
り、走査線の密度は3/4倍に粗くなる。
【0011】この走査線の粗さは20インチ以下の比較
的小さな画面において問題とならないが、9:16のア
スペクト比の特徴を発揮することができる30インチ以
上の大画面では、走査線の粗さが大きな問題となる。
【0012】なお、液晶ディスプレイ、プラズマディス
プレイなどのフラットディスプレイには、画素数および
画素間隔が物理的に決定されているから、上述の第1の
方法を適用することができない。
【0013】次に、第2の方法として、水平走査線の本
数を増加させるズーム回路を用いる方法がある。このズ
ーム回路は、図8に示すように、入力される映像信号を
デジタル映像信号に変換するA/D変換器21を備え
る。A/D変換器21からのデジタル映像信号は1Hメ
モリ22に与えられ、1Hメモリ22は1水平走査期間
分のデジタル映像信号を更新しながら記憶する。1Hメ
モリ22に記憶されている1水平走査期間分のデジタル
映像信号は係数掛算器24および1Hメモリ23に与え
られる。
【0014】係数掛算器24は1Hメモリ22からのデ
ジタル映像信号の振幅を変更し、1Hメモリ23は1H
メモリ22からの1水平走査期間分のデジタル映像信号
を更新しながら記憶する。
【0015】1Hメモリ23からのデジタル映像信号は
係数掛算器25に与えられ、この係数掛算器25でデジ
タル映像信号の振幅は変更される。
【0016】係数掛算器24から出力されるデジタル映
像信号と係数掛算器25から出力されるデジタル映像信
号とは加算器26で加算され、この加算処理によって得
られるデジタル映像信号はD/A変換器27でアナログ
の映像信号に変換される。
【0017】次に、このズーム回路の動作について図を
参照しながら説明する。
【0018】図8および図9を参照するに、まず、第1
の水平走査期間分に対応する映像信号S1がA/D変換
器21でデジタル映像信号に変換され、1Hメモリ22
に記憶される。次いで、第2の水平走査期間分に対応す
る映像信号S2がA/D変換器21を経て1Hメモリ2
2に入力されると同時に、1Hメモリ22から映像信号
S1が出力され、映像信号S2は1Hメモリ22に記憶
される。映像信号S1は1Hメモリ23に保持さるとほ
ぼ同時に係数掛算器24に与えられ、係数掛算器24は
映像信号S1に対し係数K2を用いる振幅変更処理を施
す。なお、係数K2は「1」に設定されている。
【0019】これに対し、映像信号S1が1Hメモリ2
3に入力されると同時に1Hメモリ23から出力される
不定信号は係数掛算器25に入力されるが、係数掛算器
25の係数K1は「0」に設定されているから、加算器
26の加算処理で得られるデジタル映像信号は係数掛算
器24からのデジタル映像信号になる。このデジタル映
像信号はD/A変換器27で第1の水平走査期間分のア
ナログ映像信号L1に変換される。
【0020】次いで、1Hメモリ22からのデジタル映
像信号は係数掛算器24および1Hメモリ23に与えら
れる。1Hメモリ23へのデジタル映像信号の入力と同
時に、1Hメモリ23から映像信号S1に対応するデジ
タル映像信号が係数掛算器25に入力される。
【0021】係数掛算器25においては係数K1を「1
/4」とする振幅変更処理が行われ、係数掛算器24に
おいては係数K2を「3/4」とする振幅変更処理が行
われる。
【0022】各係数掛算器24,25からのデジタル映
像信号は加算器26で加算され、この加算されたデジタ
ル映像信号はD/A変換器27で第2の水平走査期間分
の映像信号L2に変換される。
【0023】以下同様に、第2の水平走査期間分の映像
信号S2、第3の水平走査期間分の映像信号S3、第4
の水平走査期間分の映像信号S4を順次に処理すること
によって、第3の水平走査期間分の映像信号L3、第4
の水平走査期間分の映像信号L4、第5の水平走査期間
分の映像信号L5が得られる。なお、各映像信号L3,
L4,L5の生成に用いられる係数K1,K2は以下の
値に設定される。映像信号L3の生成時、係数K1およ
び係数K2は「1/2」に設定される。映像信号L4の
生成時、係数K1は「3/4」に、係数K2は「1/
4」に設定される。映像信号L5の生成時、係数K1は
「1」に、係数K2は「0」に設定される。
【0024】よって、4つの水平走査期間分の映像信号
S1,S2,S3,S4から5つの水平走査期間分の映
像信号L1,L2,L3,L4,L5が得られる、すな
わち走査線の本数が5/4倍に増加されることになる。
【0025】次に、上述のズーム回路を用いている液晶
表示装置について図を参照しながら説明する。図10は
従来のズーム回路付きの液晶表示装置の構成を示すブロ
ック図である。
【0026】液晶表示装置は、図10に示すように、映
像信号が入力される映像処理回路1と映像信号が入力さ
れる同期再生クロック発生回路2とを備える。
【0027】映像処理回路1は、入力映像信号から輝度
成分と色成分とに分離し、赤(R),緑(G),青
(B)の3原色の色信号に復調する働きをする。
【0028】映像処理回路1の出力信号は、走査線の本
数を増加させるズーム回路20に与えられる。ズーム回
路20の出力信号はスイッチ31に与えられ、スイッチ
31は映像処理回路1の出力信号およびズーム回路20
の出力信号のいずれか一方の信号を選択し、出力する。
スイッチ31からの出力信号は極性切換回路3に与えら
れ、極性切換回路3は入力される信号の極性を1フィー
ルド毎または1水平走査毎に反転しながら、この信号を
Xドライバ回路30に出力する。
【0029】同期再生クロック発生回路2は、入力映像
信号から水平同期信号と垂直同期信号とを抜き出し、水
平同期信号に基づきサンプリング用クロック信号を発生
する。
【0030】サンプリング用クロック信号はコントロー
ル回路5に与えられ、コントロール回路5はサンプリン
グ用クロック信号に基づきXドライバ回路30の動作を
制御するための制御信号と、Yドライバ回路6の動作を
制御するための制御信号とを生成する。
【0031】Xドライバ回路30はコントロール回路5
からの制御信号に基づき極性切換回路3の出力信号から
予め設定されている数の分のサンプリングデータを抽出
し、各サンプリングデータを保持する。
【0032】Yドライバ回路6はコントロール回路5か
らの制御信号に基づき走査信号を生成する。Yドライバ
回路6はXドライバ回路30と共働してアスペクト比が
9:16である液晶パネル7を駆動する。
【0033】液晶パネル7は、Xドライバ回路30の出
力データを各スイッチング素子10に供給するためのデ
ータ信号線8と、Yドライバ回路6の走査信号を各スイ
ッチング素子10に供給するための走査信号線9とを有
する。データ信号線8の本数は液晶パネル7の横方向の
画素数に等しく、走査信号線9の本数は液晶パネル7の
縦方向の画素数に等しい。
【0034】各スイッチング素子10はデータ信号線8
と走査信号線9との交点毎に設けられている。各スイッ
チング素子10は薄膜トランジスタ(TFT)からな
る。各スイッチング素子10は対応する走査信号線9か
らの走査信号が与えられるときに、対応するデータ信号
線8からの出力データを取り込む。このスイッチング素
子10の動作を1水平期間毎に順次に1ライン下に移動
しながら繰り返すことによって、1フレームで1画面の
表示が行われる。
【0035】次に、上述のマトリックス液晶表示装置の
動作について図を参照しながら説明する。図11は図1
0のズーム回路付の液晶表示装置の動作を説明するため
の図である。
【0036】3:4のアスペクト比の画面用の映像を
9:16のアスペクト比の画面に拡大しながら表示する
とき、ズーム回路20で3:4のアスペクト比の画面用
の映像信号から走査線を増加させるように映像信号が生
成され、ズーム回路20からの出力がスイッチ31で選
択される。ズーム回路20からの出力信号は極性切換回
路3を経てXドライバ回路30に与えられる。
【0037】同期再生クロック発生回路2はズーム表示
用の発振クロック周波数を選択し、コントロール回路5
はズーム表示に対応するXドライバ回路30の制御信号
およびYドライバ回路6の制御信号を生成する。
【0038】Xドライバ回路30はコントロール回路5
の制御信号に基づき極性切換回路3からの出力信号をサ
ンプリングし、このサンプリングデータはデータ線8を
介して各スイッチング素子10に与えられる。Yドライ
バ回路6はコントロール回路5からの制御信号に基づき
走査信号を生成し、走査信号は走査線9を介して各スイ
ッチング素子10に与えられる。
【0039】よって、図11に示すように、水平走査期
間分の映像信号S1,S2,S3,S4,・・・から水
平走査期間分の映像信号L1,L2,L3,L4,L
5,・・・が得られる、すなわち走査線の本数が5/4
倍に増加されることになり、拡大された映像がアスペク
ト比9:16の画面に形成される。
【0040】上述のズーム回路20が設けられている液
晶表示装置では、走査線の本数が所定の比率で増加され
るから、走査線密度を粗くすることなくアスペクト比
3:4の映像をアスペクト比9:16の横長の画面に表
示することができるが、ズーム回路20が必要であるか
ら、余分なコストが掛かる。
【0041】
【発明が解決しようとする課題】上述したように、従来
のズーム回路付の液晶表示装置では、走査線密度を粗く
することなく垂直方向に映像を拡大することができる
が、余分なコストが掛かる。
【0042】本発明は、余分なコストを掛けることなく
垂直方向に映像を拡大することができるマトリックス映
像表示装置を提供することを目的とする。
【0043】
【課題を解決するための手段】本発明は、マトリックス
状に配列されている画素形成素子のそれぞれに、対応す
る映像信号をデータ信号線を介して供給し、対応する映
像信号の書込動作指示信号を走査信号線を介して供給す
るマトリックス映像表示装置であって、それぞれが対応
する1水平走査期間分の映像信号から前記画像形成素子
の横方向の配列数に等しい数のサンプリングデータを抽
出し、各サンプリングデータを保持する複数のサンプル
・ホールド手段と、前記サンプル・ホールド手段のそれ
ぞれに保持されている各サンプルデータを対応させなが
ら所定の比率で加算し、この加算されたデータを前記映
像信号として前記データ信号線に出力する加算出力手段
とを備える。
【0044】
【作 用】本発明のマトリックス映像表示装置では、前
記サンプル・ホールド手段のそれぞれで対応する1水平
走査期間分の映像信号から所定の数のサンプリングデー
タが抽出され、各サンプル・ホールド手段の互いに対応
するサンプリングデーダのそれぞれが所定の比率で加算
され、この加算されたサンプリングデータが前記映像信
号として前記データ信号線に出力される。
【0045】互いに対応するサンプリングデータのそれ
ぞれを所定の比率で加算することによって、入力される
1水平走査期間分の映像信号からこの比率に対応する数
の1水平走査期間分の映像信号が生成される、すなわち
入力走査線の数より多い数の出力走査線が生成される。
その結果、走査線密度を粗くすることなくアスペクト比
3:4の映像をアスペクト比9:16の画面に表示する
ことができる。また、従来のズーム回路に代えてサンプ
ル・ホールド手段および加算出力手段を用いていること
から、コストの上昇を抑えることができる。
【0046】
【実施例】以下に、本発明の実施例について図面を参照
しながら説明する。
【0047】図1は本発明のマトリックス映像表示装置
である液晶表示装置の一実施例を示すブロック図であ
る。
【0048】液晶表示装置は、図1に示すように、映像
信号が入力される映像処理回路1と、映像信号が入力さ
れる同期再生クロック発生回路2とを備える。
【0049】映像処理回路1は、入力映像信号から輝度
成分と色成分とに分離し、赤(R),緑(G),青
(B)の3原色の色信号に復調する働きをする。
【0050】映像処理回路1の出力信号は極性切換回路
3に与えられ、極性切換回路3は入力される信号の極性
を1フィールド毎または1水平走査毎に反転しながら、
この信号をXドライバ回路4に出力する。
【0051】同期再生クロック発生回路2は、入力映像
信号から水平同期信号と垂直同期信号とを抜き出し、水
平同期信号に基づきサンプリング用クロック信号を発生
する。このサンプリング用クロック信号の周波数とし
て、2種類の周波数が用意されている。一方の周波数は
映像のズーム表示に用いられ、他方の周波数は通常の表
示に用いられる。
【0052】サンプリング用クロック信号はコントロー
ル回路5に与えられ、コントロール回路5は、サンプリ
ング用クロック信号に基づきXドライバ回路4の動作を
制御するための制御信号と、Yドライバ回路6の動作を
制御するための制御信号とを生成する。
【0053】Xドライバ回路4は制御信号に基づき極性
切換回路3の出力信号から予め設定されている数の分の
サンプリングデータを抽出し、各サンプリングデータを
所定の比率で加算した後にこの加算データを出力する。
【0054】Yドライバ回路6はコントロール回路5か
らの制御信号に基づき走査信号を生成する。
【0055】Xドライバ回路4とYドライバ回路6とは
互いに共働してアスペクト比9:16の画面が形成され
ている液晶パネル7を駆動する。液晶パネル7は、Xド
ライバ回路4からの加算データをスイッチング素子10
に供給する複数のデータ信号線8と、Yドライバ回路6
からの走査信号を各スイッチング素子10に供給する複
数の走査信号線9とを有する。データ信号線8の本数は
液晶パネル7の横方向の画素数に等しく、走査信号線9
の本数は液晶パネル7の縦方向の画素数に等しい。
【0056】各スイッチング素子10はデータ信号線8
と走査信号線9との交点毎に設けられている。各スイッ
チング素子10は薄膜トランジスタ(TFT)からな
る。各スイッチング素子10は対応する走査信号線9か
らの走査信号が与えられる毎に対応するデータ信号線8
からの加算データを取り込む。このスイッチング素子1
0の動作を1水平期間毎に順次に1ライン下に移動しな
がら繰り返すことによって、1フレームで1画面の表示
が行われる。
【0057】Xドライバ回路4は、図2に示すように、
液晶パネル7の横方向の画素数分のサンプル・ホールド
が設けられている2つのサンプル・ホールド回路41,
42を有する。
【0058】サンプル・ホールド回路41には、図3に
示すように、液晶パネル7の横方向の画素数に等しい段
数のシフトレジスタ51が設けられている。シフトレジ
スタ51は、1水平走査期間の表示開始時にシフトデー
タとともに数MHzのクロック信号が入力されると、1
水平走査期間中に水平画素数に等しい段数の出力端子D
1,D2,D3,・・・,Dnのそれぞれに順次に信号
を保持する。各出力端子D1,D2,D3,・・・,D
nに信号が保持されると、各スイッチ52が各出力端子
の配列順に入り動作をする。
【0059】各スイッチ52の入力端には極性切換回路
3の出力信号が入力され、その出力端にはホールド容量
53が接続されている。ホールド容量53はスイッチ5
2でサンプリングされた映像信号の画素レベルを蓄積
し、このレベルに応じた信号が出力される。
【0060】サンプル・ホールド回路42は、サンプル
・ホールド回路41の構成と同様な構成を有する。
【0061】サンプル・ホールド回路41には、入力信
号の中の偶数走査線に対応するデータが保持される。サ
ンプル・ホールド回路42には、入力信号の中の奇数走
査線に対応するデータが保持される。サンプル・ホール
ド回路41に保持されている各データは対応する可変ア
ンプ43で増幅され、増幅されたデータは対応する抵抗
45を介して出力される。サンプル・ホールド回路42
の保持データは、サンプル・ホールド回路41の保持デ
ータと同様に、対応する可変アンプ44で増幅され、増
幅されたデータは対応する抵抗46を介して出力され
る。
【0062】サンプル・ホールド回路41から可変アン
プ43および抵抗45を介して出力されたデータとサン
プル・ホールド回路42から可変アンプ44および抵抗
46を介して出力されたデータとは3ステートバッファ
アンプ47で合成され、この合成されたデータは液晶パ
ネル7のデータ信号線8に与えられる。
【0063】次に、液晶表示装置の動作について図を参
照しながら説明する。
【0064】図9を参照するに、まず、第1の水平走査
線分に対応する映像信号S1がサンプル・ホールド回路
41に保持される。サンプル・ホールド回路41に映像
信号S1が保持されるとき、シフトレジスタ51は入力
シフトデータおよびクロック信号に基づき各出力端子D
1,D2,・・・,Dnに順次にデータを保持し、各出
力端子D1,D2,・・・,Dnのデータ保持に伴い各
スイッチ52が順次に入り動作をする。各スイッチ52
の入り動作によって映像信号S1がサンプリングされ、
このサンプリングされたデータは可変アンプ43および
抵抗45を経て出力される。なお、可変アンプ43の倍
率は「1」に設定されている。
【0065】サンプル・ホールド回路42の保持データ
は不定データであるから、可変アンプ44の倍率を
「0」に設定することによってサンプル・ホールド回路
42からデータが出力されず、サンプル・ホールド回路
41からのデータだけが3ステートバッファアンプ47
に入力される。3ステートバッファアンプ47からはサ
ンプル・ホールド回路41の保持データが出力される。
この出力データは、データ線7を介してスイッチング素
子10に与えられる。よって、第1の水平走査線分の映
像信号S1から第1の水平走査線分の映像信号L1が生
成される。
【0066】次いで、第2の水平走査線分に対応する映
像信号S2がサンプル・ホールド回路42に保持され
る。サンプル・ホールド回路42の保持データは、その
レベルが可変アンプ44で3/4倍された後に抵抗46
を経て出力される。これに対し、サンプル・ホールド回
路41の保持データは、そのレベルが可変アンプ43で
1/4倍された後に抵抗45を経て出力される。
【0067】各サンプル・ホールド回路41,42から
のデータは3ステートバッファアンプ47で加算され、
この加算データはデータ信号線8を介してスイッチング
素子10に与えられる。よって、第1および第2の映像
信号S1,S2から第2の水平走査期間分の映像信号L
2が生成される。
【0068】以下同様に、第2の水平走査期間分の映像
信号S2、第3の水平走査期間分の映像信号S3、第4
の水平走査期間分の映像信号S4を順次に処理すること
によって、第3の水平走査期間分の映像信号L3、第4
の水平走査期間分の映像信号L4、第5の水平走査期間
分の映像信号L5が得られる。なお、各映像信号L3,
L4,L5の生成に用いられる可変アンプ43,44の
倍率は以下の値に設定される。映像信号L3の生成時、
可変アンプ43,44の各倍率は「1/2」に設定され
る。映像信号L4の生成時、可変アンプ44の倍率は
「3/4」に、可変アンプ43の倍率は「1/4」に設
定される。映像信号L5の生成時、可変アンプ44の倍
率は「1」に、可変アンプ43の倍率は「0」に設定さ
れる。
【0069】よって、4つの水平走査期間分の映像信号
S1,S2,S3,S4から5つの水平走査期間分の映
像信号L1,L2,L3,L4,L5が得られる、すな
わち走査線の本数が5/4倍に増加されることになり、
走査線密度を粗くすることなくアスペクト比3:4の映
像をアスペクト比9:16の画面に表示することができ
る。また、従来のズーム回路に代えてサンプルホールド
回路41,42を用いていることから、コストの上昇を
抑えることができる。
【0070】9:16の映像を表示するとき、可変アン
プ43の倍率は「1」に設定され、可変アンプ44の倍
率は「0」に設定される。同期再生クロック発生回路2
の発振周波数は通常表示の周波数に設定される。
【0071】なお、本実施例では、走査線の増加比率を
5/4倍に設定しているが、これに代えて、4/3倍、
6/5倍などの他の比率に設定することもできる。ま
た、本実施例では、比率の設定に抵抗分圧によるアナロ
グ方式を用いているが、これに代えてデジタル方式を用
いることもできる。さらに、入力される1水平走査期間
分の映像信号の数が2であるが、複数の1水平走査期間
分の映像信号の平均加重を取ることによって走査線の増
加を実現することもできる。
【0072】
【発明の効果】以上に説明したように、本発明のマトリ
ックス映像表示装置によれば、余分なコストを掛けるこ
となく垂直方向に映像を拡大することができる。
【図面の簡単な説明】
【図1】本発明のマトリックス映像表示装置である液晶
表示装置の一実施例を示すブロック図である。
【図2】図1の液晶表示装置のXドライバ回路に用いら
れているサンプル・ホールド回路の周囲の構成を示すブ
ロック図である。
【図3】図2のサンプル・ホールド回路の構成を示すブ
ロック図である。
【図4】従来の9:16のアスペクト比の画面に3:4
のアスペクト比の映像を表示する方法の一つで映像を画
面に表示した例を示す図である。
【図5】劇場用映画をアスペクト比3:4のテレビ用映
像に変換したソフトによる映像の表示例を示す図であ
る。
【図6】従来の表示方法で、劇場用映画をアスペクト比
3:4のテレビ用映像に変換したソフトを9:16のア
スペクト比の画面に表示した例を示す図である。
【図7】従来の9:16のアスペクト比の画面に3:4
のアスペクト比の映像を表示する方法の他の一つで映像
を画面に表示した例を示す図である。
【図8】従来のズーム回路の構成を示すブロック図であ
る。
【図9】図8のズーム回路の動作を説明するための図で
ある。
【図10】図8のズーム回路が用いられている液晶表示
装置の構成を示すブロック図である。
【図11】図10のズーム回路付の液晶表示装置の動作
を説明するための図である。
【符号の説明】
4・・・Xドライバ回路、6・・・Yドライバ回路、7
・・・液晶パネル、8・・・データ信号線、9・・・走
査信号線、10・・・スイッチング素子、41,42・
・・サンプル・ホールド回路、43,44・・・可変ア
ンプ、45,46・・・抵抗、47・・・3ステートバ
ッファ、51・・・シフトレジスタ、52・・・スイッ
チ、53・・・ホールド容量。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】マトリックス状に配列されている画素形成
    素子のそれぞれに、対応する映像信号をデータ信号線を
    介して供給し、対応する映像信号の書込動作指示信号を
    走査信号線を介して供給するマトリックス映像表示装置
    であって、 それぞれが対応する1水平走査期間分の映像信号から前
    記画像形成素子の横方向の配列数に等しい数のサンプリ
    ングデータを抽出し、各サンプリングデータを保持する
    複数のサンプル・ホールド手段と、 前記サンプル・ホールド手段のそれぞれに保持されてい
    る各サンプルデータを対応させながら所定の比率で加算
    し、この加算されたデータを前記映像信号として前記デ
    ータ信号線に出力する加算出力手段とを備えることを特
    徴とするマトリックス映像表示装置。
JP4228716A 1992-08-27 1992-08-27 マトリックス映像表示装置 Pending JPH0678251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4228716A JPH0678251A (ja) 1992-08-27 1992-08-27 マトリックス映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4228716A JPH0678251A (ja) 1992-08-27 1992-08-27 マトリックス映像表示装置

Publications (1)

Publication Number Publication Date
JPH0678251A true JPH0678251A (ja) 1994-03-18

Family

ID=16880698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4228716A Pending JPH0678251A (ja) 1992-08-27 1992-08-27 マトリックス映像表示装置

Country Status (1)

Country Link
JP (1) JPH0678251A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997013360A1 (fr) * 1995-10-06 1997-04-10 Matsushita Electronics Corporation Procede de commande d'un affichage video matriciel
AU705952B2 (en) * 1994-12-23 1999-06-03 Solar Enterprises International, L.L.C. Nonimaging solar collector
JP2006030914A (ja) * 2004-07-21 2006-02-02 Toshiba Corp 情報処理装置および表示制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU705952B2 (en) * 1994-12-23 1999-06-03 Solar Enterprises International, L.L.C. Nonimaging solar collector
WO1997013360A1 (fr) * 1995-10-06 1997-04-10 Matsushita Electronics Corporation Procede de commande d'un affichage video matriciel
JP2006030914A (ja) * 2004-07-21 2006-02-02 Toshiba Corp 情報処理装置および表示制御方法

Similar Documents

Publication Publication Date Title
JP3435172B2 (ja) テレビジョン信号処理回路
JPH05507823A (ja) 信号処理システム
JPH06505853A (ja) ズーム及びパン効果のためのデジタル画像補間システム
US5754163A (en) Liquid crystal display controlling apparatus
JP2000338925A (ja) 映像表示装置
JPH05207477A (ja) マルチスタンダードディスプレイデバイス
US5663759A (en) Feature processor for a digital camera
JPH08251504A (ja) ビデオディスプレイシステム
JP2000206492A (ja) 液晶表示装置
JPH0678251A (ja) マトリックス映像表示装置
JPH09212131A (ja) 画像処理装置
JPH04348677A (ja) 撮像装置
JPH0537909A (ja) 液晶映像表示装置
JPH09102935A (ja) 特別な特徴を具備した低価格順次走査型テレビジョンシステム
JPH04292087A (ja) 液晶表示装置
JPH07123335A (ja) 2画面表示テレビジョン受像機
JPH1188806A (ja) 書画用カメラ付き液晶プロジェクタ
KR100339401B1 (ko) 포맷 변환 장치
JP3244362B2 (ja) テレビジョン受信機
JPH0614689B2 (ja) 映像表示装置
JP3113464B2 (ja) テレビジョン受信機
JPH09204168A (ja) アナログ・ビデオ信号から二次イメージのピクセル・データを得る方法及び二次イメージ・データ変換器
JPH01268272A (ja) テレビジョン画像表示装置
JP3122950B2 (ja) 液晶制御装置、液晶表示装置及びプロジェクション装置
JP3469596B2 (ja) マトリクス型表示装置