JPH0677485A - 逆スタッガ型薄膜トランジスタおよびその製造方法 - Google Patents
逆スタッガ型薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0677485A JPH0677485A JP22623592A JP22623592A JPH0677485A JP H0677485 A JPH0677485 A JP H0677485A JP 22623592 A JP22623592 A JP 22623592A JP 22623592 A JP22623592 A JP 22623592A JP H0677485 A JPH0677485 A JP H0677485A
- Authority
- JP
- Japan
- Prior art keywords
- concentration impurity
- impurity region
- region
- medium
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 オフ電流を低減できるＴＦＴを簡略な工程で
得る。 【構成】 真性アモルファスシリコン膜からなるチャネ
ル領域５とソース電極９ａおよびドレイン電極９ｂの下
に形成される高濃度不純物領域７ａおよび７ｂとの間に
中濃度不純物領域６が形成されている。中濃度不純物領
域６では高濃度不純物領域７ａ，７ｂに比べて抵抗が高
いため、ＴＦＴのオフ電流を少なくすることができる。
また、チャネル領域５、中濃度不純物領域６、高濃度不
純物領域７ａおよび７ｂは、アモルファスシリコンから
なる半導体層に不純物をイオンドーピングすることによ
り形成されている。よって、ＴＦＴ製造工程を簡略なも
のとすることができる。
得る。 【構成】 真性アモルファスシリコン膜からなるチャネ
ル領域５とソース電極９ａおよびドレイン電極９ｂの下
に形成される高濃度不純物領域７ａおよび７ｂとの間に
中濃度不純物領域６が形成されている。中濃度不純物領
域６では高濃度不純物領域７ａ，７ｂに比べて抵抗が高
いため、ＴＦＴのオフ電流を少なくすることができる。
また、チャネル領域５、中濃度不純物領域６、高濃度不
純物領域７ａおよび７ｂは、アモルファスシリコンから
なる半導体層に不純物をイオンドーピングすることによ
り形成されている。よって、ＴＦＴ製造工程を簡略なも
のとすることができる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置などに利用
される逆スタッガ型薄膜トランジスタおよびその製造方
法に関する。
される逆スタッガ型薄膜トランジスタおよびその製造方
法に関する。
【０００２】
【従来の技術】従来、アモルファスシリコンを用いた薄
膜トランジスタ（以下ＴＦＴと称する）の１つとして、
ゲート電極がチャネル領域の下に形成された逆スタッガ
構造が知られている。
膜トランジスタ（以下ＴＦＴと称する）の１つとして、
ゲート電極がチャネル領域の下に形成された逆スタッガ
構造が知られている。
【０００３】図３に従来の逆スタッガ型ＴＦＴを示す。
このＴＦＴは、透明ガラス基板31上に、ゲート電極32が
形成され、その上に第１のゲート絶縁膜33が形成されて
いる。この状態で基板31全体を覆って、第２のゲート絶
縁膜34が形成されている。第２のゲート絶縁膜34上のゲ
ート電極32の上にあたる部分には、真性アモルファスシ
リコンからなる半導体層35が形成されている。チャネル
領域となる半導体層35の中央部の上には、エッチングス
トッパ38が形成され、エッチングストッパ38の端部と半
導体層35の一部を覆って、ｎ+ドープアモルファスシリ
コン膜からなる半導体層37ａ、37ｂが形成されている。
ｎ+半導体層37ａ上には、金属薄膜からなるソース電極3
9ａが形成され、ｎ+半導体層37ｂ上には、金属薄膜から
なるドレイン電極39ｂが形成されている。ドレイン電極
39ｂ上には、絵素電極である透明電極40が形成されてい
る。さらに、保護膜41が形成されて、逆スタッガ型ＴＦ
Ｔとなっている。
このＴＦＴは、透明ガラス基板31上に、ゲート電極32が
形成され、その上に第１のゲート絶縁膜33が形成されて
いる。この状態で基板31全体を覆って、第２のゲート絶
縁膜34が形成されている。第２のゲート絶縁膜34上のゲ
ート電極32の上にあたる部分には、真性アモルファスシ
リコンからなる半導体層35が形成されている。チャネル
領域となる半導体層35の中央部の上には、エッチングス
トッパ38が形成され、エッチングストッパ38の端部と半
導体層35の一部を覆って、ｎ+ドープアモルファスシリ
コン膜からなる半導体層37ａ、37ｂが形成されている。
ｎ+半導体層37ａ上には、金属薄膜からなるソース電極3
9ａが形成され、ｎ+半導体層37ｂ上には、金属薄膜から
なるドレイン電極39ｂが形成されている。ドレイン電極
39ｂ上には、絵素電極である透明電極40が形成されてい
る。さらに、保護膜41が形成されて、逆スタッガ型ＴＦ
Ｔとなっている。
【０００４】
【発明が解決しようとする課題】上記のＴＦＴにおい
て、ゲート電極32は、チャネル領域より幅広く形成され
ている。これは、バックライトにより照射されて半導体
層35のアモルファスシリコンの特性が変化し、ＴＦＴの
オフ電流が上昇するのを防ぐためである。また、上記Ｔ
ＦＴには保護膜41が形成されている。これは、空気が触
れて半導体層35のアモルファスシリコンの特性が変化
し、ＴＦＴのオフ電流が上昇するのを防ぐためである。
て、ゲート電極32は、チャネル領域より幅広く形成され
ている。これは、バックライトにより照射されて半導体
層35のアモルファスシリコンの特性が変化し、ＴＦＴの
オフ電流が上昇するのを防ぐためである。また、上記Ｔ
ＦＴには保護膜41が形成されている。これは、空気が触
れて半導体層35のアモルファスシリコンの特性が変化
し、ＴＦＴのオフ電流が上昇するのを防ぐためである。
【０００５】しかし、このようなＴＦＴでは、ｎ+ドー
プアモルファスシリコン膜からなる半導体層37ａ、37ｂ
を積層し、パターニングする工程および保護膜41を積層
し、パターニングする工程が必要であり、ＴＦＴ製造工
程を複雑なものとしていた。
プアモルファスシリコン膜からなる半導体層37ａ、37ｂ
を積層し、パターニングする工程および保護膜41を積層
し、パターニングする工程が必要であり、ＴＦＴ製造工
程を複雑なものとしていた。
【０００６】本発明はこの問題点を解決するためになさ
れたものであり、オフ電流が低減でき、製造工程を簡略
化できる逆スタッガ型ＴＦＴおよびその製造方法を提供
することを目的とする。
れたものであり、オフ電流が低減でき、製造工程を簡略
化できる逆スタッガ型ＴＦＴおよびその製造方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】本発明の逆スタッガ型Ｔ
ＦＴは、ゲート絶縁膜の一方側に設けられたゲート電極
と、該ゲート絶縁膜の他方側に５つの領域に区分されて
形成され、両側の最外部が高濃度不純物領域、該高濃度
不純物領域の内側が中濃度不純物領域、各々の中濃度不
純物領域で挟まれた領域がチャネル領域である半導体層
と、該高濃度不純物領域の各々の部分を覆って、分断さ
れた状態で設けられたソース電極およびドレイン電極
と、該チャネル領域上に設けられたエッチングストッパ
と、を有し、そのことにより上記目的が達成される。
ＦＴは、ゲート絶縁膜の一方側に設けられたゲート電極
と、該ゲート絶縁膜の他方側に５つの領域に区分されて
形成され、両側の最外部が高濃度不純物領域、該高濃度
不純物領域の内側が中濃度不純物領域、各々の中濃度不
純物領域で挟まれた領域がチャネル領域である半導体層
と、該高濃度不純物領域の各々の部分を覆って、分断さ
れた状態で設けられたソース電極およびドレイン電極
と、該チャネル領域上に設けられたエッチングストッパ
と、を有し、そのことにより上記目的が達成される。
【０００８】好ましくは、前記中濃度不純物領域の不純
物濃度がＮｎ＝１０18ｃｍ-3程度であり、前記高濃度不
純物領域の不純物濃度がＮｎ＝１０21ｃｍ-3程度であ
る。
物濃度がＮｎ＝１０18ｃｍ-3程度であり、前記高濃度不
純物領域の不純物濃度がＮｎ＝１０21ｃｍ-3程度であ
る。
【０００９】本発明の逆スタッガ型ＴＦＴの製造方法
は、ゲート絶縁膜の一方側に設けられたゲート電極と、
該ゲート絶縁膜の他方側に５つの領域に区分されて形成
され、両側の最外部が高濃度不純物領域、該高濃度不純
物領域の内側が中濃度不純物領域、各々の中濃度不純物
領域で挟まれた領域がチャネル領域である半導体層と、
該高濃度不純物領域の各々の部分を覆って、分断された
状態で設けられたソース電極およびドレイン電極と、該
チャネル領域上に設けられたエッチングストッパと、を
有する逆スタッガ型薄膜トランジスタの製造方法であっ
て、該チャネル領域の上にエッチングストッパを形成す
る工程と、該エッチングストッパをマスクとして、該半
導体層の中濃度不純物領域および高濃度不純物領域に不
純物をドーピングする工程と、該エッチングストッパお
よび該中濃度不純物領域を覆うようにしてフォトレジス
トを形成する工程と、該フォトレジストをマスクとし
て、該半導体層の高濃度不純物領域に不純物をドーピン
グする工程と、該フォトレジストを除去して該ソース電
極およびドレイン電極を形成する工程と、を有し、その
ことにより上記目的が達成される。
は、ゲート絶縁膜の一方側に設けられたゲート電極と、
該ゲート絶縁膜の他方側に５つの領域に区分されて形成
され、両側の最外部が高濃度不純物領域、該高濃度不純
物領域の内側が中濃度不純物領域、各々の中濃度不純物
領域で挟まれた領域がチャネル領域である半導体層と、
該高濃度不純物領域の各々の部分を覆って、分断された
状態で設けられたソース電極およびドレイン電極と、該
チャネル領域上に設けられたエッチングストッパと、を
有する逆スタッガ型薄膜トランジスタの製造方法であっ
て、該チャネル領域の上にエッチングストッパを形成す
る工程と、該エッチングストッパをマスクとして、該半
導体層の中濃度不純物領域および高濃度不純物領域に不
純物をドーピングする工程と、該エッチングストッパお
よび該中濃度不純物領域を覆うようにしてフォトレジス
トを形成する工程と、該フォトレジストをマスクとし
て、該半導体層の高濃度不純物領域に不純物をドーピン
グする工程と、該フォトレジストを除去して該ソース電
極およびドレイン電極を形成する工程と、を有し、その
ことにより上記目的が達成される。
【００１０】
【作用】ＴＦＴのソース電極およびドレイン電極の下に
形成されている高濃度不純物領域とＴＦＴのチャネル領
域との間に、高濃度不純物領域に比べて抵抗が高い中濃
度不純物領域が形成されている。このことにより、ＴＦ
Ｔのオフ電流が低減できる。また、上記中濃度不純物領
域および高濃度不純物領域は、アモルファスシリコンか
らなる半導体層に不純物をドーピングすることにより形
成されている。よって、ＴＦＴ製造工程を簡略化するこ
とができる。
形成されている高濃度不純物領域とＴＦＴのチャネル領
域との間に、高濃度不純物領域に比べて抵抗が高い中濃
度不純物領域が形成されている。このことにより、ＴＦ
Ｔのオフ電流が低減できる。また、上記中濃度不純物領
域および高濃度不純物領域は、アモルファスシリコンか
らなる半導体層に不純物をドーピングすることにより形
成されている。よって、ＴＦＴ製造工程を簡略化するこ
とができる。
【００１１】
【実施例】以下、本発明を図面を参照して説明する。
【００１２】図１は本発明の一実施例である逆スタッガ
型ＴＦＴの断面図である。このＴＦＴは、基板１上に、
ゲート電極２が形成され、その上に第１のゲート絶縁膜
３が形成されている。この状態で基板１全体を覆って、
第２のゲート絶縁膜４が形成されている。第２のゲート
絶縁膜４上のゲート電極２の上にあたる部分にはアモル
ファスシリコンからなる半導体層が形成され、その中央
部は真性アモルファスシリコンからなるチャネル領域５
となっている。チャネル領域５の両側は中濃度不純物領
域６とされ、その外側は高濃度不純物領域７ａ、７ｂと
されている。チャネル領域５の上にはエッチングストッ
パ８が形成されており、高濃度不純物領域７ａの上には
ソース電極９ａが形成され、高濃度不純物領域７ｂの上
にはドレイン電極９ｂが形成されている。ドレイン電極
９ｂ上には、絵素電極である透明電極10が形成されてい
る。
型ＴＦＴの断面図である。このＴＦＴは、基板１上に、
ゲート電極２が形成され、その上に第１のゲート絶縁膜
３が形成されている。この状態で基板１全体を覆って、
第２のゲート絶縁膜４が形成されている。第２のゲート
絶縁膜４上のゲート電極２の上にあたる部分にはアモル
ファスシリコンからなる半導体層が形成され、その中央
部は真性アモルファスシリコンからなるチャネル領域５
となっている。チャネル領域５の両側は中濃度不純物領
域６とされ、その外側は高濃度不純物領域７ａ、７ｂと
されている。チャネル領域５の上にはエッチングストッ
パ８が形成されており、高濃度不純物領域７ａの上には
ソース電極９ａが形成され、高濃度不純物領域７ｂの上
にはドレイン電極９ｂが形成されている。ドレイン電極
９ｂ上には、絵素電極である透明電極10が形成されてい
る。
【００１３】このＴＦＴの製造方法を以下に示す。
【００１４】まず、図２（ａ）に示すように、透明ガラ
スなどからなる基板１上に、金属薄膜などを約３４５０
オングストロームの厚みに積層する。この金属薄膜を所
望の形状、サイズにエッチングして、表面を陽極酸化す
る。このことにより、約１８００オングストロームの厚
みのゲート電極２と、約２２００オングストロームの厚
みの陽極酸化膜からなる第１のゲート絶縁膜３が形成さ
れる。次に、この状態の基板１全体を覆うように、シリ
コン酸化膜やシリコン窒化膜からなる約３０００オング
ストロームの厚みの第２の絶縁膜４をＣＶＤ法などによ
り形成する。第１のゲート絶縁膜３がゲート電極２上に
形成されているので、第２のゲート絶縁膜４にピンホー
ルなどが存在しても、ＴＦＴのリークによる表示不良が
生じることはない。
スなどからなる基板１上に、金属薄膜などを約３４５０
オングストロームの厚みに積層する。この金属薄膜を所
望の形状、サイズにエッチングして、表面を陽極酸化す
る。このことにより、約１８００オングストロームの厚
みのゲート電極２と、約２２００オングストロームの厚
みの陽極酸化膜からなる第１のゲート絶縁膜３が形成さ
れる。次に、この状態の基板１全体を覆うように、シリ
コン酸化膜やシリコン窒化膜からなる約３０００オング
ストロームの厚みの第２の絶縁膜４をＣＶＤ法などによ
り形成する。第１のゲート絶縁膜３がゲート電極２上に
形成されているので、第２のゲート絶縁膜４にピンホー
ルなどが存在しても、ＴＦＴのリークによる表示不良が
生じることはない。
【００１５】その後、第２のゲート絶縁膜４上のゲート
電極２の上方にあたる部分に、ＣＶＤ法により真性アモ
ルファスシリコンからなる３００〜１０００オングスト
ロームの厚みの半導体層を積層し、パターニングする。
この半導体層の上に、ｎ+型アモルファスシリコン膜か
らなる薄膜を１０００〜３０００オングストロームの厚
みに積層し、パターニングしてエッチングストッパ８を
形成する。
電極２の上方にあたる部分に、ＣＶＤ法により真性アモ
ルファスシリコンからなる３００〜１０００オングスト
ロームの厚みの半導体層を積層し、パターニングする。
この半導体層の上に、ｎ+型アモルファスシリコン膜か
らなる薄膜を１０００〜３０００オングストロームの厚
みに積層し、パターニングしてエッチングストッパ８を
形成する。
【００１６】次に、上記半導体層からチャネル領域５、
中濃度不純物領域６、高濃度不純物領域７ａ、７ｂを形
成する。中濃度不純物領域および高濃度不純物領域は、
以下に示すように、イオンドーピング装置またはイオン
注入装置などを用いて、半導体層に不純物を混入するこ
とにより形成される。まず、図２（ｂ）に示すように、
エッチングストッパ８をマスクとして、半導体層を燐
（Ｐ）イオンやヒ素（Ａｓ）イオンでドープする。例え
ば、加速電圧を２０〜８０ｋｅＶ、ドーズ量を１〜５×
１０13ｃｍ-2とすることにより、中濃度不純物領域の不
純物濃度をＮｎ＝１０18ｃｍ-3程度とすることができ
る。次に、図２（ｃ）に示すように、フォトレジスト12
を形成し、これをマスクとして、半導体層をＰイオンや
Ａｓイオンでドープする。例えば、加速電圧を２０〜８
０ｋｅＶ、ドーズ量を１〜５×１０15ｃｍ-2とすること
により、高濃度不純物領域の不純物濃度をＮｎ＝１０21
ｃｍ-3程度とすることができる。
中濃度不純物領域６、高濃度不純物領域７ａ、７ｂを形
成する。中濃度不純物領域および高濃度不純物領域は、
以下に示すように、イオンドーピング装置またはイオン
注入装置などを用いて、半導体層に不純物を混入するこ
とにより形成される。まず、図２（ｂ）に示すように、
エッチングストッパ８をマスクとして、半導体層を燐
（Ｐ）イオンやヒ素（Ａｓ）イオンでドープする。例え
ば、加速電圧を２０〜８０ｋｅＶ、ドーズ量を１〜５×
１０13ｃｍ-2とすることにより、中濃度不純物領域の不
純物濃度をＮｎ＝１０18ｃｍ-3程度とすることができ
る。次に、図２（ｃ）に示すように、フォトレジスト12
を形成し、これをマスクとして、半導体層をＰイオンや
Ａｓイオンでドープする。例えば、加速電圧を２０〜８
０ｋｅＶ、ドーズ量を１〜５×１０15ｃｍ-2とすること
により、高濃度不純物領域の不純物濃度をＮｎ＝１０21
ｃｍ-3程度とすることができる。
【００１７】その後、図２（ｄ）に示すように、フォト
レジスト12を除去する。このことにより、チャネル領域
５、中濃度不純物領域６、高濃度不純物領域７ａ、７ｂ
が得られる。
レジスト12を除去する。このことにより、チャネル領域
５、中濃度不純物領域６、高濃度不純物領域７ａ、７ｂ
が得られる。
【００１８】続いて、スパッタリングなどにより、金属
薄膜を約３０００オングストロームの厚みに積層し、パ
ターニングしてソース電極９ａおよびドレイン電極９ｂ
を形成する。さらに、ＩＴＯ膜などを３０００〜５００
０オングストロームの厚みに積層し、パターニングして
透明電極10とする。
薄膜を約３０００オングストロームの厚みに積層し、パ
ターニングしてソース電極９ａおよびドレイン電極９ｂ
を形成する。さらに、ＩＴＯ膜などを３０００〜５００
０オングストロームの厚みに積層し、パターニングして
透明電極10とする。
【００１９】このＴＦＴにおいては、高濃度不純物領域
とチャネル領域との間に形成されている中濃度不純物領
域において、高濃度不純物領域に比べて抵抗が高くなっ
ている。このため、ＴＦＴのオフ電流を少なくすること
ができる。また、上記チャネル領域、中濃度不純物領域
および高濃度不純物領域は、アモルファスシリコンから
なる半導体層に不純物をイオンドーピングすることによ
り形成されているので簡略な工程によりＴＦＴを製造す
ることができる。
とチャネル領域との間に形成されている中濃度不純物領
域において、高濃度不純物領域に比べて抵抗が高くなっ
ている。このため、ＴＦＴのオフ電流を少なくすること
ができる。また、上記チャネル領域、中濃度不純物領域
および高濃度不純物領域は、アモルファスシリコンから
なる半導体層に不純物をイオンドーピングすることによ
り形成されているので簡略な工程によりＴＦＴを製造す
ることができる。
【００２０】この実施例では、さらに、チャネル領域は
ゲート電極の幅より狭くなるのでチャネル領域が遮光さ
れ、チャネル領域の上にエッチングストッパが形成され
るのでチャネル部分が空気に触れることはない。よっ
て、ＴＦＴのオフ電流の上昇を防ぐことができる。
ゲート電極の幅より狭くなるのでチャネル領域が遮光さ
れ、チャネル領域の上にエッチングストッパが形成され
るのでチャネル部分が空気に触れることはない。よっ
て、ＴＦＴのオフ電流の上昇を防ぐことができる。
【００２１】この実施例では、不純物をｎ型としたが、
ｐ型不純物としてホウ素（Ｂ）を用いることもできる。
ｐ型不純物としてホウ素（Ｂ）を用いることもできる。
【００２２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、オフ電流が低減でき、製造工程が簡略化でき
る逆スタッガ型ＴＦＴを得ることができる。
によれば、オフ電流が低減でき、製造工程が簡略化でき
る逆スタッガ型ＴＦＴを得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である逆スタッガ型ＴＦＴの
断面図である。
断面図である。
【図２】本発明の一実施例である逆スタッガ型ＴＦＴの
製造工程図である。
製造工程図である。
【図３】従来の逆スタッガ型ＴＦＴの断面図である。
１ 基板 ２ ゲート電極 ３ 第１のゲート絶縁膜 ４ 第２のゲート絶縁膜 ５ チャネル ６ 中濃度不純物領域 ７ａ、７ｂ 高濃度不純物領域 ８ エッチングストッパ ９ａ ソース電極 ９ｂ ドレイン電極 １０ 透明電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 合田 洋 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 平田 貢祥 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項１】 ゲート絶縁膜の一方側に設けられたゲー
ト電極と、 該ゲート絶縁膜の他方側に５つの領域に区分されて形成
され、両側の最外部が高濃度不純物領域、該高濃度不純
物領域の内側が中濃度不純物領域、各々の中濃度不純物
領域で挟まれた領域がチャネル領域である半導体層と、 該高濃度不純物領域の各々の部分を覆って、分断された
状態で設けられたソース電極およびドレイン電極と、 該チャネル領域上に設けられたエッチングストッパと、 を有する逆スタッガ型薄膜トランジスタ。 - 【請求項２】 前記中濃度不純物領域の不純物濃度がＮ
ｎ＝１０18ｃｍ-3程度であり、前記高濃度不純物領域の
不純物濃度がＮｎ＝１０21ｃｍ-3程度である請求項１に
記載の逆スタッガ型薄膜トランジスタ。 - 【請求項３】 ゲート絶縁膜の一方側に設けられたゲー
ト電極と、 該ゲート絶縁膜の他方側に５つの領域に区分されて形成
され、両側の最外部が高濃度不純物領域、該高濃度不純
物領域の内側が中濃度不純物領域、各々の中濃度不純物
領域で挟まれた領域がチャネル領域である半導体層と、 該高濃度不純物領域の各々の部分を覆って、分断された
状態で設けられたソース電極およびドレイン電極と、 該チャネル領域上に設けられたエッチングストッパと、 を有する逆スタッガ型薄膜トランジスタの製造方法であ
って、 該チャネル領域の上にエッチングストッパを形成する工
程と、 該エッチングストッパをマスクとして、該半導体層の中
濃度不純物領域および高濃度不純物領域に不純物をドー
ピングする工程と、 該エッチングストッパおよび該中濃度不純物領域を覆う
ようにしてフォトレジストを形成する工程と、 該フォトレジストをマスクとして、該半導体層の高濃度
不純物領域に不純物をドーピングする工程と、 該フォトレジストを除去して該ソース電極およびドレイ
ン電極を形成する工程と、 を有する逆スタッガ型薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22623592A JPH0677485A (ja) | 1992-08-25 | 1992-08-25 | 逆スタッガ型薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22623592A JPH0677485A (ja) | 1992-08-25 | 1992-08-25 | 逆スタッガ型薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677485A true JPH0677485A (ja) | 1994-03-18 |
Family
ID=16842015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22623592A Pending JPH0677485A (ja) | 1992-08-25 | 1992-08-25 | 逆スタッガ型薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677485A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156504A (ja) * | 1998-09-04 | 2000-06-06 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
| US6204519B1 (en) * | 1996-03-10 | 2001-03-20 | Semicondutor Energy Laboratory Co., Ltd. | Thin film semiconductor device |
| US8519393B2 (en) | 2009-12-10 | 2013-08-27 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2015005757A (ja) * | 2009-02-13 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20150034933A1 (en) * | 2013-07-30 | 2015-02-05 | Lg Display Co., Ltd. | Organic light emitting diode display having thin film transistor substrate using oxide semiconductor and method for manufacturing the same |
-
1992
- 1992-08-25 JP JP22623592A patent/JPH0677485A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204519B1 (en) * | 1996-03-10 | 2001-03-20 | Semicondutor Energy Laboratory Co., Ltd. | Thin film semiconductor device |
| US6458635B2 (en) * | 1996-03-10 | 2002-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film semiconductor device |
| US6977192B2 (en) | 1996-03-10 | 2005-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film semiconductor device |
| US7763503B2 (en) | 1996-03-10 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device and method of manufacturing the same |
| JP2000156504A (ja) * | 1998-09-04 | 2000-06-06 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
| JP4493741B2 (ja) * | 1998-09-04 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2015005757A (ja) * | 2009-02-13 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8519393B2 (en) | 2009-12-10 | 2013-08-27 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US20150034933A1 (en) * | 2013-07-30 | 2015-02-05 | Lg Display Co., Ltd. | Organic light emitting diode display having thin film transistor substrate using oxide semiconductor and method for manufacturing the same |
| US9318616B2 (en) * | 2013-07-30 | 2016-04-19 | Lg Display Co., Ltd. | Organic light emitting diode display having thin film transistor substrate using oxide semiconductor |
| US10134877B2 (en) | 2013-07-30 | 2018-11-20 | Lg Display Co., Ltd. | Organic light emitting diode display having thin film transistor substrate using oxide semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3762002B2 (ja) | 薄膜トランジスタ、及び液晶表示装置 | |
| US5712494A (en) | Thin film field effect transistor having an extension portion acting as a light shield and back gate | |
| US5488005A (en) | Process for manufacturing an offset gate structure thin film transistor | |
| JPH05142577A (ja) | マトリクス回路駆動装置 | |
| JPH05129608A (ja) | 半導体装置 | |
| KR100532082B1 (ko) | 다결정 박막트랜지스터 및 그 제조방법 | |
| US5767531A (en) | Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus | |
| JP2618534B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH08250742A (ja) | 半導体装置 | |
| JP2798537B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0613405A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
| JPH01309378A (ja) | 薄膜半導体素子 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH08148694A (ja) | 薄膜トランジスタ | |
| JP3777873B2 (ja) | 薄膜トランジスタ、アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP4100655B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JPH04369229A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP3325356B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH07162007A (ja) | アクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990315 |