JPH0677447A - 半導体薄膜素子の製造方法 - Google Patents
半導体薄膜素子の製造方法Info
- Publication number
- JPH0677447A JPH0677447A JP22764592A JP22764592A JPH0677447A JP H0677447 A JPH0677447 A JP H0677447A JP 22764592 A JP22764592 A JP 22764592A JP 22764592 A JP22764592 A JP 22764592A JP H0677447 A JPH0677447 A JP H0677447A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- layer
- adhesive
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 162
- 239000010409 thin film Substances 0.000 title claims abstract description 120
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000013078 crystal Substances 0.000 claims abstract description 40
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 39
- 239000011737 fluorine Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000000853 adhesive Substances 0.000 claims abstract description 36
- 230000001070 adhesive effect Effects 0.000 claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000009499 grossing Methods 0.000 claims abstract description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 8
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 5
- 229920006332 epoxy adhesive Polymers 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 239000000565 sealant Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000003595 mist Substances 0.000 claims 1
- 238000007645 offset printing Methods 0.000 claims 1
- 239000003566 sealing material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 165
- 239000012790 adhesive layer Substances 0.000 abstract description 10
- 239000004593 Epoxy Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 3
- 239000010453 quartz Substances 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 6
- 238000000227 grinding Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】 単結晶半導体基板３の上に酸化膜層２を挟ん
で形成された半導体薄膜回路層１と担体層５とを含フッ
素エポキシ系接着剤４により接着し、その後前記単結晶
半導体基板３を除去する。または、半導体薄膜回路層１
の上に二酸化珪素を主成分とする平滑化層を形成した
後、担体層５を含フッ素エポキシ系接着剤４により接着
し、その後前記単結晶半導体基板３を除去する。 【効果】 単結晶半導体基板を除去する際に半導体薄膜
回路層の剥離もしくは破壊を生じないので、半導体薄膜
素子の製造歩留まりを大幅に向上することができる。
で形成された半導体薄膜回路層１と担体層５とを含フッ
素エポキシ系接着剤４により接着し、その後前記単結晶
半導体基板３を除去する。または、半導体薄膜回路層１
の上に二酸化珪素を主成分とする平滑化層を形成した
後、担体層５を含フッ素エポキシ系接着剤４により接着
し、その後前記単結晶半導体基板３を除去する。 【効果】 単結晶半導体基板を除去する際に半導体薄膜
回路層の剥離もしくは破壊を生じないので、半導体薄膜
素子の製造歩留まりを大幅に向上することができる。
Description
【０００１】
【産業上の利用分野】この発明は、主として直視型表示
装置や投影型表示装置に用いられるアクティブマトリク
ス型液晶表示装置に組み込まれる半導体薄膜素子の製造
方法に関する。
装置や投影型表示装置に用いられるアクティブマトリク
ス型液晶表示装置に組み込まれる半導体薄膜素子の製造
方法に関する。
【０００２】
【従来の技術】上記アクティブマトリクス型液晶表示装
置に組み込まれる半導体薄膜素子の従来の製造方法は次
の様な工程から成り立っている。 （Ａ）単結晶半導体基板の上に酸化膜を挟んで形成され
た単結晶半導体層を半導体微細加工で半導体薄膜回路層
とする工程。
置に組み込まれる半導体薄膜素子の従来の製造方法は次
の様な工程から成り立っている。 （Ａ）単結晶半導体基板の上に酸化膜を挟んで形成され
た単結晶半導体層を半導体微細加工で半導体薄膜回路層
とする工程。
【０００３】（Ｂ）単結晶薄膜回路層と担体層とを接着
層を介して貼合わせる工程。 （Ｃ）単結晶半導体基板の酸化膜層と半導体薄膜回路層
を残して研削もしくはエッチングにより単結晶半導体基
板を除去する工程。
層を介して貼合わせる工程。 （Ｃ）単結晶半導体基板の酸化膜層と半導体薄膜回路層
を残して研削もしくはエッチングにより単結晶半導体基
板を除去する工程。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法においては次の様な問題点を有している。
従来の製造方法で単結晶半導体基板を除去する際には、
まず研削により６２５μｍの厚みを１２５μｍ程度にな
るまで削り取り、次に異方性エッチングにより酸化膜層
を停止層として残りの部分を除去するという方法を取っ
ている。この際、エッチングが進行し、単結晶半導体基
板の厚みが薄くなるにしたがって、エッチング液が担体
層と接着層の界面に外周から進入し、接着層を侵すこと
によって半導体薄膜回路層が周縁部より剥離し、エッチ
ングが終了する以前に半導体薄膜回路層が破壊するとい
う問題が生じる。また、半導体薄膜回路層のパターンの
段差が大きい場合には、エッチングが進行し、単結晶半
導体基板の厚みが薄くなるに従って、それまで単結晶半
導体基板の厚みによって抑え込まれていたパターン段差
部分に集中している応力が解放され、そこを起点として
半導体薄膜回路層の剥離を生じるという問題点もあっ
た。
来の製造方法においては次の様な問題点を有している。
従来の製造方法で単結晶半導体基板を除去する際には、
まず研削により６２５μｍの厚みを１２５μｍ程度にな
るまで削り取り、次に異方性エッチングにより酸化膜層
を停止層として残りの部分を除去するという方法を取っ
ている。この際、エッチングが進行し、単結晶半導体基
板の厚みが薄くなるにしたがって、エッチング液が担体
層と接着層の界面に外周から進入し、接着層を侵すこと
によって半導体薄膜回路層が周縁部より剥離し、エッチ
ングが終了する以前に半導体薄膜回路層が破壊するとい
う問題が生じる。また、半導体薄膜回路層のパターンの
段差が大きい場合には、エッチングが進行し、単結晶半
導体基板の厚みが薄くなるに従って、それまで単結晶半
導体基板の厚みによって抑え込まれていたパターン段差
部分に集中している応力が解放され、そこを起点として
半導体薄膜回路層の剥離を生じるという問題点もあっ
た。
【０００５】本発明は、上述した従来の問題点を解決す
るためになされたものであり、単結晶半導体基板の上に
酸化膜層を挟んで形成された半導体薄膜回路層と担体層
とを接着し、その後前記酸化膜層と前記半導体薄膜回路
層を残して前記単結晶半導体基板を除去することを特徴
とする半導体薄膜素子に関する新規な製造方法を提供す
ることを目的とする。
るためになされたものであり、単結晶半導体基板の上に
酸化膜層を挟んで形成された半導体薄膜回路層と担体層
とを接着し、その後前記酸化膜層と前記半導体薄膜回路
層を残して前記単結晶半導体基板を除去することを特徴
とする半導体薄膜素子に関する新規な製造方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明では、単結晶半導体基板の上に酸化膜層を挟ん
で形成された半導体薄膜回路層と担体層とを接着した
後、前記酸化膜層と前記半導体薄膜回路層を残して前記
単結晶半導体基板を除去する半導体薄膜素子の製造方法
において、前記半導体薄膜回路層と前記担体層を含フッ
素エポキシ系接着剤で接着することを特徴とした。もし
くは、単結晶半導体基板の上に酸化膜層を挟んで形成さ
れた半導体薄膜回路層と担体層とを接着した後、前記酸
化膜層と前記半導体薄膜回路層を残して前記単結晶半導
体基板を除去する半導体薄膜素子の製造方法において、
前記半導体薄膜回路層の上に二酸化珪素を主成分とする
平滑化層を形成した後、担体層を含フッ素エポキシ系接
着剤により接着することを特徴とした。
に本発明では、単結晶半導体基板の上に酸化膜層を挟ん
で形成された半導体薄膜回路層と担体層とを接着した
後、前記酸化膜層と前記半導体薄膜回路層を残して前記
単結晶半導体基板を除去する半導体薄膜素子の製造方法
において、前記半導体薄膜回路層と前記担体層を含フッ
素エポキシ系接着剤で接着することを特徴とした。もし
くは、単結晶半導体基板の上に酸化膜層を挟んで形成さ
れた半導体薄膜回路層と担体層とを接着した後、前記酸
化膜層と前記半導体薄膜回路層を残して前記単結晶半導
体基板を除去する半導体薄膜素子の製造方法において、
前記半導体薄膜回路層の上に二酸化珪素を主成分とする
平滑化層を形成した後、担体層を含フッ素エポキシ系接
着剤により接着することを特徴とした。
【０００７】
【作用】上記のように構成された半導体薄膜素子におい
ては、単結晶半導体基板の上に酸化膜層を挟んで形成さ
れた半導体薄膜回路層と担体層とを耐薬品性の高い含フ
ッ素エポキシ系接着剤により接着したので、その後単結
晶半導体基板を酸化膜層を停止層としてエッチングによ
り除去する際に接着層が侵されることがなくなり、半導
体薄膜回路層の周縁部からの剥離もしくは破壊などを起
こすことなくエッチングを終了できる。また、単結晶半
導体基板の上に酸化膜層を挟んで形成された半導体薄膜
回路層の上に二酸化珪素を主成分とする平滑化層を形成
した後、担体層を含フッ素エポキシ系接着剤により接着
したので、その後単結晶半導体基板を酸化層を停止層と
してエッチングにより除去する際には、半導体薄膜回路
層の段差が平滑化層により平滑になり、段差部分に集中
していた応力が分散されるため、エッチングが進行し、
単結晶半導体基板の厚みが薄くなっても半導体薄膜回路
層の剥離を防止できる。
ては、単結晶半導体基板の上に酸化膜層を挟んで形成さ
れた半導体薄膜回路層と担体層とを耐薬品性の高い含フ
ッ素エポキシ系接着剤により接着したので、その後単結
晶半導体基板を酸化膜層を停止層としてエッチングによ
り除去する際に接着層が侵されることがなくなり、半導
体薄膜回路層の周縁部からの剥離もしくは破壊などを起
こすことなくエッチングを終了できる。また、単結晶半
導体基板の上に酸化膜層を挟んで形成された半導体薄膜
回路層の上に二酸化珪素を主成分とする平滑化層を形成
した後、担体層を含フッ素エポキシ系接着剤により接着
したので、その後単結晶半導体基板を酸化層を停止層と
してエッチングにより除去する際には、半導体薄膜回路
層の段差が平滑化層により平滑になり、段差部分に集中
していた応力が分散されるため、エッチングが進行し、
単結晶半導体基板の厚みが薄くなっても半導体薄膜回路
層の剥離を防止できる。
【０００８】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。図１（Ａ）〜（Ｅ）は、本発明の半導体薄膜素子の
製造方法の第１実施例の断面図である。
る。図１（Ａ）〜（Ｅ）は、本発明の半導体薄膜素子の
製造方法の第１実施例の断面図である。
【０００９】まず、図１（Ａ）に示すように、例えばシ
リコンからなる単結晶半導体基板３上にシリコン酸化膜
からなる酸化膜層２を形成し、さらにその上にシリコン
上に半導体微細技術により集積回路を形成した半導体薄
膜回路層１を形成する。次に図１（Ｂ）に示すように含
フッ素エポキシ系接着剤４により接着剤層を形成する。
さらに図１（Ｃ）に示すように、半導体薄膜回路層１
と担体層５とを含フッ素エポキシ系接着剤４で接着し、
その後硬化させる。担体層２はガラス、石英などの絶縁
体である。ここで、半導体薄膜回路層１と担体層５とを
接着するための含フッ素エポキシ系接着剤４の硬化機構
としては、紫外線硬化型、熱硬化型、２液硬化型のいず
れでもよい。
リコンからなる単結晶半導体基板３上にシリコン酸化膜
からなる酸化膜層２を形成し、さらにその上にシリコン
上に半導体微細技術により集積回路を形成した半導体薄
膜回路層１を形成する。次に図１（Ｂ）に示すように含
フッ素エポキシ系接着剤４により接着剤層を形成する。
さらに図１（Ｃ）に示すように、半導体薄膜回路層１
と担体層５とを含フッ素エポキシ系接着剤４で接着し、
その後硬化させる。担体層２はガラス、石英などの絶縁
体である。ここで、半導体薄膜回路層１と担体層５とを
接着するための含フッ素エポキシ系接着剤４の硬化機構
としては、紫外線硬化型、熱硬化型、２液硬化型のいず
れでもよい。
【００１０】図１（Ｄ）は、酸化膜層２と半導体薄膜回
路層１を残して、単結晶半導体基板３を除去する途中の
図である。単結晶半導体基板３を除去する方法としては
研磨、エッチングなどの方法が考えられるが、本実施例
では研削により単結晶半導体基板３を最初の厚みに対し
８０％程度除去した。
路層１を残して、単結晶半導体基板３を除去する途中の
図である。単結晶半導体基板３を除去する方法としては
研磨、エッチングなどの方法が考えられるが、本実施例
では研削により単結晶半導体基板３を最初の厚みに対し
８０％程度除去した。
【００１１】図１（Ｅ）は、図１（Ｄ）における残りの
半導体単結晶基板３を除去した図である。除去する方法
としてはエッチングを用い、この際、酸化膜層２はエッ
チングの停止層として用いることができる。上記のよう
に製造された半導体薄膜素子においては、エッチングが
進行し、単結晶半導体基板が薄くなっても、エッチング
液により含フッ素エポキシ系接着剤が侵されることがな
いので、半導体薄膜回路層が周辺部から剥離せずにエッ
チングを終了できた。
半導体単結晶基板３を除去した図である。除去する方法
としてはエッチングを用い、この際、酸化膜層２はエッ
チングの停止層として用いることができる。上記のよう
に製造された半導体薄膜素子においては、エッチングが
進行し、単結晶半導体基板が薄くなっても、エッチング
液により含フッ素エポキシ系接着剤が侵されることがな
いので、半導体薄膜回路層が周辺部から剥離せずにエッ
チングを終了できた。
【００１２】図２（Ａ）〜（Ｆ）は、本発明の半導体薄
膜素子の製造方法の第２実施例の断面図である。まず、
図２（Ａ）に示すように、例えばシリコンからなる単結
晶半導体基板３上にシリコン酸化膜からなる酸化膜層２
を形成し、さらにその上にシリコン上に半導体微細技術
により集積回路を形成した半導体薄膜回路層１を形成す
る。
膜素子の製造方法の第２実施例の断面図である。まず、
図２（Ａ）に示すように、例えばシリコンからなる単結
晶半導体基板３上にシリコン酸化膜からなる酸化膜層２
を形成し、さらにその上にシリコン上に半導体微細技術
により集積回路を形成した半導体薄膜回路層１を形成す
る。
【００１３】次に図２（Ｂ）に示すように、半導体薄膜
回路層１の上に、スピンコ−ト法等を用いて二酸化珪素
を主成分とする平滑化層６を形成し、半導体薄膜回路層
１の表面の凹凸を平滑化する。 次に図２（Ｃ）に示す
ように含フッ素エポキシ系接着剤４により接着剤層を形
成する。
回路層１の上に、スピンコ−ト法等を用いて二酸化珪素
を主成分とする平滑化層６を形成し、半導体薄膜回路層
１の表面の凹凸を平滑化する。 次に図２（Ｃ）に示す
ように含フッ素エポキシ系接着剤４により接着剤層を形
成する。
【００１４】さらに図２（Ｄ）に示すように、半導体薄
膜回路層１と担体層５とを平滑化層６を介して含フッ素
エポキシ系接着剤４で接着し、その後硬化させる。担体
層５はガラス、石英などの絶縁体である。ここで、半導
体薄膜回路層１と担体層５とを接着するための含フッ素
エポキシ系接着剤４の硬化機構としては、紫外線硬化
型、熱硬化型、２液硬化型のいずれでもよい。
膜回路層１と担体層５とを平滑化層６を介して含フッ素
エポキシ系接着剤４で接着し、その後硬化させる。担体
層５はガラス、石英などの絶縁体である。ここで、半導
体薄膜回路層１と担体層５とを接着するための含フッ素
エポキシ系接着剤４の硬化機構としては、紫外線硬化
型、熱硬化型、２液硬化型のいずれでもよい。
【００１５】図２（Ｅ）は、酸化膜層２と半導体薄膜回
路層１を残して、単結晶半導体基板３を除去する途中の
図である。単結晶半導体基板３を除去する方法としては
研磨、エッチングなどの方法が考えられるが、本実施例
では研削により単結晶半導体基板３を最初の厚みに対し
８０％程度除去した。
路層１を残して、単結晶半導体基板３を除去する途中の
図である。単結晶半導体基板３を除去する方法としては
研磨、エッチングなどの方法が考えられるが、本実施例
では研削により単結晶半導体基板３を最初の厚みに対し
８０％程度除去した。
【００１６】図１（Ｅ）は、図１（Ｄ）における残りの
半導体単結晶基板３を除去した図である。除去する方法
としてはエッチングを用い、この際、酸化膜層２はエッ
チングの停止層として用いることができる。上記のよう
に製造された半導体薄膜素子においては、エッチングが
進行し、単結晶半導体基板が薄くなっても、半導体薄膜
回路層は平滑化層により表面の凸凹が平滑化されている
ために、凹凸の段差部分に集中していた応力が分散され
るため、半導体薄膜回路層の剥離を起こさずにエッチン
グを終了できた。
半導体単結晶基板３を除去した図である。除去する方法
としてはエッチングを用い、この際、酸化膜層２はエッ
チングの停止層として用いることができる。上記のよう
に製造された半導体薄膜素子においては、エッチングが
進行し、単結晶半導体基板が薄くなっても、半導体薄膜
回路層は平滑化層により表面の凸凹が平滑化されている
ために、凹凸の段差部分に集中していた応力が分散され
るため、半導体薄膜回路層の剥離を起こさずにエッチン
グを終了できた。
【００１７】図３は、本発明の第１実施例もしくは第２
実施例において含フッ素エポキシ系接着剤の厚みを制御
した半導体薄膜素子の断面図である。接着剤の厚みを制
御するには、透明な樹脂球７を含フッ素エポキシ系接着
剤４中に混入させた後半導体薄膜回路１上に塗布する
か、もしくは透明な樹脂球７を半導体薄膜回路層１上に
所定の密度で分散させた後、含フッ素エポキシ系接着剤
４を塗布し、その後担体層を接着することにより得られ
る。このように接着剤層の厚みを一定に制御することに
より、半導体単結晶基板を研削もしくはエッチングによ
って除去する際に均一に除去ができるため、半導体薄膜
回路層の剥離をより確実に防止できる。
実施例において含フッ素エポキシ系接着剤の厚みを制御
した半導体薄膜素子の断面図である。接着剤の厚みを制
御するには、透明な樹脂球７を含フッ素エポキシ系接着
剤４中に混入させた後半導体薄膜回路１上に塗布する
か、もしくは透明な樹脂球７を半導体薄膜回路層１上に
所定の密度で分散させた後、含フッ素エポキシ系接着剤
４を塗布し、その後担体層を接着することにより得られ
る。このように接着剤層の厚みを一定に制御することに
より、半導体単結晶基板を研削もしくはエッチングによ
って除去する際に均一に除去ができるため、半導体薄膜
回路層の剥離をより確実に防止できる。
【００１８】図４は、本発明の第１実施例もしくは第２
実施例において担体層と半導体薄膜回路とを接着する手
段の１つを示した説明図である。担体層５および半導体
薄膜回路層１のうち少なくとも一方に含フッ素エポキシ
系接着剤４を塗布し、お互いを対向させて貼り合わせ、
その後接着剤を硬化させる事で接着を完了する。
実施例において担体層と半導体薄膜回路とを接着する手
段の１つを示した説明図である。担体層５および半導体
薄膜回路層１のうち少なくとも一方に含フッ素エポキシ
系接着剤４を塗布し、お互いを対向させて貼り合わせ、
その後接着剤を硬化させる事で接着を完了する。
【００１９】図５は、図４において担体層もしくは半導
体薄膜回路層に接着剤を塗布する１つの方法の説明図で
ある。ロール８上には所定の形状（塗布したい形状）を
形どった凸版９が貼布されており、上記凸版９上にはロ
ール８から含フッ素エポキシ系接着剤４が転写される。
接着剤４の転写後ロール８あるいは半導体薄膜回路層１
を相対的に移動させて上記ロール８上の凸版９から、半
導体薄膜回路層１上に所定パターンの接着剤４を転写す
る。
体薄膜回路層に接着剤を塗布する１つの方法の説明図で
ある。ロール８上には所定の形状（塗布したい形状）を
形どった凸版９が貼布されており、上記凸版９上にはロ
ール８から含フッ素エポキシ系接着剤４が転写される。
接着剤４の転写後ロール８あるいは半導体薄膜回路層１
を相対的に移動させて上記ロール８上の凸版９から、半
導体薄膜回路層１上に所定パターンの接着剤４を転写す
る。
【００２０】図６は、図４において担体層もしくは半導
体薄膜回路層に接着剤を塗布する他の方法の説明図であ
る。含フッ素エポキシ系接着剤４は溶媒によって希釈さ
れスプレーのノズルから噴出することにより霧状の液滴
化された接着剤１１となって担体層５もしくは半導体薄
膜回路層１上に堆積する。このとき担体層５もしくは半
導体薄膜回路層１は搬送ベルト１２により搬送され図中
左から右へ移動している。液滴化された接着剤１１が堆
積された担体層５もしくは半導体薄膜回路層１はそのま
ま搬送ベルト１２により搬送される途中で溶媒が揮発
し、接着剤だけが均一に塗布される。
体薄膜回路層に接着剤を塗布する他の方法の説明図であ
る。含フッ素エポキシ系接着剤４は溶媒によって希釈さ
れスプレーのノズルから噴出することにより霧状の液滴
化された接着剤１１となって担体層５もしくは半導体薄
膜回路層１上に堆積する。このとき担体層５もしくは半
導体薄膜回路層１は搬送ベルト１２により搬送され図中
左から右へ移動している。液滴化された接着剤１１が堆
積された担体層５もしくは半導体薄膜回路層１はそのま
ま搬送ベルト１２により搬送される途中で溶媒が揮発
し、接着剤だけが均一に塗布される。
【００２１】図７、図８は、本発明の第１実施例もしく
は第２実施例において、担体層と半導体薄膜回路とを接
着する手段の１つを示した説明図である。担体層５と半
導体薄膜回路層１は外周部に枠状のシール剤１３を形成
した後、対向して貼り合わされる。この際、枠状のシー
ル剤の１部に注入口１４を形成する。枠状のシール剤と
しては、熱硬化性樹脂、紫外線硬化性樹脂等を用いる。
又、担体層５と半導体薄膜回路層１を貼り合わせる前に
対向する面のいずれか一方の上に透明な樹脂球（図示し
ない）を分散させ、その後貼り合わせる事により上記担
体層５と半導体薄膜回路層１の間に細隙を形成する。
は第２実施例において、担体層と半導体薄膜回路とを接
着する手段の１つを示した説明図である。担体層５と半
導体薄膜回路層１は外周部に枠状のシール剤１３を形成
した後、対向して貼り合わされる。この際、枠状のシー
ル剤の１部に注入口１４を形成する。枠状のシール剤と
しては、熱硬化性樹脂、紫外線硬化性樹脂等を用いる。
又、担体層５と半導体薄膜回路層１を貼り合わせる前に
対向する面のいずれか一方の上に透明な樹脂球（図示し
ない）を分散させ、その後貼り合わせる事により上記担
体層５と半導体薄膜回路層１の間に細隙を形成する。
【００２２】図８は、細隙内に接着剤を注入するための
装置の概略を示す説明図である。枠状のシール剤１３に
よって内部に細隙を形成された半導体薄膜回路層１と担
体層５は耐圧容器１６の内部に懸吊され、下部に注入口
１４がくるように配置される。この耐圧容器１６は排気
バルブ１７を介して排気系に接続され、排気バルブ１８
を介して吸気ができるようになっており、また底部には
含フッ素エポキシ系系接着剤４の入った接着剤ため容器
１５が置かれている。
装置の概略を示す説明図である。枠状のシール剤１３に
よって内部に細隙を形成された半導体薄膜回路層１と担
体層５は耐圧容器１６の内部に懸吊され、下部に注入口
１４がくるように配置される。この耐圧容器１６は排気
バルブ１７を介して排気系に接続され、排気バルブ１８
を介して吸気ができるようになっており、また底部には
含フッ素エポキシ系系接着剤４の入った接着剤ため容器
１５が置かれている。
【００２３】上記構成において、まず排気バルブ１７を
開いて排気系を作動させ耐圧容器１６と半導体薄膜回路
層１と担体層５を排気する。これによって半導体薄膜回
路層１と担体層５の間の細隙内の気体は速やかに排気さ
れ真空状態になる。また、この時、接着剤ため容器１５
内の含フッ素エポキシ系接着剤４にとけ込んでいた空気
も排除できる。排気が充分行われた後、排気バルブ１７
を閉じ、懸吊された半導体薄膜回路層１と担体層５の注
入口１４を含フッ素エポキシ系接着剤４に浸漬する。
開いて排気系を作動させ耐圧容器１６と半導体薄膜回路
層１と担体層５を排気する。これによって半導体薄膜回
路層１と担体層５の間の細隙内の気体は速やかに排気さ
れ真空状態になる。また、この時、接着剤ため容器１５
内の含フッ素エポキシ系接着剤４にとけ込んでいた空気
も排除できる。排気が充分行われた後、排気バルブ１７
を閉じ、懸吊された半導体薄膜回路層１と担体層５の注
入口１４を含フッ素エポキシ系接着剤４に浸漬する。
【００２４】次に吸気バルブ１８を開き、空気もしくは
窒素ガスを流入すると含フッ素エポキシ系接着剤４の液
面が加圧される。これによって、半導体薄膜回路層１と
担体層５の間の細隙内に含フッ素エポキシ系接着剤４が
注入される。細隙内を含フッ素エポキシ系接着剤５が満
たしたのち、半導体薄膜回路層１と担体層５を耐圧容器
１５内から取り出し、含フッ素エポキシ系接着剤４を硬
化して接着を完了する。このような方法によると気泡が
なく均一な厚みの接着剤層を形成できるので半導体薄膜
回路層と担体層の良好な接着ができる。
窒素ガスを流入すると含フッ素エポキシ系接着剤４の液
面が加圧される。これによって、半導体薄膜回路層１と
担体層５の間の細隙内に含フッ素エポキシ系接着剤４が
注入される。細隙内を含フッ素エポキシ系接着剤５が満
たしたのち、半導体薄膜回路層１と担体層５を耐圧容器
１５内から取り出し、含フッ素エポキシ系接着剤４を硬
化して接着を完了する。このような方法によると気泡が
なく均一な厚みの接着剤層を形成できるので半導体薄膜
回路層と担体層の良好な接着ができる。
【００２５】図９は本発明の第１実施例もしくは第２実
施例において、担体層と半導体薄膜回路層とを接着する
手段の１つを示した説明図である。まず、担体層５もし
くは半導体薄膜回路層１の上に枠状のシ−ル材１３を形
成する。枠状シ−ル材としては、熱硬化性樹脂、紫外線
硬化性樹脂等を用いる。次に、担体層５もしくは半導体
薄膜回路層１の上の上記シ−ル材１３により囲まれた部
分のほぼ中央部に含フッ素エポキシ系接着剤４を一回も
しくは数回に分けて滴下する。この時、担体層５と半導
体薄膜回路層１の間隔を一定に保つために透明な樹脂球
（図示せず）を含フッ素エポキシ系接着剤４中に混入さ
せ滴下するか、または担体層５もしくは半導体薄膜回路
層１の上に分散させたのち含フッ素エポキシ系接着剤４
を滴下する。
施例において、担体層と半導体薄膜回路層とを接着する
手段の１つを示した説明図である。まず、担体層５もし
くは半導体薄膜回路層１の上に枠状のシ−ル材１３を形
成する。枠状シ−ル材としては、熱硬化性樹脂、紫外線
硬化性樹脂等を用いる。次に、担体層５もしくは半導体
薄膜回路層１の上の上記シ−ル材１３により囲まれた部
分のほぼ中央部に含フッ素エポキシ系接着剤４を一回も
しくは数回に分けて滴下する。この時、担体層５と半導
体薄膜回路層１の間隔を一定に保つために透明な樹脂球
（図示せず）を含フッ素エポキシ系接着剤４中に混入さ
せ滴下するか、または担体層５もしくは半導体薄膜回路
層１の上に分散させたのち含フッ素エポキシ系接着剤４
を滴下する。
【００２６】図１０は真空貼り合わせ装置の概略図であ
る。担体層５と半導体薄膜回路層１の両者のうち枠状の
シ−ル材１３が形成され、含フッ素エポキシ系接着剤４
を滴下された層の方を下に、そうでない方の層を上にし
て、貼り合わされる面を向かい合わせに配置される。両
者を貼り合わせるにはまず排気バルブ１７を開いて排気
系を作動させ耐圧容器１６内を排気する。また、この
時、半導体薄膜回路層１もしくは担体層５上に滴下され
た含フッ素エポキシ系接着剤４にとけ込んでいた空気も
排除できる。排気が充分行われた後、半導体薄膜回路層
１と担体層５とを貼り合わせる。次に吸気バルブ１８を
開き、空気もしくは窒素ガスを流入させ大気圧に戻した
のち半導体薄膜回路層１と担体層５を取出し、含フッ素
エポキシ系接着剤４とシ−ル剤１３を硬化させ接着を完
了する。このような方法によると気泡がなく均一な厚み
の接着剤層を形成できるので半導体薄膜回路層と担体層
の良好な接着ができるだけでなく、高価な含フッ素エポ
キシ系接着剤の使用量を節約できる。
る。担体層５と半導体薄膜回路層１の両者のうち枠状の
シ−ル材１３が形成され、含フッ素エポキシ系接着剤４
を滴下された層の方を下に、そうでない方の層を上にし
て、貼り合わされる面を向かい合わせに配置される。両
者を貼り合わせるにはまず排気バルブ１７を開いて排気
系を作動させ耐圧容器１６内を排気する。また、この
時、半導体薄膜回路層１もしくは担体層５上に滴下され
た含フッ素エポキシ系接着剤４にとけ込んでいた空気も
排除できる。排気が充分行われた後、半導体薄膜回路層
１と担体層５とを貼り合わせる。次に吸気バルブ１８を
開き、空気もしくは窒素ガスを流入させ大気圧に戻した
のち半導体薄膜回路層１と担体層５を取出し、含フッ素
エポキシ系接着剤４とシ−ル剤１３を硬化させ接着を完
了する。このような方法によると気泡がなく均一な厚み
の接着剤層を形成できるので半導体薄膜回路層と担体層
の良好な接着ができるだけでなく、高価な含フッ素エポ
キシ系接着剤の使用量を節約できる。
【００２７】
【発明の効果】以上述べてきたように本発明半導体薄膜
回路層と担体層とを耐薬品性が優れた含フッ素エポキシ
系接着剤により接着したとにより半導体薄膜素子を歩留
まりよく製造することができるという優れた効果を有し
ている。
回路層と担体層とを耐薬品性が優れた含フッ素エポキシ
系接着剤により接着したとにより半導体薄膜素子を歩留
まりよく製造することができるという優れた効果を有し
ている。
【図１】本発明の半導体薄膜素子の製造方法の第１実施
例の断面図である。
例の断面図である。
【図２】本発明の半導体薄膜素子の製造方法の第２実施
例の断面図である。
例の断面図である。
【図３】本発明の半導体薄膜素子の製造方法の実施例に
おける断面拡大図である。
おける断面拡大図である。
【図４】担体層と半導体薄膜回路とを接着する手段の１
つを示した説明図である。
つを示した説明図である。
【図５】担体層もしくは半導体薄膜回路層に接着剤を塗
布する１つの方法の説明図である。
布する１つの方法の説明図である。
【図６】担体層もしくは半導体薄膜回路層に接着剤を塗
布する他の方法の説明図である。
布する他の方法の説明図である。
【図７】担体層と半導体薄膜回路とを接着する手段の１
つを示した説明図である。
つを示した説明図である。
【図８】細隙内に接着剤を注入するための装置の概略を
示す説明図である。
示す説明図である。
【図９】担体層と半導体薄膜回路とを接着する手段の１
つを示した説明図である。
つを示した説明図である。
【図１０】真空貼り合わせ装置の概略を示す説明図であ
る。
る。
１ 半導体薄膜回路層 ２ 酸化膜層 ３ 単結晶半導体基板 ４ 含フッ素エポキシ系接着剤 ５ 担体層 ６ 平滑化層 ７ 樹脂球 ８ ロール ９ 凸版 １０ ノズル １１ 液滴化した接着剤 １２ 搬送ベルト １３ シール材 １４ 注入口 １５ 接着剤ため容器 １６ 耐圧容器 １７ 排気バルブ １８ 吸気バルブ
フロントページの続き (72)発明者 岩城 忠雄 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内 (72)発明者 高野 隆一 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内
Claims (9)
- 【請求項１】 単結晶半導体基板の上に酸化膜層を挟ん
で形成された半導体薄膜回路層と担体層とを接着した
後、前記酸化膜層と前記半導体薄膜回路層を残して前記
単結晶半導体基板を除去する半導体薄膜素子の製造方法
において、前記半導体薄膜回路層と前記担体層を含フッ
素エポキシ系接着剤で接着することを特徴とする半導体
薄膜素子の製造方法。 - 【請求項２】 単結晶半導体基板の上に酸化膜層を挟ん
で形成された半導体薄膜回路層と担体層とを接着した後
前記酸化膜層と前記半導体薄膜回路層を残して前記単結
晶半導体基板を除去する半導体薄膜素子の製造方法にお
いて、前記半導体薄膜回路層の上に二酸化珪素を主成分
とする平滑化層を形成した後、担体層を含フッ素エポキ
シ系接着剤により接着することを特徴とする半導体薄膜
素子の製造方法。 - 【請求項３】 含フッ素エポキシ接着剤は紫外線硬化
型、熱硬化型、２液硬化型のいずれかであることを特徴
とする請求項１ないし２に記載の半導体薄膜素子の製造
方法 - 【請求項４】 所定の形状の透明な樹脂球を所定の密度
で分散することにより接着剤の厚みを制御する事を特徴
とする請求項１ないし２に記載の半導体薄膜素子の製造
方法。 - 【請求項５】 担体層と半導体薄膜回路層とを接着する
手段として、担体層および半導体薄膜回路層の内、少な
くとも一方に接着剤を塗布し、前記担体層と前記半導体
薄膜回路層とを対向させて貼合わせた後、前記接着剤を
硬化させることを特徴とする請求項１ないし２に記載の
半導体薄膜素子の製造方法。 - 【請求項６】 接着剤を塗布する手段として、オフセッ
ト印刷法によることを特徴とする請求項５に記載の半導
体薄膜素子の製造方法。 - 【請求項７】 接着剤を塗布する手段として、接着剤に
溶媒を加えて希釈した後、霧状に液滴化し、得られた液
滴を堆積させることを特徴とする請求項５に記載の半導
体薄膜素子の製造方法。 - 【請求項８】 担体層と半導体薄膜回路層とを接着する
手段として、担体層と半導体薄膜回路層との間に少なく
とも１個の注入口を設けた枠状のシール材にて接着剤が
注入される細隙を形成した後、接着剤が入れられた接着
剤だめ容器と共に気密性の耐圧容器内に入れ、上記耐圧
容器内の空気を排気した状態で上記注入口を上記接着剤
だめ容器に浸積し、次に上記耐圧容器内の減圧状態を元
に戻すことにより、接着剤を上記細隙に注入し、その後
細隙内の接着剤を硬化させることを特徴とする請求項１
ないし２に記載の半導体薄膜素子の製造方法。 - 【請求項９】 担体層と半導体薄膜回路層を接着する手
段として、担体層及び半導体薄膜回路層の内、少なくと
も一方にシール材を配置し、上記担体層及び上記半導体
薄膜回路層の内、少なくとも一方に接着剤を一定量の
せ、その後上記担体層及び上記半導体薄膜回路層を真空
中で貼合わせ、その後硬化させることを特徴とする請求
項１ないし２に記載の半導体薄膜素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22764592A JPH0677447A (ja) | 1992-08-26 | 1992-08-26 | 半導体薄膜素子の製造方法 |
| US08/106,408 US5459335A (en) | 1992-08-26 | 1993-08-13 | Semiconductor substrate having a thin film semiconductor layer bonded on a support substrate through an adhesive layer |
| KR1019930016598A KR940004849A (ko) | 1992-08-26 | 1993-08-25 | 박막 반도체장치 및 그 제조방법 |
| DE69327434T DE69327434T2 (de) | 1992-08-26 | 1993-08-26 | Dünnschicht-Halbleiteranordnung und Verfahren zu ihrer Herstellung |
| EP93306772A EP0585125B1 (en) | 1992-08-26 | 1993-08-26 | A thin film semiconductor device and method of manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22764592A JPH0677447A (ja) | 1992-08-26 | 1992-08-26 | 半導体薄膜素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677447A true JPH0677447A (ja) | 1994-03-18 |
Family
ID=16864125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22764592A Pending JPH0677447A (ja) | 1992-08-26 | 1992-08-26 | 半導体薄膜素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5459335A (ja) |
| EP (1) | EP0585125B1 (ja) |
| JP (1) | JPH0677447A (ja) |
| KR (1) | KR940004849A (ja) |
| DE (1) | DE69327434T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012043980A (ja) * | 2010-08-19 | 2012-03-01 | Shimadzu Corp | 接着剤注入装置および接着剤注入方法 |
| JP2012043979A (ja) * | 2010-08-19 | 2012-03-01 | Shimadzu Corp | 回路構成体の接着剤注入装置および回路構成体の接着剤注入方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5603779A (en) * | 1995-05-17 | 1997-02-18 | Harris Corporation | Bonded wafer and method of fabrication thereof |
| US5810926A (en) * | 1996-03-11 | 1998-09-22 | Micron Technology, Inc. | Method and apparatus for applying atomized adhesive to a leadframe for chip bonding |
| US6030857A (en) * | 1996-03-11 | 2000-02-29 | Micron Technology, Inc. | Method for application of spray adhesive to a leadframe for chip bonding |
| US6132798A (en) * | 1998-08-13 | 2000-10-17 | Micron Technology, Inc. | Method for applying atomized adhesive to a leadframe for chip bonding |
| KR100420213B1 (ko) * | 2001-05-07 | 2004-03-04 | 산양전기주식회사 | 연성인쇄회로기판용 점착성도료와 그 사용방법 |
| US8415208B2 (en) | 2001-07-16 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| US6934001B2 (en) * | 2001-08-13 | 2005-08-23 | Sharp Laboratories Of America, Inc. | Structure and method for supporting a flexible substrate |
| US20030161044A1 (en) * | 2002-02-04 | 2003-08-28 | Nikon Corporation | Diffractive optical element and method for manufacturing same |
| JP3983681B2 (ja) * | 2003-01-14 | 2007-09-26 | 株式会社マキタ | 充電装置 |
| TWI223428B (en) * | 2003-11-13 | 2004-11-01 | United Microelectronics Corp | Frame attaching process |
| DE102004029765A1 (de) * | 2004-06-21 | 2006-03-16 | Infineon Technologies Ag | Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten |
| KR102309244B1 (ko) | 2013-02-20 | 2021-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2015087192A1 (en) | 2013-12-12 | 2015-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and peeling apparatus |
| KR102520709B1 (ko) * | 2016-04-19 | 2023-04-12 | 삼성디스플레이 주식회사 | 인쇄회로기판용 보호테이프 및 이를 구비하는 디스플레이 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4070230A (en) * | 1974-07-04 | 1978-01-24 | Siemens Aktiengesellschaft | Semiconductor component with dielectric carrier and its manufacture |
| US4266334A (en) * | 1979-07-25 | 1981-05-12 | Rca Corporation | Manufacture of thinned substrate imagers |
| JPS6123379A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 光電子装置 |
| US4599970A (en) * | 1985-03-11 | 1986-07-15 | Rca Corporation | Apparatus for coating a selected area of the surface of an object |
| JPS63308386A (ja) * | 1987-01-30 | 1988-12-15 | Sony Corp | 半導体装置とその製造方法 |
| US4888364A (en) * | 1989-01-26 | 1989-12-19 | Dow Corning Corporation | Solid gel dispensers for achieving controlled release of volatile liquid materials and method for preparing same |
| US5034801A (en) * | 1989-07-31 | 1991-07-23 | W. L. Gore & Associates, Inc. | Intergrated circuit element having a planar, solvent-free dielectric layer |
| US5121190A (en) * | 1990-03-14 | 1992-06-09 | International Business Machines Corp. | Solder interconnection structure on organic substrates |
| JP2927982B2 (ja) * | 1991-03-18 | 1999-07-28 | ジャパンゴアテックス株式会社 | 半導体装置 |
-
1992
- 1992-08-26 JP JP22764592A patent/JPH0677447A/ja active Pending
-
1993
- 1993-08-13 US US08/106,408 patent/US5459335A/en not_active Expired - Fee Related
- 1993-08-25 KR KR1019930016598A patent/KR940004849A/ko not_active Application Discontinuation
- 1993-08-26 DE DE69327434T patent/DE69327434T2/de not_active Expired - Fee Related
- 1993-08-26 EP EP93306772A patent/EP0585125B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012043980A (ja) * | 2010-08-19 | 2012-03-01 | Shimadzu Corp | 接着剤注入装置および接着剤注入方法 |
| JP2012043979A (ja) * | 2010-08-19 | 2012-03-01 | Shimadzu Corp | 回路構成体の接着剤注入装置および回路構成体の接着剤注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004849A (ko) | 1994-03-16 |
| DE69327434T2 (de) | 2000-05-11 |
| EP0585125B1 (en) | 1999-12-29 |
| EP0585125A3 (en) | 1997-09-10 |
| EP0585125A2 (en) | 1994-03-02 |
| DE69327434D1 (de) | 2000-02-03 |
| US5459335A (en) | 1995-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677447A (ja) | 半導体薄膜素子の製造方法 | |
| US6680241B2 (en) | Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices | |
| US7410908B2 (en) | Manufacturing method for a semiconductor device | |
| AU2001254522B2 (en) | Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes | |
| US7285437B2 (en) | Method of separating MEMS devices from a composite structure | |
| US20070116863A1 (en) | Apparatus and method for manufacturing semiconductor device | |
| JPH0820627B2 (ja) | 液晶表示素子の製造法 | |
| JP2001264782A (ja) | フラットパネル基板間への粘液状材料の充填方法 | |
| CN107107600B (zh) | 设置便于组装的超小或超薄分立元件 | |
| US8070969B2 (en) | Method of fabricating microelectromechanical systems devices | |
| CN106887524A (zh) | 有机电致发光显示装置及其制作方法 | |
| JP2000515262A (ja) | 封入された液晶層をパターン形成する方法および装置 | |
| JP4301683B2 (ja) | 積層体の製造装置 | |
| KR102615699B1 (ko) | 반도체 웨이퍼의 보유 방법 및 반도체 장치의 제조 방법 | |
| KR100492729B1 (ko) | 인쇄방식에 의한 패턴형성방법 | |
| JPH08211351A (ja) | 液晶表示パネルおよびその製造方法 | |
| JP2000160107A (ja) | 薄板で被覆された基板の製造方法 | |
| JPH06118361A (ja) | 液晶表示装置の製造方法 | |
| JP4535409B2 (ja) | スピンナー | |
| JP3302630B2 (ja) | 光記録媒体の製造方法 | |
| JP2024075984A (ja) | 基板接合体とこれを用いた液体吐出ヘッド、基板接合体の製造方法及びウエハのセット | |
| JPH01270281A (ja) | 半導体基板の接着方法 | |
| JP3802280B2 (ja) | 光伝送体アレイ原板の製造方法 | |
| KR0140359B1 (ko) | 반도체 웨이퍼의 첩부방법 | |
| JP2003059129A (ja) | 貼合型光メディア貼合方法、貼合型光メディア貼合装置及び貼合型光メディア |