JPH0673216B2

JPH0673216B2 - デイスクモ−タ制御回路

Info

Publication number: JPH0673216B2
Application number: JP14553586A
Authority: JP
Inventors: 照雄法師; 利行小沢; 尚文長沢; 和広木村; 啓之新井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-06-20
Filing date: 1986-06-20
Publication date: 1994-09-14
Anticipated expiration: 2009-09-14
Also published as: JPS632168A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はCD（コンパクトディスク）再生装置のディスク
モータ制御回路に関する。

（ロ）従来の技術 CD再生装置では、ディスクの回転は、線速度が一定とな
るようにディスクモータを制御している。そのために、
ディスクから取り出されたEFM信号に基いてPLL回路で作
成された同期信号を分周回路で分周し、その結果得られ
た分周出力と、水晶発振回路で作成された基準クロック
パルスを分周して得られた分周出力との位相差を検出
し、その位相差がなくなるようにディスクモータにサー
ボをかけている。しかし、PLL回路に於いて、EFM信号か
ら作成された同期信号をEFM信号と同期させる範囲が±
５程度しかないため、この精度まで線速度を合わせ込む
必要がある。これをラフサーボと呼んでいる。

そこで、従来はディスクの回転が安定状態にあるか非安
定状態にあるかを検出し、非安定状態にある場合には位
相制御から直接制御に切換えて、早急に安定状態に近づ
けるようにしたものがある。また、回転速度が早いかあ
るいは遅いかを示す情報を得るために、EFM信号の最長
周期（11ビット連続期間）を検出し、この最長周期が基
準クロックパルスで作成された基準周期より長い場合に
は回転速度が遅いと判別し、短い場合には回転速度が早
いと判別している。

上述のディスクモータ制御回路については、特開昭60−
85465号公報に詳細に記載されている。

（ハ）発明が解決しようとする問題点しかしながら、従来の如くEFM信号の最長周期を検出し
ている回路に於いては、例えば、トラックジャンプある
いはキズ等によりEFM信号にドロップアウトが発生する
と、検出された最長周期が基準周期より長くなり、正常
な回転をしているにも拘わらず回転速度が遅いと判別さ
れ、回転速度が速くなる方向に制御されてしまう。ま
た、何らかの支障によりEFM信号が無くなった場合にも
ラフサーボは回転速度が遅いと判別するため正方向の高
速回転に落ち入る危険性がある。

一方、外部要因によりディスクモータが停止あるいは停
止に近い状態になったとき（例えば、異物によりディス
クが強制的に止められたとき）、ディスクからの信号が
無くなるため、EFM信号を抽出するスライス回路の入力
がそのスライスレベル近傍でふらつき、EFM信号の出力
ラインに高周波成分が発生する。これにより最長周期が
基準周期より短いと判別されその結果、ラフサーボはデ
ィスクモータを減速する方向に作用することになり、デ
ィスクモータが高速逆回転に落ちいる危険性もあった。

（ニ）問題点を解決するための手段本発明は、上述した点に鑑みて為されたものであり、EF
M信号の有無を検出するEFM有無検出回路と、該検出回路
からのEFM信号無しの検出信号発生時に位相サーボ及び
ラフサーボを禁止するゲート回路と前記EFM信号無しの
検出信号発生時に所定の間隔でディスクモータの加速信
号を出力する間欠加速回路と、ラフサーボの選択時にラ
フサーボが減速信号を発生している状態で計数を行い所
定数の計数時に減速信号の発生を禁止するカウンタとを
備えることにより、ディスクモータの正方向高速回転あ
るいは逆方向高速回転に落ち入ることを防止するもので
ある。

（ホ）作用上述の手段によれば、トラックジャンプあるいはキズ等
によってEFM信号にドロップアウトが発生したり、ま
た、何らかの支障によりEFM信号が無くなった場合、EFM
信号有無検出回路からEFM信号無しの検出信号が発生
し、該信号によりゲート回路が制御され、位相サーボ及
びラフサーボからの信号が遮断される。これによりディ
スクモータは自由回転を行いゆっくりと減速方向に向
う。また、EFM信号無しの検出信号が発生していると
き、間欠加速回路によって所定の間隔で正回転方向に加
速することにより、停止しているかもしれないディスク
モータを駆動する。更に、加速信号を発生しているラフ
サーボが選択されている状態では、カウンタに基いた所
定期間経過後も依然減速信号が発生しているとすれば、
ディスクモータの減速が実施されていない異常状態であ
ると判断し、減速信号を禁止する。これらの作用によ
り、ディスクモータの異常回転が防止される。

（ヘ）実施例第１図は本発明の実施例を示す回路図である。位相サー
ボ回路は、分周回路（１）及び（２）と位相比較回路
（３）とから構成される。分周回路（１）は、EFM信号
に基いてPLL回路（図示せず）で作成された同期パルスP
LCK（4.32MHz）を588個（１フレーム分）分周する回路
であり、また、分周回路（２）は、水晶発振回路（図示
せず）で作成されたクロックパルスφ_4M（4.32MHz）を
同様に588分周する回路であり、各分周回路（１）及び
（２）の分周出力の位相差が位相比較回路（３）に於い
て検出され、分周回路（１）の出力の位相が、遅れてい
る場合には加速信号PH（＋）“H"を出力し、進んでいる
場合には減速信号PH（−）“H"を出力し、略一致してい
る場合には共に“L"とする。

一方、ラフサーボ回路は、シフトレジスタ（４）、デコ
ーダ（５）、ホールド回路（６）、ボトム優先回路
（７）及び制御信号発生回路（８）から構成されてい
る。シフトレジスタ（４）は、水晶発振回路で作成され
た8.64MHzの基準クロックパルスφ_8Mに従ってEFM信号を
順次入力する。シフトレジスタ（４）に順次入力される
EFM信号のデータパターンは、デコーダ（５）に於い
て、EFM信号の最短周期が2.0T、2.5T、3.0T、及び、3.5
Tのいずれであるか判別される。ここで、Ｔは基準クロ
ックパルスφ_8Mに基いたEFM信号の１ビット分の周期で
ある。デコーダ（５）の判別出力2.0T、2.5T、3.0T、3.
5Tは、ホールド回路（６）に於いて各々記憶保持され、
ホトム優先回路（７）に印加される。このホールド回路
（６）は、基準クロックパルスφ_8Mに基いて作成された
１フレームを周期とする7.35KHzのクロックパルスφ_FLM
を32フレーム分計数するフレームカウンタ（９）から、
32フレームに１回出力されるパルス1/32FLによってクリ
アされる。即ち、32フレーム間の最短周期のデコード結
果がホールド回路（６）に保持される。ボトム優先回路
（７）は、フレームカウンタ（９）からパルス1/32FLと
異なるタイミングで32フレーム毎に出力されるパルスEN
Aにより、ホールド回路（６）からの信号を受け、最も
短い周期の信号を制御信号発生回路（８）に出力する。
制御信号発生回路（８）は、ボトム優先回路（７）の出
力が3.5Tのとき加速信号RO（＋）を“H"とし、その後出
力が2.5Tとなったとき加速信号RO（＋）を“L"とする、
一方、出力が2.0Tとき減速信号RO（−）を“H"とし、そ
の後出力が3.0Tとなったとき減速信号RO（−）を“L"と
する。

上述の位相サーボ回路の制御回路PH（＋）及びPH（−）
とラフサーボ回路の制御信号RO（＋）及びRO（−）は、
共に選択回路（10）に印加され、切換信号SELによって
いずれか一方が制御信号CLV（＋）及びCLV（−）として
ディスクモータの駆動回路に送出される。この切換信号
SELは、ディスクモータの回転状態を検出するカウンタ
（11）及び（12）によって作成される。カウンタ（11）
は、パルス1/32FLによってリセットされ、EFM信号のフ
レーム同期信号と基準クロックパルスφ_8Mから作られる
標準フレーム同期信号とが一致する毎に出力されるパル
スSYEQを８個計数したとき、その出力でORゲート（13）
を介してカウンタ（12）をリセットする。また、カウン
タ（12）はパルス1/32FLを32個計数したとき切換信号SE
Lを“H"とするカウンタであり、カウンタ（11）の出力
でリセットされる他に、制御信号RO（＋）あるいはRO
（−）のいずれか一方が“H"となっているときNORゲー
ト（14）の出力でリセットされる。即ち、ディスクが位
相サーボ回路の制御範囲内で回転していれば、カウンタ
（11）が32フレーム毎にリセットされる間にパルスSYEQ
は必ず８個以上発生するため、カウンタ（11）からの出
力が発生し、また、制御信号RO（＋）及びRO（−）も共
に“L"であるためNORゲート（14）の出力は“H"とな
る。従って、カウンタ（12）はリセットされ、切換信号
SELが“L"となるため、選択回路（10）は制御信号PH
（＋）及びPH（−）を選択出力する。一方、位相サーボ
回路の制御範囲外でディスクモータが回転しているとき
は、制御信号RO（＋）あるいはRO（−）のいずれか一方
が“H"となり、更に、32フレーム間にパルスSYEQは８個
に達しなくなるためカウンタ（12）のリセットが解除さ
れる。この状態の32フレームが32回連続するとカウンタ
（12）からの切換信号SELが“H"となるため、選択回路
（10）はラフサーボ回路の制御信号RO（＋）及びRO
（−）を選択出力する。

また、EFM信号有無検出回路（15）は、EFM信号を入力
し、そのEFM信号の立ち上がりあるいは立ち下がりがパ
ルスφ_Ｍの周期内に発生しなかったとき“EFM信号無
し”として検出出力NOEを“L"とする。この検出出力NOE
は、ORゲート（16）を介してカウンタ（17）のリセット
入力Ｒに印加されると共に、Ｒ−SFF（18）のリセット
入力Ｒ及びNORゲート（19）に印加される。Ｒ−SFF（1
8）の出力は、切換信号SELとその反転信号▲▼
が印加されたANDゲート（20）（21）に印加されると共
にインバータ（22）を介してNANDゲート（23）に印加さ
れる。一方カウンタ（17）はカウンタ（12）と共に間欠
加速回路を形成するものであり、カウンタ（12）の４ビ
ット出力とカウンタ（17）の２ビット出力がNANDゲート
（24）に印加され、NANDゲート（24）の出力ITVはNORゲ
ート（19）に印加されると共にインバータ（25）を介し
てNANDゲート（23）に印加される。このNANDゲート（2
4）の出力ITVは、カウンタ（12）（17）が32フレーム×
256を計数する間に８フレーム間、即ち、約１秒間に１
回17.4msの間“L"となる。

ここで、第２図を参照して、EFM信号無しと検出された
場合の動作と間欠加速動作について説明する。ディスク
モータが位相サーボの制御範囲で回転しているときに
は、EFM信号有無検出回路（15）の検出出力NOEは“H"で
あり、切換信号SELは“L"であるため、選択回路（10）
のNANDゲート（26）及び（27）からNORゲート（28）及
び（29）を介して制御信号CLV（＋）及びCLV（−）に位
相比較回路（３）の制御信号PH（＋）及びPH（−）が現
われる。今、何らかの異常でディスクモータの回転が停
止あるいは停止に近い状態となったとすると、その前の
回転速度が低下した状態で制御信号RO（＋）が“H"とな
り、カウンタ（11）及び（12）の作用により切換信号SE
Lが“H"となるため、制御信号CLV（＋）及びCLV（−）
にはラフサーボ回路からの制御信号RO（＋）“H"及びRO
（−）“L"がNANDゲート（30）とNORゲート（28）及びN
ANDゲート（31）とNORゲート（29）を介して現われる。
その後、EFM信号が検出されなくなると検出出力NOEが
“L"となり、カウンタ（17）の計数が開始される。そし
て、NANDゲート（24）の出力ITVが“L"となると、Ｒ−S
FF（18）がセットされ、出力Ｑが“0"となるため、AND
ゲート（20）（21）に於いて切換信号SEL及び▲
▼が遮断され、NANDゲート（26）（27）（30）（31）に
於いて制御信号PH（＋）及びPH（−）と制御信号RO
（＋）及びRO（−）が遮断される。このとき、NANDゲー
ト（23）には、出力ITV反転信号▲▼＝“H"及び
Ｒ−SFF（18）の出力の反転信号Ｑ＝“H"が印加され
るため、制御信号CLV（＋）は“H"となり、加速信号と
なる。即ち、約１秒間に17.4msの間隔で出力ITVが“L"
となるたびに、制御信号CLV（＋）が“H"となり間欠加
速が為される。この間欠加速により、停止あるいは停止
に近い状態にあったディスクモータが正方向に回転を開
始し、EFM信号が発生すると、検出出力NOEが“H"となる
ため、Ｒ−SFF（18）及びカウンタ（17）はリセットさ
れ、切換信号SELにより制御信号RO（＋）“H"及びRO
（−）“L"が制御信号CLV（＋）及びCLV（−）として出
力され、ラフサーボの状態となる。更に、ディスクモー
タの回転が正常に近づき位相サーボの制御範囲になると
切換信号SELが“L"となって、制御信号PH（＋）及びPH
（−）が制御信号CLV（＋）及びCLV（−）として出力さ
れる。このようにして、ディスクモータが停止あるいは
停止に近い状態になった場合に対応できる。

更に、第１図の回路に於いては、高速逆回転を防止する
ためのカウンタ（32）が設けられている。このカウンタ
（32）は、８ビットから成り、８ビット目の出力がイン
バータ（33）を介して入力CLに設けられたANDゲート（3
4）に印加される。ANDゲート（34）には、更に、制御信
号RO（−）、切換信号SEL及びパルス1/32FLが印加され
ている。また、カウンタ（32）のリセット入力Ｒには、
切換信号▲▼と制御信号PH（＋）が印加されたAN
Dゲート（35）の出力及び制御信号RO（＋）がORゲート
（36）を介して印加される。即ち、カウンタ（32）は、
制御信号RO（−）が“H"の減速信号となり、且つ、切換
信号SELが“H"でラフサーボ回路が選択されているとき
にパルス1/32FLを計数し、その計数値が“128"となった
とき信号DESにより減速信号が制御信号CLV（−）に現わ
れるのを禁止しまた制御信号RO（＋）が“H"となったと
き、及び、位相サーボ回路が選択され制御信号PH（＋）
が“H"となったときリセットされるものである。

そこで、第３図を参照して高速逆回転の防止動作につい
て説明する。何らかの支障によりディスクモータが停止
したとき、EFM信号の入力に高周波成分が発生すると、
ラフサーボ回路のデコーダ（５）は最短周期が2.0Tと判
別するため制御信号RO（−）は“H"となり、また、切換
信号も“H"となる。従って、ラフサーボ回路が選択され
てディスクモータには減速信号が印加されることにな
り、このままではディスクモータは逆方向に加速されて
しまう。このとき、カウンタ（32）はパルス1/32FLを計
数し続け、128個計数したとき信号DESを“L"とする。信
号DESが“L"となることにより、NANDゲート（26）（3
0）に於いて制御信号RO（−）及び制御信号PH（−）が
遮断されるため、制御信号CLV（−）は“L"となり、減
速動作が解除され逆方向への回転駆動が禁止される。そ
して、ディスクモータが正方向に回転し、制御信号RO
（＋）が“H"となるか、あるいは、正常回転になって切
換信号SELが“L"となり制御信号PH（＋）が“H"となっ
たとき、カウンタ（32）がリセットされる。一方正常回
転をしているときに制御信号RO（−）が“H"となり、且
つ、切換信号SELが“H"となった場合には、同様にカウ
ンタ（32）の計数が実行されるが、信号DESが出力され
るまでの128×32フレームの間には、制御信号RO（＋）
が“H"となるか、あるいは、切換信号SELが“L"となり
制御信号PH（＋）が“H"となるため、カウンタ（32）は
リセットされ信号DESが発生することはない。このよう
な動作によりディスクモータの逆方向加速が防止される
のである。

（ト）発明の効果上述の如く本発明によれば、ディスクモータの異常回転
が防止できるものであり、異常に対して自動的に安定な
CLVサーボを実現できる。また、ディスクモータ制御回
路を集積回路化した場合、従来は異常検出をマイクロコ
ンピュータによって検出し集積回路に指令を与えていた
が、本発明によれば、集積回路自身で行うため、マイク
ロコンピュータの負担が軽減する利点を有している。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路図、第２図及び第３
図は第１図に示された実施例の動作を示すタイミング図
である。（１）（２）……分周回路、（３）……位相比較回路、
（４）……シフトレジスタ、（５）……デコーダ、
（６）……ホールド回路、（７）……ボトム優先回路、
（８）……制御信号発生回路、（10）……選択回路、
（９）……フレームカウンタ、（11）（12）（17）（3
2）……カウンタ、（15）……EFM信号有無検出回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者木村和広群馬県邑楽郡大泉町大字坂田180番地東京三洋電機株式会社内 (72)発明者新井啓之群馬県邑楽郡大泉町大字坂田180番地東京三洋電機株式会社内

Claims

【特許請求の範囲】

【請求項１】EFM信号に基いて作成された同期信号の分
周出力と基準クロックパルスの分周出力との位相比較に
よりディスクモータの回転制御を行う位相サーボと、前
記EFM信号の最短周期（３ビット連続期間）と基準周期
の比較によりディスクモータの回転制御を行うラフサー
ボとを選択するディスクモータ制御回路に於いて、前記
EFM信号の有無を検出するEFM有無検出回路と、該検出回
路からのEFM信号無しの検出信号発生時に前記位相サー
ボ及びラフサーボを禁止するゲート回路と、前記EFM信
号無しの検出信号発生時に所定の間隔でディスクモータ
の加速信号を出力する間欠加速回路と、前記ラフサーボ
の選択時にラフサーボが減速信号を発生している状態で
計数を行い、所定数の計数時に前記減速信号の発生を禁
止するカウンタとを備え、ディスクモータの回転を保護
することを特徴とするディスクモータ制御回路。