JPH0669660A - プリント配線板およびその製造方法 - Google Patents
プリント配線板およびその製造方法Info
- Publication number
- JPH0669660A JPH0669660A JP29284692A JP29284692A JPH0669660A JP H0669660 A JPH0669660 A JP H0669660A JP 29284692 A JP29284692 A JP 29284692A JP 29284692 A JP29284692 A JP 29284692A JP H0669660 A JPH0669660 A JP H0669660A
- Authority
- JP
- Japan
- Prior art keywords
- divided
- layer
- surface via
- via hole
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】サーフェイスビアホール上に表面実装用パッド
を形成するプリント配線板において、部品実装時に半田
付不良や絶縁不良の発生がなく、表面実装部品の狭ピッ
化，小型化に対応する。 【構成】サーフェイスビアホール２を垂直方向に二分割
し、円弧状になったサーフェイスビアホール２の内層め
っき層３ａ，３ｂ上に部品実装用パッド１ａ，１ｂを配
置して二分割した各々の内層めっき層３ａ，３ｂにより
部品実装用パッド１ａ，１ｂと内層信号配線層４を電気
的に接続する。
を形成するプリント配線板において、部品実装時に半田
付不良や絶縁不良の発生がなく、表面実装部品の狭ピッ
化，小型化に対応する。 【構成】サーフェイスビアホール２を垂直方向に二分割
し、円弧状になったサーフェイスビアホール２の内層め
っき層３ａ，３ｂ上に部品実装用パッド１ａ，１ｂを配
置して二分割した各々の内層めっき層３ａ，３ｂにより
部品実装用パッド１ａ，１ｂと内層信号配線層４を電気
的に接続する。
Description
【０００１】
【産業上の利用分野】本発明はプリント配線板およびそ
の製造方法に関し、特に表面実装部品の狭ピッチ化、小
型化に対応出来るプリント配線板およびその製造方法に
関する。
の製造方法に関し、特に表面実装部品の狭ピッチ化、小
型化に対応出来るプリント配線板およびその製造方法に
関する。
【０００２】
【従来の技術】近年、高密度実装および高密度配線が可
能なプリント配線板として、図９（ｃ）に示すように、
部品実装用パッド１の下に各内層信号配線層４間を電気
的に接続させるスルーホール８又はサーフェイスビアホ
ール２を配置する構造が注目されてきている。
能なプリント配線板として、図９（ｃ）に示すように、
部品実装用パッド１の下に各内層信号配線層４間を電気
的に接続させるスルーホール８又はサーフェイスビアホ
ール２を配置する構造が注目されてきている。
【０００３】この構造のプリント配線板の代表的な製造
方法は、まず、図８（ａ）に示すように、内層および表
層となる銅箔６を両面に有する内層材５にサーフェイス
ビアホールを形成するための穴２ａをドリルにて穿設す
る。
方法は、まず、図８（ａ）に示すように、内層および表
層となる銅箔６を両面に有する内層材５にサーフェイス
ビアホールを形成するための穴２ａをドリルにて穿設す
る。
【０００４】次に、図８（ｂ）に示すように、この内層
材５の全面にパラジウムにより触媒処理を行った後、無
電解銅めっき、電解銅めっきを行い、内層めっき層３を
形成する。これにより、穴２ａの内層に内層めっき層３
の導電層が形成されサーフェイスビアホール２となる。
材５の全面にパラジウムにより触媒処理を行った後、無
電解銅めっき、電解銅めっきを行い、内層めっき層３を
形成する。これにより、穴２ａの内層に内層めっき層３
の導電層が形成されサーフェイスビアホール２となる。
【０００５】次に、図９（ａ）に示すように、内層とな
る面を、例えば、ドライフィルムレジストをパターニン
グしてエッチングする方法等により、内層信号配線層４
を形成する。
る面を、例えば、ドライフィルムレジストをパターニン
グしてエッチングする方法等により、内層信号配線層４
を形成する。
【０００６】次に、図９（ｂ）に示すように、同様に内
層信号配線層４を形成した他の内層材５とプリプレグを
介して重ね合わせ、加熱、加圧して積層板１１を形成す
る。ことのき、プリプレグの樹脂によりサーフェイスビ
アホール２の内部は充填されるが、表層に流出した樹脂
はベルト研磨装置等により研磨除去し、表層となる面を
平坦にした後、外層スルーホール用の貫通穴８ａをドリ
ルで穿設する。
層信号配線層４を形成した他の内層材５とプリプレグを
介して重ね合わせ、加熱、加圧して積層板１１を形成す
る。ことのき、プリプレグの樹脂によりサーフェイスビ
アホール２の内部は充填されるが、表層に流出した樹脂
はベルト研磨装置等により研磨除去し、表層となる面を
平坦にした後、外層スルーホール用の貫通穴８ａをドリ
ルで穿設する。
【０００７】次に、図９（ｃ）に示すように、積層板１
１全面にパラジウム触媒処理を行った後、無電解銅めっ
き、電解銅めっきを行い外層めっき層９を形成する。こ
れにより、貫通穴８ａの内壁に外層めっき層９による導
電層が形成され外層スルーホール８となる。さらに、表
層となる面に回路パターンおよびサーフェイスビアホー
ル２の内層めっき層を含む周辺部に部品実装用パッド１
を、例えば、ドライフィルムレジストをパターニングし
てエッチングする方法にて形成することにより、部品実
装用パッド１の直下にサーフェイスビアホール２が配置
された高密度実装に対応した構造のプリント配線板が得
られる。
１全面にパラジウム触媒処理を行った後、無電解銅めっ
き、電解銅めっきを行い外層めっき層９を形成する。こ
れにより、貫通穴８ａの内壁に外層めっき層９による導
電層が形成され外層スルーホール８となる。さらに、表
層となる面に回路パターンおよびサーフェイスビアホー
ル２の内層めっき層を含む周辺部に部品実装用パッド１
を、例えば、ドライフィルムレジストをパターニングし
てエッチングする方法にて形成することにより、部品実
装用パッド１の直下にサーフェイスビアホール２が配置
された高密度実装に対応した構造のプリント配線板が得
られる。
【０００８】一方、高密度配線を実現する構造として、
特開平２−８７６９３号公報に記載の分割構造を有する
印刷配線板がある。
特開平２−８７６９３号公報に記載の分割構造を有する
印刷配線板がある。
【０００９】この印刷配線板の構造は、図１１に示すよ
うに、積層板１１を貫通した外層スルーホール８の内壁
に外層スルーホール８の垂直方向に複数に分割して外層
めっき層９が形成されたものである。これにより、外層
スルーホール８への任意の方向からの任意の本数の積層
板１１上の配線１２との電気的に接続機能を実現し、外
層スルーホール８の数をきわめて少く出来るかまたは配
線１２の増大させることが出来る。
うに、積層板１１を貫通した外層スルーホール８の内壁
に外層スルーホール８の垂直方向に複数に分割して外層
めっき層９が形成されたものである。これにより、外層
スルーホール８への任意の方向からの任意の本数の積層
板１１上の配線１２との電気的に接続機能を実現し、外
層スルーホール８の数をきわめて少く出来るかまたは配
線１２の増大させることが出来る。
【００１０】
【発明が解決しようとする課題】一方、表面実装用部品
は、ますます狭ピッチ化、小型化が進んでいる。例え
ば、ＱＦＰやＴＡＢ等のパッケージは、リードビッチが
０．５ｍｍから０．４〜０３ｍｍへと変化してきてい
る。またチップ部品も１６０８タイプ（１．６×０．８
ｍｍ），１００５タイプ（１．０×０．５ｍｍ）部品か
らさらに小型化される。これにともない、プリント配線
板の部品実装用パッドも微細化されてきている。
は、ますます狭ピッチ化、小型化が進んでいる。例え
ば、ＱＦＰやＴＡＢ等のパッケージは、リードビッチが
０．５ｍｍから０．４〜０３ｍｍへと変化してきてい
る。またチップ部品も１６０８タイプ（１．６×０．８
ｍｍ），１００５タイプ（１．０×０．５ｍｍ）部品か
らさらに小型化される。これにともない、プリント配線
板の部品実装用パッドも微細化されてきている。
【００１１】このため、先に説明したサーフェイスビア
ホール上に部品実装用パッドを形成した構造のプリント
配線板において、部品実装用パッドよりサーフェイスビ
アホールをはみ出さずに形成するためには、サーフェイ
スヒアホールを小径化する必要があるが、現状の穴あけ
技術では小径ドリルの製造および穴あけ時のドリル折れ
の発生等の面で小径の穴あけが不可能でという問題点が
ある。
ホール上に部品実装用パッドを形成した構造のプリント
配線板において、部品実装用パッドよりサーフェイスビ
アホールをはみ出さずに形成するためには、サーフェイ
スヒアホールを小径化する必要があるが、現状の穴あけ
技術では小径ドリルの製造および穴あけ時のドリル折れ
の発生等の面で小径の穴あけが不可能でという問題点が
ある。
【００１２】また、図１０に示すように、部品実装用パ
ッド１からサーフェイスビアホールのはみ出し１０が生
じた場合、部品実装時に半田付不良が発生したり、絶縁
不良が発生するという問題点がある。
ッド１からサーフェイスビアホールのはみ出し１０が生
じた場合、部品実装時に半田付不良が発生したり、絶縁
不良が発生するという問題点がある。
【００１３】一方、図１１に示す分割構造を有する印刷
配線板においては、外層スルーホール８内壁の外層めっ
き層９を分割することにより積層板１１の表裏両面の配
線収容性は向上できるが、表面実装部品の狭ピッ化，小
型化には対応出来ないという問題点がある。また、外層
めっき層を分割する方法については全く記述していな
い。
配線板においては、外層スルーホール８内壁の外層めっ
き層９を分割することにより積層板１１の表裏両面の配
線収容性は向上できるが、表面実装部品の狭ピッ化，小
型化には対応出来ないという問題点がある。また、外層
めっき層を分割する方法については全く記述していな
い。
【００１４】本発明の目的は、部品実装時に半田付不良
や絶縁不良の発生がなく、表面実装部品の狭ピッチ化，
小型化に対応出来るプリント配線板およびその製造方法
を提供することにある。
や絶縁不良の発生がなく、表面実装部品の狭ピッチ化，
小型化に対応出来るプリント配線板およびその製造方法
を提供することにある。
【００１５】
【課題を解決するための手段】本発明は、表層と内層を
電気的に接続するサーフェイスビアホールと、該サーフ
ェイスビアホール上に形成された部品実装用パッドとを
有するプリント配線板において、前記サーフェイスビア
ホールが垂直方向に複数個に分割された導電層を有し、
該分割された導電層の各々が該分割された導電層の各々
に対応して分割された部品実装用パッドと電気的に接続
されている。
電気的に接続するサーフェイスビアホールと、該サーフ
ェイスビアホール上に形成された部品実装用パッドとを
有するプリント配線板において、前記サーフェイスビア
ホールが垂直方向に複数個に分割された導電層を有し、
該分割された導電層の各々が該分割された導電層の各々
に対応して分割された部品実装用パッドと電気的に接続
されている。
【００１６】本発明のプリント配線板の製造方法は、内
層材の表層と内層に銅箔を形成する工程と、前記表層と
前記内層の両側に前記銅箔を設けた前記内層材の所定の
位置に穴を穿設する工程と、該穴の内壁に導電層を形成
しサーフェイスビアホールを形成する工程と、該サーフ
ェイスビアホールを垂直方向に複数個に分割し分割され
た導電層を形成する工程と、前記表層の前記サーフェイ
スビアホール上の前記分割された導電層を含む周辺部に
前記分割された導電層の各々と電気的に接続する分割さ
れた部品実装用パッドを形成する工程とを有する。
層材の表層と内層に銅箔を形成する工程と、前記表層と
前記内層の両側に前記銅箔を設けた前記内層材の所定の
位置に穴を穿設する工程と、該穴の内壁に導電層を形成
しサーフェイスビアホールを形成する工程と、該サーフ
ェイスビアホールを垂直方向に複数個に分割し分割され
た導電層を形成する工程と、前記表層の前記サーフェイ
スビアホール上の前記分割された導電層を含む周辺部に
前記分割された導電層の各々と電気的に接続する分割さ
れた部品実装用パッドを形成する工程とを有する。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１８】図１は本発明の第１の実施例のプリント配
線板の二分割されたサーフェイスビアホールと部品実装
用パッドの接続構造を示す模式的な斜視透視図である。
尚、説明を容易にするために内層材を省略し、部品実装
用パッド１ａ，１ｂ、分割されたサーフェイスビアホー
ル２、内層めっき層３ａ，３ｂおよび内層信号配線層４
のみを図示した。
線板の二分割されたサーフェイスビアホールと部品実装
用パッドの接続構造を示す模式的な斜視透視図である。
尚、説明を容易にするために内層材を省略し、部品実装
用パッド１ａ，１ｂ、分割されたサーフェイスビアホー
ル２、内層めっき層３ａ，３ｂおよび内層信号配線層４
のみを図示した。
【００１９】第１の実施例のプリント配線板は、図１に
示すように、サーフェイスビアホール２を垂直方向に二
分割し、サーフェイスビアホール２の内壁の分割された
内層めっき層３ａ，３ｂの各々の円弧の部分を含む周辺
部に分割された部品実装用パッド１ａ，１ｂが接続され
ている。これにより、従来は、サーフェイスビアホール
の１個に対して部品実装用パッドを１個しか接続させる
ことが出来なかったが、第１の実施例では１個の分割さ
れたサーフェイスビアホール２により２個の部品実装用
パッド１ａ，１ｂを内層信号配線層４へ電気的に接続す
ることが可能となる。
示すように、サーフェイスビアホール２を垂直方向に二
分割し、サーフェイスビアホール２の内壁の分割された
内層めっき層３ａ，３ｂの各々の円弧の部分を含む周辺
部に分割された部品実装用パッド１ａ，１ｂが接続され
ている。これにより、従来は、サーフェイスビアホール
の１個に対して部品実装用パッドを１個しか接続させる
ことが出来なかったが、第１の実施例では１個の分割さ
れたサーフェイスビアホール２により２個の部品実装用
パッド１ａ，１ｂを内層信号配線層４へ電気的に接続す
ることが可能となる。
【００２０】図２（ａ）〜図３（ｃ）は本発明の第１の
実施例のプリント配線板の製造方法を説明する工程順に
示した断面図、図４（ａ）〜（ｃ）は図２および図３を
補足するための製造工程での上部より透視した平面図で
ある。
実施例のプリント配線板の製造方法を説明する工程順に
示した断面図、図４（ａ）〜（ｃ）は図２および図３を
補足するための製造工程での上部より透視した平面図で
ある。
【００２１】第１の実施例のプリント配線板の製造方法
は、図２（ａ）に示すように、まず、両側に銅箔６のあ
る内層材５の所定の位置にサーフェイスビアホールとな
る穴２ａをドリルにて穿設する。
は、図２（ａ）に示すように、まず、両側に銅箔６のあ
る内層材５の所定の位置にサーフェイスビアホールとな
る穴２ａをドリルにて穿設する。
【００２２】次に、図２（ｂ）および図４（ａ）に示す
ように、内層材５全面をパラジウムで触媒処理し、無電
解銅めっき、電解銅めっきを行い内層めっき層３とサー
フェイスビアホール２を形成する。
ように、内層材５全面をパラジウムで触媒処理し、無電
解銅めっき、電解銅めっきを行い内層めっき層３とサー
フェイスビアホール２を形成する。
【００２３】次に、図２（ｃ）および図４（ｂ）に示す
ように、前工程で形成したサーフェイスビアホール２を
挟んで２つの分割用の穴７ａ，７ｂをドリルにて穿設
し、内層めっき層３の一部を切削除去することにより、
サーフェイスビアホール２を垂直方向で二分割し内層め
っき層３ａ，３ｂを形成する。
ように、前工程で形成したサーフェイスビアホール２を
挟んで２つの分割用の穴７ａ，７ｂをドリルにて穿設
し、内層めっき層３の一部を切削除去することにより、
サーフェイスビアホール２を垂直方向で二分割し内層め
っき層３ａ，３ｂを形成する。
【００２４】次に、図３（ａ）に示すように、内層側に
なる面を、例えば、ドライフィルムレジストをパターニ
ングしてエッチングする方法等により内層信号配線層４
を形成する。
なる面を、例えば、ドライフィルムレジストをパターニ
ングしてエッチングする方法等により内層信号配線層４
を形成する。
【００２５】次に、図３（ｂ）に示すように、同様の方
法で内層信号配線層４を形成した他の内層材５とプリプ
レグを介して重ね合わせ、加熱，加圧して積層板１１を
形成する。このとき、プリプレグの樹脂によりサーフェ
イスビアホール２の内部は充填されるが、表面に流出し
た樹脂はベルト研磨装置等により研磨除去し、表層とな
る面を平坦にした後、外層スルーホール用の貫通穴８ａ
をドリルで穿設する。
法で内層信号配線層４を形成した他の内層材５とプリプ
レグを介して重ね合わせ、加熱，加圧して積層板１１を
形成する。このとき、プリプレグの樹脂によりサーフェ
イスビアホール２の内部は充填されるが、表面に流出し
た樹脂はベルト研磨装置等により研磨除去し、表層とな
る面を平坦にした後、外層スルーホール用の貫通穴８ａ
をドリルで穿設する。
【００２６】次に、図３（ｃ）及び図４（ｃ）に示すよ
うに、積層板１１全面にパラジウム触媒処理を行った
後、無電解銅めっき、電解銅めっきを行い外層めっき層
９を形成する。これにより外層スルーホール用の貫通穴
８ａの内壁に外層めっき層９による導電層が形成され外
層スルーホール８となる。さらに、部品実装用パッド１
ａ，１ｂの形成を、例えば、ドライフイルムレジストを
パターニングしてエッチングする方法にて行う。このと
き、サーフェイスビアホール２の分割された内層めっき
層３ａ，３ｂの各々の円弧の部分を含む周辺部を部品実
装用パッド１ａ，１ｂとしてパターン形成することによ
り、部品実装用パッド１ａ，１ｂ直下に分割されたサー
フェイスビアホール２を有するプリント配線板が得られ
る。
うに、積層板１１全面にパラジウム触媒処理を行った
後、無電解銅めっき、電解銅めっきを行い外層めっき層
９を形成する。これにより外層スルーホール用の貫通穴
８ａの内壁に外層めっき層９による導電層が形成され外
層スルーホール８となる。さらに、部品実装用パッド１
ａ，１ｂの形成を、例えば、ドライフイルムレジストを
パターニングしてエッチングする方法にて行う。このと
き、サーフェイスビアホール２の分割された内層めっき
層３ａ，３ｂの各々の円弧の部分を含む周辺部を部品実
装用パッド１ａ，１ｂとしてパターン形成することによ
り、部品実装用パッド１ａ，１ｂ直下に分割されたサー
フェイスビアホール２を有するプリント配線板が得られ
る。
【００２７】次に、第１の実施例の実際の設計例につい
て説明する。
て説明する。
【００２８】図５（ａ），（ｂ）は本発明の第１の実施
例のプリント配線板の部品実装用パッドの平面図および
Ａ−Ａ′線断面図である。第１の実施例は０．４ｍｍピ
ッチの部品実装用パッドに適用した例である。
例のプリント配線板の部品実装用パッドの平面図および
Ａ−Ａ′線断面図である。第１の実施例は０．４ｍｍピ
ッチの部品実装用パッドに適用した例である。
【００２９】第１の実施例の実際の設計例は、図５
（ａ），（ｂ）に示すように、まず、両側に銅箔６のあ
る内層材５に、後に形成する分割された２つの部品実装
用パッド１ａ，１ｂ間の中心線上に直径０．５ｍｍのサ
ーフェイスビアホール２を形成する。
（ａ），（ｂ）に示すように、まず、両側に銅箔６のあ
る内層材５に、後に形成する分割された２つの部品実装
用パッド１ａ，１ｂ間の中心線上に直径０．５ｍｍのサ
ーフェイスビアホール２を形成する。
【００３０】次に、この中心線上でサーフェイスビアホ
ール２の中心より各々０．３ｍｍずつシフトさせた位置
に中心をもつ直径０．５ｍｍの２つの分割用の穴７ａ，
７ｂを穿設し、先に形成したサーフェイスビアホール２
を垂直方向に二分割する。
ール２の中心より各々０．３ｍｍずつシフトさせた位置
に中心をもつ直径０．５ｍｍの２つの分割用の穴７ａ，
７ｂを穿設し、先に形成したサーフェイスビアホール２
を垂直方向に二分割する。
【００３１】次に、外層回路形成時にサーフェイスビア
ホール２の二分割された内層めっき層３ａ，３ｂの各々
の円弧の部分を含む周辺部にリードピッチ０．４ｍｍ，
パッド幅０．２ｍｍの部品実装用パッド１ａ，１ｂを形
成する。これによりサーフェイスビアホール２を部品実
装用パッド１ａ，１ｂからはみ出すことなく形成出来
る。
ホール２の二分割された内層めっき層３ａ，３ｂの各々
の円弧の部分を含む周辺部にリードピッチ０．４ｍｍ，
パッド幅０．２ｍｍの部品実装用パッド１ａ，１ｂを形
成する。これによりサーフェイスビアホール２を部品実
装用パッド１ａ，１ｂからはみ出すことなく形成出来
る。
【００３２】図６は本発明の第２の実施例のプリント配
線板の四分割されたサーフェイスビアホールと部品実装
用パッドの接続構造を示す模式的な斜視透視図である。
尚、説明を容易にするために内層材を省略し、部品実装
用パッド１ａ，１ｂ，１ｃ，１ｄ、分割されたサーフェ
イスビアホール２、内層めっき層３ａ，３ｂ，３ｃ，３
ｄおよび内層信号配線層４のみを図示した。
線板の四分割されたサーフェイスビアホールと部品実装
用パッドの接続構造を示す模式的な斜視透視図である。
尚、説明を容易にするために内層材を省略し、部品実装
用パッド１ａ，１ｂ，１ｃ，１ｄ、分割されたサーフェ
イスビアホール２、内層めっき層３ａ，３ｂ，３ｃ，３
ｄおよび内層信号配線層４のみを図示した。
【００３３】第２の実施例のプリント配線板は、図６に
示すように、サーフェイスビアホール２を垂直方向に四
分割し、第１の実施例と同様にサーフェイスビアホール
２の内壁の分割された内層めっき層３ａ，３ｂ，３ｃ，
３ｄ各々の円弧の部分を含む周辺部に部品実装用パッド
１ａ，１ｂ，１ｃ，１ｄが接続されている。これによ
り、従来は、サーフェイスビアホール２の１個に対して
部品実装用パッドを１個しか形成させることが出来なか
ったが、第２の実施例では１個のサーフェイスビアホー
ル２により４個の部品実装パッド１ａ，１ｂ，１ｃ，１
ｄを内層信号配線層４へ電気的に接続することが可能と
なる。
示すように、サーフェイスビアホール２を垂直方向に四
分割し、第１の実施例と同様にサーフェイスビアホール
２の内壁の分割された内層めっき層３ａ，３ｂ，３ｃ，
３ｄ各々の円弧の部分を含む周辺部に部品実装用パッド
１ａ，１ｂ，１ｃ，１ｄが接続されている。これによ
り、従来は、サーフェイスビアホール２の１個に対して
部品実装用パッドを１個しか形成させることが出来なか
ったが、第２の実施例では１個のサーフェイスビアホー
ル２により４個の部品実装パッド１ａ，１ｂ，１ｃ，１
ｄを内層信号配線層４へ電気的に接続することが可能と
なる。
【００３４】次に、第２の実施例の実際の設計例につい
て説明する。
て説明する。
【００３５】図７（ａ），（ｂ）は本発明の第２の実施
例のプリント配線板の部品実装用パッドの平面図および
Ｂ−Ｂ′線断面図である。第２の実施例は、コンデンサ
や抵抗などのチップ部品用の部品実装用パッドに応用し
た例である。
例のプリント配線板の部品実装用パッドの平面図および
Ｂ−Ｂ′線断面図である。第２の実施例は、コンデンサ
や抵抗などのチップ部品用の部品実装用パッドに応用し
た例である。
【００３６】第２の実施例の実際の設計例は、図７
（ａ），（ｂ）に示すように、まず、両側に銅箔６のあ
る内層材５に直径５ｍｍの穴を穿設し銅めっきを施して
サーフェイスビアホール２を形成する。
（ａ），（ｂ）に示すように、まず、両側に銅箔６のあ
る内層材５に直径５ｍｍの穴を穿設し銅めっきを施して
サーフェイスビアホール２を形成する。
【００３７】次に、先に形成したサーフェイスビアホー
ル２の中心より０．３ｍｍシフトさせた位置に中心を持
つ直径０．３ｍｍの分割用の穴７ａ，７ｂ，７ｃ，７ｄ
を４箇所穿設し、先に形成したサーフェイスビアホール
２を垂直方向に四分割する。
ル２の中心より０．３ｍｍシフトさせた位置に中心を持
つ直径０．３ｍｍの分割用の穴７ａ，７ｂ，７ｃ，７ｄ
を４箇所穿設し、先に形成したサーフェイスビアホール
２を垂直方向に四分割する。
【００３８】次に、外層回路形成時にサーフェイスビア
ホール２の四分割された内層めっき層３ａ，３ｂ，３
ｃ，３ｄの各々の円弧の部分を含む周辺部に部品実装用
パッド１ａ，１ｂ，１ｃ，１ｄを配置するように外層回
路を形成することにより第２の実施例のプリント配線板
が得られる。
ホール２の四分割された内層めっき層３ａ，３ｂ，３
ｃ，３ｄの各々の円弧の部分を含む周辺部に部品実装用
パッド１ａ，１ｂ，１ｃ，１ｄを配置するように外層回
路を形成することにより第２の実施例のプリント配線板
が得られる。
【００３９】
【発明の効果】以上説明したように本発明は、サーフェ
イスビアホールを複数に分割し、分割された内層めっき
層の各々の円弧の部分を含む周辺部に分割された部品実
装用パッドを接続することにより、表面実装部品が狭ピ
ッチ化や小型化した場合でもサーフェイスビアホールが
部品実装用パッドからはみ出すことを防止出来る。
イスビアホールを複数に分割し、分割された内層めっき
層の各々の円弧の部分を含む周辺部に分割された部品実
装用パッドを接続することにより、表面実装部品が狭ピ
ッチ化や小型化した場合でもサーフェイスビアホールが
部品実装用パッドからはみ出すことを防止出来る。
【００４０】その結果、部品実装時に半田付不良や絶縁
不良の発生がなく、表面実装用部品の狭ピッチ化，小型
化に対応出来る効果がある。
不良の発生がなく、表面実装用部品の狭ピッチ化，小型
化に対応出来る効果がある。
【図１】本発明の第１の実施例のプリント配線板の二分
割されたサーフェイスビアホールと部品実装用パッドの
接続構造を示す模式的な斜視透視図である。
割されたサーフェイスビアホールと部品実装用パッドの
接続構造を示す模式的な斜視透視図である。
【図２】（ａ）〜（ｃ）は本発明の第１の実施例のプリ
ント配線板の製造方法を説明する工程順に示した断面図
である。
ント配線板の製造方法を説明する工程順に示した断面図
である。
【図３】（ａ）〜（ｃ）は本発明の第１の実施例のプリ
ント配線板の製造方法を説明する工程順に示した断面図
である。
ント配線板の製造方法を説明する工程順に示した断面図
である。
【図４】（ａ）〜（ｃ）は図２および図３を補足するた
めの製造工程での上部より透視した平面図である。
めの製造工程での上部より透視した平面図である。
【図５】（ａ），（ｂ）は本発明の第１の実施例のプリ
ント配線板の部品実装用パッドの平面図およびＡ−Ａ′
線断面図である。
ント配線板の部品実装用パッドの平面図およびＡ−Ａ′
線断面図である。
【図６】本発明の第２の実施例のプリント配線板の四分
割されたサーフェイスビアホールと部品実装用パッドの
接続構造を示す模式的な斜視透視図である。
割されたサーフェイスビアホールと部品実装用パッドの
接続構造を示す模式的な斜視透視図である。
【図７】（ａ），（ｂ）は本発明の第２の実施例のプリ
ント配線板の部品実装用パッドの平面図およびＢ−Ｂ′
線断面図である。
ント配線板の部品実装用パッドの平面図およびＢ−Ｂ′
線断面図である。
【図８】（ａ），（ｂ）は従来のプリント配線板の製造
方法の一例を説明する工程順に示した断面図である。
方法の一例を説明する工程順に示した断面図である。
【図９】（ａ）〜（ｃ）は従来のプリント配線板の製造
方法の一例を説明する工程順に示した断面図である。
方法の一例を説明する工程順に示した断面図である。
【図１０】従来のプリント配線板のサーフェイスビアホ
ールのはみ出しの一例を説明する平面図である。
ールのはみ出しの一例を説明する平面図である。
【図１１】従来のプリント配線板の分割構造スルーホー
ルの一例の斜視図である。
ルの一例の斜視図である。
【符号の説明】 １，１ａ，１ｂ，１ｃ，１ｄ 部品実装用パッド ２ サーフェイスビアホール ２ａ 穴 ３ａ，３ｂ，３ｃ，３ｄ 内層めっき層 ４ 内層信号配線層 ５ 内層材 ６ 銅箔 ７，７ａ，７ｂ，７ｃ，７ｄ 分割用の穴 ８ 外層スルーホール ８ａ 貫通穴 ９ 外層めっき層 １０ サーフェイスビアホールのはみ出し、 １１ 積層板 １２ 配線層
フロントページの続き (72)発明者 種田 淳一 東京都港区芝五丁目７番１号日本電気株式 会社内 (72)発明者 岡田 圭祐 東京都港区芝五丁目７番１号日本電気株式 会社内 (72)発明者 大貫 秀文 東京都港区芝五丁目７番１号日本電気株式 会社内 (72)発明者 馬庭 亮 東京都港区芝五丁目７番１号日本電気株式 会社内
Claims (6)
- 【請求項１】 表層と内層を電気的に接続するサーフェ
イスビアホールと、該サーフェイスビアホール上に形成
された部品実装用パッドとを有するプリント配線板にお
いて、前記サーフェイスビアホールが垂直方向に複数個
に分割された導電層を有し、該分割された導電層の各々
が該分割された導電層の各々に対応して分割された部品
実装用パッドと電気的に接続されていることを特徴とす
るプリント配線板。 - 【請求項２】 前記分割された導電層が二分割されてい
ることを特徴とする請求項１記載のプリント配線板。 - 【請求項３】 前記分割された導電層が四分割されてい
ることを特徴とする請求項１記載のプリント配線板。 - 【請求項４】 内層材の表層と内層に銅箔を形成する工
程と、前記表層と前記内層の両側に前記銅箔を設けた前
記内層材の所定の位置に穴を穿設する工程と、該穴の内
壁に導電層を形成しサーフェイスビアホールを形成する
工程と、該サーフェイスビアホールを垂直方向に複数個
に分割し分割された導電層を形成する工程と、前記表層
の前記サーフェイスビアホール上の前記分割された導電
層を含む周辺部に前記分割された導電層の各々と電気的
に接続する分割された部品実装用パッドを形成する工程
とを有することを特徴とするプリント配線板の製造方
法。 - 【請求項５】 前記サーフェイスビアホールを垂直方向
に分割し分割された導電層を形成する工程が複数個の分
割用の穴をドリルにて穿設し前記導電層の一部を切削除
去する工程を含むことを特徴とする請求項４記載のプリ
ント配線板の製造方法。 - 【請求項６】 表層と内層を電気的に接続するサーフェ
イスビアホール上に部品実装用パッドを有するプリント
配線板の製造方法において、前記サーフェイスビアホー
ルを分割した後、内層になる側のみ回路形成し、積層、
穴あけ、めっきを施した後に、分割した各々の前記サー
フェイスビアホール上に前記部品実装用パッドを配置す
るように前記表層の回路形成を行うことを特徴とするプ
リント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29284692A JPH0669660A (ja) | 1992-03-26 | 1992-10-30 | プリント配線板およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6784692 | 1992-03-26 | ||
| JP4-67846 | 1992-03-26 | ||
| JP29284692A JPH0669660A (ja) | 1992-03-26 | 1992-10-30 | プリント配線板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669660A true JPH0669660A (ja) | 1994-03-11 |
Family
ID=26409050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29284692A Pending JPH0669660A (ja) | 1992-03-26 | 1992-10-30 | プリント配線板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669660A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000018202A1 (fr) * | 1998-09-17 | 2000-03-30 | Ibiden Co., Ltd. | Tableau de connexions multicouche d'accumulation |
| JP2008066544A (ja) * | 2006-09-08 | 2008-03-21 | Nec Corp | 多層プリント配線基板及びその製造方法 |
| US8429594B2 (en) | 2007-11-21 | 2013-04-23 | Fujitsu Limited | Via design apparatus and via design method based on impedance calculations |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287693A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 分割構造スルーホールを有する印刷配線板 |
| JPH02199897A (ja) * | 1988-11-30 | 1990-08-08 | Hughes Aircraft Co | 単層スルーホールを有する多層印刷配線板 |
| JPH03108394A (ja) * | 1989-09-22 | 1991-05-08 | Hitachi Ltd | 多接続スルーホール型プリント配線回路基板及びその製造方法 |
| JPH03152996A (ja) * | 1989-11-09 | 1991-06-28 | Nec Corp | 多層印刷配線板の製造方法 |
-
1992
- 1992-10-30 JP JP29284692A patent/JPH0669660A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287693A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 分割構造スルーホールを有する印刷配線板 |
| JPH02199897A (ja) * | 1988-11-30 | 1990-08-08 | Hughes Aircraft Co | 単層スルーホールを有する多層印刷配線板 |
| JPH03108394A (ja) * | 1989-09-22 | 1991-05-08 | Hitachi Ltd | 多接続スルーホール型プリント配線回路基板及びその製造方法 |
| JPH03152996A (ja) * | 1989-11-09 | 1991-06-28 | Nec Corp | 多層印刷配線板の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000018202A1 (fr) * | 1998-09-17 | 2000-03-30 | Ibiden Co., Ltd. | Tableau de connexions multicouche d'accumulation |
| US6613986B1 (en) | 1998-09-17 | 2003-09-02 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| US7514779B2 (en) | 1998-09-17 | 2009-04-07 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| US7847318B2 (en) | 1998-09-17 | 2010-12-07 | Ibiden Co., Ltd. | Multilayer build-up wiring board including a chip mount region |
| JP2008066544A (ja) * | 2006-09-08 | 2008-03-21 | Nec Corp | 多層プリント配線基板及びその製造方法 |
| US8212153B2 (en) | 2006-09-08 | 2012-07-03 | Nec Corporation | Circuit board and manufacturing method of the circuit board |
| US8429594B2 (en) | 2007-11-21 | 2013-04-23 | Fujitsu Limited | Via design apparatus and via design method based on impedance calculations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317801A (en) | Method of manufacture of multilayer circuit board | |
| US8726495B2 (en) | Multi-layer board manufacturing method thereof | |
| JP2000260902A (ja) | 配線基板 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
| JPH0669660A (ja) | プリント配線板およびその製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP2003188509A (ja) | プリント配線基板 | |
| JPH05343856A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
| JPH04263493A (ja) | プリント配線板の製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JPH11284342A (ja) | パッケージとその製造方法 | |
| JPH0542158B2 (ja) | ||
| JP2500767B2 (ja) | 印刷配線板の製造方法 | |
| JP2004172329A (ja) | 多層プリント配線板、回路モジュールおよび電子機器 | |
| EP1259102B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| JP2003168868A (ja) | プリント配線板の製造方法 | |
| JPS63153894A (ja) | 多層プリント配線板 | |
| JPS62128596A (ja) | リジッド型多層プリント回路基板の製造方法 | |
| JP2001068807A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950725 |