JPH0669505A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0669505A JPH0669505A JP21945792A JP21945792A JPH0669505A JP H0669505 A JPH0669505 A JP H0669505A JP 21945792 A JP21945792 A JP 21945792A JP 21945792 A JP21945792 A JP 21945792A JP H0669505 A JPH0669505 A JP H0669505A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- channel
- thin film
- film transistor
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 断線の発生を防止した状態で小型化できるよ
うにする。 【構成】 ２つのコンタクト層１０６ａ、１０６ｂそれ
ぞれが、離隔方向とは直交する方向において、半導体層
１０４の端面を覆って形成されているので、半導体層１
０４が露出せずエッチング時に断線することがない。ま
た、半導体層１０４の端面が覆われているので、離隔方
向とは直交する方向側にあるチャネル領域の側面からも
流入・流出できるため、チャネル電流の伝導経路の最小
距離がチャネル保護膜１０５の大きさで決定されるチャ
ネル長よりも実質的に短くなり、また、チャネル電流が
伝導距離の短い経路を多く伝導することとなり、実効チ
ャネル長が短くなる。したがって、断線が発生しない状
態で小型化が図れる。
うにする。 【構成】 ２つのコンタクト層１０６ａ、１０６ｂそれ
ぞれが、離隔方向とは直交する方向において、半導体層
１０４の端面を覆って形成されているので、半導体層１
０４が露出せずエッチング時に断線することがない。ま
た、半導体層１０４の端面が覆われているので、離隔方
向とは直交する方向側にあるチャネル領域の側面からも
流入・流出できるため、チャネル電流の伝導経路の最小
距離がチャネル保護膜１０５の大きさで決定されるチャ
ネル長よりも実質的に短くなり、また、チャネル電流が
伝導距離の短い経路を多く伝導することとなり、実効チ
ャネル長が短くなる。したがって、断線が発生しない状
態で小型化が図れる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等に使用
されるアクティブマトリクス基板に対し、スイッチング
素子として用いられる薄膜トランジスタに関する。
されるアクティブマトリクス基板に対し、スイッチング
素子として用いられる薄膜トランジスタに関する。
【０００２】
【従来の技術】薄型・低消費電力という特徴を有してい
る液晶表示装置は、ＣＲＴに代わる表示装置として注目
を集めている。中でも、薄膜トランジスタアレイを用い
たアクティブマトリクス駆動方式の液晶表示装置は、液
晶の応答速度が速く表示品位が高いなどの利点を持って
いる。
る液晶表示装置は、ＣＲＴに代わる表示装置として注目
を集めている。中でも、薄膜トランジスタアレイを用い
たアクティブマトリクス駆動方式の液晶表示装置は、液
晶の応答速度が速く表示品位が高いなどの利点を持って
いる。
【０００３】図５（ａ）はアクティブマトリクス基板に
形成した従来の逆スタガー型の薄膜トランジスタを示す
平面図であり、図５（ｂ）は図５（ａ）のＣ−Ｃ′線に
よる断面図を示す。この薄膜トランジスタは、絶縁性基
板であるガラス基板３０１の上に交差する状態に形成さ
れたゲートバスライン３０２とソースバスライン３０７
のうち、ゲートバスライン３０２から分枝されたゲート
電極３０２ａの上に形成されている。具体的には、この
ゲート電極３０２ａを被覆してガラス基板３０１の上に
ゲート絶縁膜３０３が積層形成されており、ゲート絶縁
膜３０３の上にはゲート電極３０２ａの上方部分に半導
体層３０４が形成され、更に半導体層３０４の上にはチ
ャネル保護膜３０５が形成されている。チャネル保護膜
３０５のＣ−Ｃ′線方向の一方（左側）の端部上から半
導体層３０４の上にわたりコンタクト層３０６ａが形成
され、他方（右側）の端部上から半導体層３０４の上に
わたりコンタクト層３０６ｂが形成されており、一方
（左側）のコンタクト層３０６ａの上からゲート絶縁膜
３０３にわたりソース電極３０７ａが形成されている。
このソース電極３０７ａは、ソースバスライン３０７か
ら分枝して形成された部分である。他方（右側）のコン
タクト層３０６ｂの上からゲート絶縁膜３０３にわたる
部分には、ドレイン電極３０８が形成されている。
形成した従来の逆スタガー型の薄膜トランジスタを示す
平面図であり、図５（ｂ）は図５（ａ）のＣ−Ｃ′線に
よる断面図を示す。この薄膜トランジスタは、絶縁性基
板であるガラス基板３０１の上に交差する状態に形成さ
れたゲートバスライン３０２とソースバスライン３０７
のうち、ゲートバスライン３０２から分枝されたゲート
電極３０２ａの上に形成されている。具体的には、この
ゲート電極３０２ａを被覆してガラス基板３０１の上に
ゲート絶縁膜３０３が積層形成されており、ゲート絶縁
膜３０３の上にはゲート電極３０２ａの上方部分に半導
体層３０４が形成され、更に半導体層３０４の上にはチ
ャネル保護膜３０５が形成されている。チャネル保護膜
３０５のＣ−Ｃ′線方向の一方（左側）の端部上から半
導体層３０４の上にわたりコンタクト層３０６ａが形成
され、他方（右側）の端部上から半導体層３０４の上に
わたりコンタクト層３０６ｂが形成されており、一方
（左側）のコンタクト層３０６ａの上からゲート絶縁膜
３０３にわたりソース電極３０７ａが形成されている。
このソース電極３０７ａは、ソースバスライン３０７か
ら分枝して形成された部分である。他方（右側）のコン
タクト層３０６ｂの上からゲート絶縁膜３０３にわたる
部分には、ドレイン電極３０８が形成されている。
【０００４】即ち、上記薄膜トランジスタにおいては、
Ｃ−Ｃ′線方向に直交する方向において、半導体層３０
４とその上のチャネル保護膜３０５とは共に同じ寸法に
形成されており、更にその上のコンタクト層３０６ａ、
３０６ｂも同じ寸法となっている。
Ｃ−Ｃ′線方向に直交する方向において、半導体層３０
４とその上のチャネル保護膜３０５とは共に同じ寸法に
形成されており、更にその上のコンタクト層３０６ａ、
３０６ｂも同じ寸法となっている。
【０００５】ところで、この薄膜トランジスタの場合、
半導体層３０４に形成されるチャネル領域の大きさはそ
の上のチャネル保護膜３０５の大きさ・形状に左右され
る。このときのチャネル長は、Ｃ−Ｃ′線方向における
チャネル保護膜３０５の両端間の離隔距離Ｌ１によって
定まる。
半導体層３０４に形成されるチャネル領域の大きさはそ
の上のチャネル保護膜３０５の大きさ・形状に左右され
る。このときのチャネル長は、Ｃ−Ｃ′線方向における
チャネル保護膜３０５の両端間の離隔距離Ｌ１によって
定まる。
【０００６】
【発明が解決しようとする課題】このため、薄膜トラン
ジスタを小型化しようとする場合は、チャネル長Ｌ１を
短くすることや、チャネル保護膜３０５の形成を省略す
ることが考えられる。しかし、前者のようにチャネル長
Ｌ１を短くして小型化する場合、チャネル保護膜３０５
の形成に用いるフォトマスクのアライメントずれが生じ
ると、半導体層３０４が露出してエッチング時に断線す
る可能性がある。一方、チャネル保護膜３０５の形成を
省略して小型化する場合は、半導体層３０４を厚く形成
する必要があり、その結果として半導体層３０４におけ
る断差が増大し、ソース電極３０７及びドレイン電極３
０８が断線する可能性が大になるという問題点がある。
ジスタを小型化しようとする場合は、チャネル長Ｌ１を
短くすることや、チャネル保護膜３０５の形成を省略す
ることが考えられる。しかし、前者のようにチャネル長
Ｌ１を短くして小型化する場合、チャネル保護膜３０５
の形成に用いるフォトマスクのアライメントずれが生じ
ると、半導体層３０４が露出してエッチング時に断線す
る可能性がある。一方、チャネル保護膜３０５の形成を
省略して小型化する場合は、半導体層３０４を厚く形成
する必要があり、その結果として半導体層３０４におけ
る断差が増大し、ソース電極３０７及びドレイン電極３
０８が断線する可能性が大になるという問題点がある。
【０００７】本発明は、このような従来技術の課題を解
決すべくなされたものであり、断線の発生を防止した状
態で小型化できる薄膜トランジスタを提供することを目
的とする。
決すべくなされたものであり、断線の発生を防止した状
態で小型化できる薄膜トランジスタを提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジス
タは、ゲート絶縁膜を挟んで一方にゲート電極が形成さ
れ、他方に半導体層とチャネル保護膜とが、この順にか
つ該ゲート電極と対向して形成され、該半導体層とソー
ス電極との間及び該半導体層とドレイン電極との間にコ
ンタクト層が介在させてなる薄膜トランジスタにおい
て、該コンタクト層が、該半導体層の端面を覆って形成
され、該半導体層内でコンタクト層を介して流入、流出
される電流の伝導経路の最小距離が該チャネル保護膜の
幅よりも小さく設定されており、そのことにより上記目
的が達成される。
タは、ゲート絶縁膜を挟んで一方にゲート電極が形成さ
れ、他方に半導体層とチャネル保護膜とが、この順にか
つ該ゲート電極と対向して形成され、該半導体層とソー
ス電極との間及び該半導体層とドレイン電極との間にコ
ンタクト層が介在させてなる薄膜トランジスタにおい
て、該コンタクト層が、該半導体層の端面を覆って形成
され、該半導体層内でコンタクト層を介して流入、流出
される電流の伝導経路の最小距離が該チャネル保護膜の
幅よりも小さく設定されており、そのことにより上記目
的が達成される。
【０００９】また、本発明の薄膜トランジスタは、ゲー
ト絶縁膜を挟んで一方にゲート電極が形成され、他方に
半導体層とチャネル保護膜とが、この順にかつ該ゲート
電極と対向して形成され、該チャネル保護膜の上で離隔
されると共にチャネル保護膜及び半導体層を覆って２つ
のコンタクト層が形成され、更に一方のコンタクト層か
らゲート絶縁膜にわたりソース電極が、他方のコンタク
ト層からゲート絶縁膜にわたりドレイン電極が形成され
た薄膜トランジスタであって、該２つのコンタクト層そ
れぞれが、離隔された方向とは直交する方向において、
該チャネル保護膜及び該半導体層の端面を通って該ゲー
ト絶縁膜の上に達する構造に形成されており、そのこと
により上記目的が達成される。
ト絶縁膜を挟んで一方にゲート電極が形成され、他方に
半導体層とチャネル保護膜とが、この順にかつ該ゲート
電極と対向して形成され、該チャネル保護膜の上で離隔
されると共にチャネル保護膜及び半導体層を覆って２つ
のコンタクト層が形成され、更に一方のコンタクト層か
らゲート絶縁膜にわたりソース電極が、他方のコンタク
ト層からゲート絶縁膜にわたりドレイン電極が形成され
た薄膜トランジスタであって、該２つのコンタクト層そ
れぞれが、離隔された方向とは直交する方向において、
該チャネル保護膜及び該半導体層の端面を通って該ゲー
ト絶縁膜の上に達する構造に形成されており、そのこと
により上記目的が達成される。
【００１０】また、本発明の薄膜トランジスタは、ゲー
ト絶縁膜を挟んで一方にゲート電極が形成され、他方に
半導体層が該ゲート電極と対向し、かつ離隔形成された
２つのコンタクト層で挟まれて形成されていると共に、
該半導体層の上にチャネル保護膜が形成され、更に一方
のコンタクト層の上を通る状態で該チャネル保護膜の端
部から半導体層にわたりソース電極が形成されていると
共に、他方のコンタクト層の上を通る状態で該チャネル
保護膜の端部から半導体層にわたりドレイン電極が形成
された薄膜トランジスタであって、該２つのコンタクト
層それぞれが、離隔方向とは直交する方向において、該
半導体層よりも長く形成されており、そのことにより上
記目的が達成される。
ト絶縁膜を挟んで一方にゲート電極が形成され、他方に
半導体層が該ゲート電極と対向し、かつ離隔形成された
２つのコンタクト層で挟まれて形成されていると共に、
該半導体層の上にチャネル保護膜が形成され、更に一方
のコンタクト層の上を通る状態で該チャネル保護膜の端
部から半導体層にわたりソース電極が形成されていると
共に、他方のコンタクト層の上を通る状態で該チャネル
保護膜の端部から半導体層にわたりドレイン電極が形成
された薄膜トランジスタであって、該２つのコンタクト
層それぞれが、離隔方向とは直交する方向において、該
半導体層よりも長く形成されており、そのことにより上
記目的が達成される。
【００１１】上述したコンタクト層としては、不純物イ
オンを注入することにより形成するか、或は予め不純物
を混入させた材料を使用して形成するようにしてもよ
い。
オンを注入することにより形成するか、或は予め不純物
を混入させた材料を使用して形成するようにしてもよ
い。
【００１２】
【作用】本発明の薄膜トランジスタにあっては、２つの
コンタクト層それぞれが、離隔方向とは直交する方向に
おいて、半導体層の端面を覆って、又は半導体層よりも
長く形成されている。よって、コンタクト層により上記
方向における半導体層の端面が覆われた状態となる。こ
のとき、離隔方向とは直交する方向におけるコンタクト
層の長さを半導体層に対して、アライメントずれを吸収
できる寸法としておくと、半導体層が露出せず、エッチ
ング時に断線することがない。
コンタクト層それぞれが、離隔方向とは直交する方向に
おいて、半導体層の端面を覆って、又は半導体層よりも
長く形成されている。よって、コンタクト層により上記
方向における半導体層の端面が覆われた状態となる。こ
のとき、離隔方向とは直交する方向におけるコンタクト
層の長さを半導体層に対して、アライメントずれを吸収
できる寸法としておくと、半導体層が露出せず、エッチ
ング時に断線することがない。
【００１３】また、コンタクト層により上記方向におけ
る半導体層の端面が覆われた状態となっているので、チ
ャネル領域を伝導するチャネル電流は、離隔方向側にあ
るチャネル端から流入・流出するだけでなく、離隔方向
とは直交する方向側にあるチャネル領域の側面からも流
入・流出できる。このため、チャネル電流の伝導経路の
最小距離がチャネル保護膜の大きさで決定されるチャネ
ル長よりも実質的に短くなり、また、チャネル電流が伝
導距離の短い経路を多く伝導する。よって、実効チャネ
ル長が短くなる。
る半導体層の端面が覆われた状態となっているので、チ
ャネル領域を伝導するチャネル電流は、離隔方向側にあ
るチャネル端から流入・流出するだけでなく、離隔方向
とは直交する方向側にあるチャネル領域の側面からも流
入・流出できる。このため、チャネル電流の伝導経路の
最小距離がチャネル保護膜の大きさで決定されるチャネ
ル長よりも実質的に短くなり、また、チャネル電流が伝
導距離の短い経路を多く伝導する。よって、実効チャネ
ル長が短くなる。
【００１４】したがって、断線が発生しない状態で薄膜
トランジスタの小型化が図れる。
トランジスタの小型化が図れる。
【００１５】
【実施例】以下、本発明の実施例について説明する。
【００１６】（実施例１）図１（ａ）は本実施例の薄膜
トランジスタを示す平面図であり、図１（ｂ）は図１
（ａ）のＡ−Ａ′線による断面図である。この薄膜トラ
ンジスタは、絶縁性基板であるガラス基板１０１の上に
交差する状態に形成されたゲートバスライン１０２とソ
ースバスライン１０７のうち、ゲートバスライン１０２
から分枝されたゲート電極１０２ａの上に形成されてい
る。ゲート電極１０２ａは、その幅方向をＡ−Ａ′線に
沿った方向としてある。
トランジスタを示す平面図であり、図１（ｂ）は図１
（ａ）のＡ−Ａ′線による断面図である。この薄膜トラ
ンジスタは、絶縁性基板であるガラス基板１０１の上に
交差する状態に形成されたゲートバスライン１０２とソ
ースバスライン１０７のうち、ゲートバスライン１０２
から分枝されたゲート電極１０２ａの上に形成されてい
る。ゲート電極１０２ａは、その幅方向をＡ−Ａ′線に
沿った方向としてある。
【００１７】上記ゲート電極１０２ａが形成された基板
１０１の上にはゲート絶縁膜１０３がほぼ全面に形成さ
れ、ゲート絶縁膜１０３の上にはゲート電極１０２ａの
上方部分に半導体層１０４とチャネル保護膜１０５とが
この順に形成されている。チャネル保護膜１０５は、上
記Ａ−Ａ′線に沿った方向とは直交する方向における長
さ寸法を半導体層１０４と同一にしてあり、Ａ−Ａ′線
に沿った方向の幅寸法を、同じ方向における半導体層１
０４の幅よりも短く形成され、その幅方向の両側に半導
体層１０４に対して断差が形成されている。
１０１の上にはゲート絶縁膜１０３がほぼ全面に形成さ
れ、ゲート絶縁膜１０３の上にはゲート電極１０２ａの
上方部分に半導体層１０４とチャネル保護膜１０５とが
この順に形成されている。チャネル保護膜１０５は、上
記Ａ−Ａ′線に沿った方向とは直交する方向における長
さ寸法を半導体層１０４と同一にしてあり、Ａ−Ａ′線
に沿った方向の幅寸法を、同じ方向における半導体層１
０４の幅よりも短く形成され、その幅方向の両側に半導
体層１０４に対して断差が形成されている。
【００１８】チャネル保護膜１０５の上には、上記幅方
向の一端側から半導体層１０４にわたりコンタクト層１
０６ａが形成され、他端側から半導体層１０４にわたり
コンタクト層１０６ｂが形成されている。コンタクト層
１０６ａ、１０６ｂは、上記Ａ−Ａ′線に沿った方向と
は直交する方向における長さ寸法を、半導体層１０４及
びチャネル保護膜１０５の長さよりも長く形成されてお
り、コンタクト層１０６ａ、１０６ｂそれぞれの両端部
はゲート絶縁膜１０３の上面に達した状態で存在する。
向の一端側から半導体層１０４にわたりコンタクト層１
０６ａが形成され、他端側から半導体層１０４にわたり
コンタクト層１０６ｂが形成されている。コンタクト層
１０６ａ、１０６ｂは、上記Ａ−Ａ′線に沿った方向と
は直交する方向における長さ寸法を、半導体層１０４及
びチャネル保護膜１０５の長さよりも長く形成されてお
り、コンタクト層１０６ａ、１０６ｂそれぞれの両端部
はゲート絶縁膜１０３の上面に達した状態で存在する。
【００１９】上記コンタクト層１０６ａの上からゲート
絶縁膜１０３にわたりソース電極１０７ａが形成され、
コンタクト層１０６ｂの上からゲート絶縁膜１０３にわ
たりドレイン電極１０８が形成されている。上記ソース
電極１０７ａはソースバスライン１０７から分枝して形
成されている。
絶縁膜１０３にわたりソース電極１０７ａが形成され、
コンタクト層１０６ｂの上からゲート絶縁膜１０３にわ
たりドレイン電極１０８が形成されている。上記ソース
電極１０７ａはソースバスライン１０７から分枝して形
成されている。
【００２０】次に、上述した構成の薄膜トランジスタの
製造方法について、図２に基づいて説明する。
製造方法について、図２に基づいて説明する。
【００２１】先ず、図２（ａ）に示すように、ガラス基
板１０１上に厚み３００ｎｍのＴａ膜を積層し、パター
ニングしてゲート電極１０２ａを形成する。
板１０１上に厚み３００ｎｍのＴａ膜を積層し、パター
ニングしてゲート電極１０２ａを形成する。
【００２２】次に、図２（ｂ）に示すように、ゲート電
極１０２ａが形成されたガラス基板１０１上に、スパッ
タリングやプラズマＣＶＤ法によりゲート絶縁膜１０３
となる厚み３００ｎｍのＳｉＮｘ膜、半導体層１０４と
なる厚み３０ｎｍのアモルファスシリコン（ａ−Ｓｉ）
膜、およびチャネル保護膜１０５となる厚み２００ｎｍ
のＳｉＮｘ膜を全面にわたってこの順に連続的に被着し
た後、エッチングによりチャネル保護膜１０５を図示の
ようなパターンに形成する。なお、ゲート絶縁膜１０３
を被着形成させる前に、ゲート電極１３を陽極酸化して
絶縁膜を形成しても良い。
極１０２ａが形成されたガラス基板１０１上に、スパッ
タリングやプラズマＣＶＤ法によりゲート絶縁膜１０３
となる厚み３００ｎｍのＳｉＮｘ膜、半導体層１０４と
なる厚み３０ｎｍのアモルファスシリコン（ａ−Ｓｉ）
膜、およびチャネル保護膜１０５となる厚み２００ｎｍ
のＳｉＮｘ膜を全面にわたってこの順に連続的に被着し
た後、エッチングによりチャネル保護膜１０５を図示の
ようなパターンに形成する。なお、ゲート絶縁膜１０３
を被着形成させる前に、ゲート電極１３を陽極酸化して
絶縁膜を形成しても良い。
【００２３】次に、図２（ｃ）に示すように、プラズマ
ＣＶＤ法によりコンタクト層１０６ａ、１０６ｂとなる
Ｐ（リン）をドープしたａ−Ｓｉ膜を５０ｎｍの厚みで
全面にわたって被着した後、半導体層１０４となるａ−
Ｓｉ膜およびコンタクト層１０６ａ、１０６ｂとなるａ
−Ｓｉ膜をエッチングして、半導体層１０４及びコンタ
クト層１０６ａ、１０６ｂを形成する。なお、上記半導
体層１０４やコンタクト層１０６ａ、１０６ｂに用いる
材料としては、微結晶状態のシリコン、或はポリシリコ
ン（ｐ−Ｓｉ）を用いてもよい。
ＣＶＤ法によりコンタクト層１０６ａ、１０６ｂとなる
Ｐ（リン）をドープしたａ−Ｓｉ膜を５０ｎｍの厚みで
全面にわたって被着した後、半導体層１０４となるａ−
Ｓｉ膜およびコンタクト層１０６ａ、１０６ｂとなるａ
−Ｓｉ膜をエッチングして、半導体層１０４及びコンタ
クト層１０６ａ、１０６ｂを形成する。なお、上記半導
体層１０４やコンタクト層１０６ａ、１０６ｂに用いる
材料としては、微結晶状態のシリコン、或はポリシリコ
ン（ｐ−Ｓｉ）を用いてもよい。
【００２４】次に、図２（ｄ）に示すように、厚み２０
０ｎｍのＭｏ膜を積層し、そのＭｏ膜にエッチングを施
して分断されたソース電極１０７ａ及びドレイン電極１
０８を形成する。
０ｎｍのＭｏ膜を積層し、そのＭｏ膜にエッチングを施
して分断されたソース電極１０７ａ及びドレイン電極１
０８を形成する。
【００２５】以上のようにして製造された薄膜トランジ
スタは、図１に示すように、２つのコンタクト層１０６
ａ、１０６ｂのそれぞれが、離隔方向とは直交する方向
において、半導体層１０４の端面を覆って形成されてい
る。このとき、離隔方向とは直交する方向におけるコン
タクト層１０６ａ、１０６ｂの長さを半導体層１０４に
対して、アライメントずれを吸収できる寸法としておく
と、半導体層１０４が露出せず、エッチング時に断線す
ることがない。
スタは、図１に示すように、２つのコンタクト層１０６
ａ、１０６ｂのそれぞれが、離隔方向とは直交する方向
において、半導体層１０４の端面を覆って形成されてい
る。このとき、離隔方向とは直交する方向におけるコン
タクト層１０６ａ、１０６ｂの長さを半導体層１０４に
対して、アライメントずれを吸収できる寸法としておく
と、半導体層１０４が露出せず、エッチング時に断線す
ることがない。
【００２６】また、コンタクト層１０６ａ、１０６ｂに
より離隔方向とは直交する方向における半導体層１０４
の端面が覆われた状態となっているので、チャネル領域
を伝導するチャネル電流は、離隔方向側にあるチャネル
端から流入・流出するだけでなく、離隔方向とは直交す
る方向側にあるチャネル領域の側面からも流入・流出で
きる。このため、チャネル電流の伝導経路の最小距離
が、チャネル保護膜１０５のＡ−Ａ′方向における幅寸
法はもちろん、チャネル保護膜１０５の大きさで決定さ
れるチャネル長よりも実質的に短くなり、また、チャネ
ル電流が伝導距離の短い経路を多く伝導する。よって、
実効チャネル長が短くなる。
より離隔方向とは直交する方向における半導体層１０４
の端面が覆われた状態となっているので、チャネル領域
を伝導するチャネル電流は、離隔方向側にあるチャネル
端から流入・流出するだけでなく、離隔方向とは直交す
る方向側にあるチャネル領域の側面からも流入・流出で
きる。このため、チャネル電流の伝導経路の最小距離
が、チャネル保護膜１０５のＡ−Ａ′方向における幅寸
法はもちろん、チャネル保護膜１０５の大きさで決定さ
れるチャネル長よりも実質的に短くなり、また、チャネ
ル電流が伝導距離の短い経路を多く伝導する。よって、
実効チャネル長が短くなる。
【００２７】したがって、本実施例の薄膜トランジスタ
は、断線が発生しない状態で小型化が図れる。
は、断線が発生しない状態で小型化が図れる。
【００２８】上記実施例ではコンタクト層１０６ａ、１
０６ｂを、予めＰをドープしたａ−Ｓｉを使用して形成
するようにしているが、本発明はこれに限らず、ａ−Ｓ
ｉ膜や、微結晶状態のシリコン膜、或はｐ−Ｓｉ膜を形
成した後に、所定の箇所にイオン注入法により上述した
Ｐや、他のＢ（ボロン）等の不純物をドープしてコンタ
クト層１０６ａ、１０６ｂを形成してもよい。
０６ｂを、予めＰをドープしたａ−Ｓｉを使用して形成
するようにしているが、本発明はこれに限らず、ａ−Ｓ
ｉ膜や、微結晶状態のシリコン膜、或はｐ−Ｓｉ膜を形
成した後に、所定の箇所にイオン注入法により上述した
Ｐや、他のＢ（ボロン）等の不純物をドープしてコンタ
クト層１０６ａ、１０６ｂを形成してもよい。
【００２９】上記実施例ではソース電極１０７ａ及びド
レイン電極１０８は、Ｍｏを使用したが、Ｔｉ、Ａｌ等
の金属を使用することができる。
レイン電極１０８は、Ｍｏを使用したが、Ｔｉ、Ａｌ等
の金属を使用することができる。
【００３０】本発明の薄膜トランジスタは、その構造及
びその製造方法についても、上記実施例のものに限られ
ないことは言うまでもない。
びその製造方法についても、上記実施例のものに限られ
ないことは言うまでもない。
【００３１】（実施例２）図３（ａ）は本発明の他の実
施例に係る薄膜トランジスタを示す平面図であり、図３
（ｂ）は図３（ａ）のＢ−Ｂ′線による断面図を示す。
この薄膜トランジスタは、絶縁性基板であるガラス基板
２０１の上に交差する状態に形成されたゲートバスライ
ン２０２とソースバスライン２０７のうち、ゲートバス
ライン２０２から分枝されたゲート電極２０２ａの上に
形成されている。ゲート電極２０２ａは、その幅方向を
Ｂ−Ｂ′線に沿った方向としてある。
施例に係る薄膜トランジスタを示す平面図であり、図３
（ｂ）は図３（ａ）のＢ−Ｂ′線による断面図を示す。
この薄膜トランジスタは、絶縁性基板であるガラス基板
２０１の上に交差する状態に形成されたゲートバスライ
ン２０２とソースバスライン２０７のうち、ゲートバス
ライン２０２から分枝されたゲート電極２０２ａの上に
形成されている。ゲート電極２０２ａは、その幅方向を
Ｂ−Ｂ′線に沿った方向としてある。
【００３２】上記ゲート電極２０２ａが形成された基板
２０１の上にはゲート絶縁膜２０３がほぼ全面に形成さ
れ、ゲート絶縁膜２０３の上にはゲート電極２０２ａの
上方部分に半導体層２０４とチャネル保護膜２０５とが
この順に形成されている。チャネル保護膜２０５は、上
記Ｂ−Ｂ′線に沿った方向とは直交する方向における長
さ寸法を半導体層２０４と同一にしてあり、Ｂ−Ｂ′線
に沿った方向の幅を、同じ方向における半導体層２０４
の幅と同一に形成されている。
２０１の上にはゲート絶縁膜２０３がほぼ全面に形成さ
れ、ゲート絶縁膜２０３の上にはゲート電極２０２ａの
上方部分に半導体層２０４とチャネル保護膜２０５とが
この順に形成されている。チャネル保護膜２０５は、上
記Ｂ−Ｂ′線に沿った方向とは直交する方向における長
さ寸法を半導体層２０４と同一にしてあり、Ｂ−Ｂ′線
に沿った方向の幅を、同じ方向における半導体層２０４
の幅と同一に形成されている。
【００３３】半導体層２０４の幅方向両側には、コンタ
クト層２０６ａとコンタクト層２０６ｂとが形成されて
いる。コンタクト層２０６ａ、２０６ｂは、上記Ｂ−
Ｂ′線に沿った方向とは直交する方向において、半導体
層２０４の長さよりも長く形成されている。
クト層２０６ａとコンタクト層２０６ｂとが形成されて
いる。コンタクト層２０６ａ、２０６ｂは、上記Ｂ−
Ｂ′線に沿った方向とは直交する方向において、半導体
層２０４の長さよりも長く形成されている。
【００３４】上記Ｂ−Ｂ′線に沿った方向におけるチャ
ネル保護膜２０５の一端側からコンタクト層２０６ａの
上を経てゲート絶縁膜２０３にわたる部分には、ソース
電極２０７ａが形成され、Ｂ−Ｂ′線に沿った方向にお
けるチャネル保護膜２０５の他端側からコンタクト層２
０６ｂの上を経てゲート絶縁膜２０３にわたる部分に
は、ドレイン電極２０８が形成されている。上記ソース
電極２０７ａは、前記ソースバスライン２０７から分枝
して形成されている。
ネル保護膜２０５の一端側からコンタクト層２０６ａの
上を経てゲート絶縁膜２０３にわたる部分には、ソース
電極２０７ａが形成され、Ｂ−Ｂ′線に沿った方向にお
けるチャネル保護膜２０５の他端側からコンタクト層２
０６ｂの上を経てゲート絶縁膜２０３にわたる部分に
は、ドレイン電極２０８が形成されている。上記ソース
電極２０７ａは、前記ソースバスライン２０７から分枝
して形成されている。
【００３５】上述した構成の薄膜トランジスタの製造方
法について、図４に基づいて説明する。
法について、図４に基づいて説明する。
【００３６】まず、図４（ａ）に示すように、ガラス基
板２０１上にＴａ膜を３００ｎｍの厚みに積層し、パタ
ーニングしてゲート電極２０２ａを形成する。
板２０１上にＴａ膜を３００ｎｍの厚みに積層し、パタ
ーニングしてゲート電極２０２ａを形成する。
【００３７】次に、図４（ｂ）に示すように、スパッタ
リングやプラズマＣＶＤ法により、ゲート絶縁膜２０３
となる３００ｎｍ厚みのＳｉＮｘ膜、半導体層２０４と
なる３０ｎｍ厚みのａ−Ｓｉ膜、及びチャネル保護膜２
０５となる２００ｎｍ厚みのＳｉＮｘ膜を、この順に全
面にわたって連続的に積層する。続いて、エッチングに
よりチャネル保護膜２０５を図示のようなパターンに形
成する。なお、ゲート絶縁膜２０３を被着させる前にゲ
ート電極２０２ａを陽極酸化し、その後にゲート絶縁膜
２０３を形成しても良い。ゲート絶縁膜２０３はＳｉＮ
ｘ以外の絶縁膜を使用してもよい。また、半導体層２０
４に使用する材料としては、微結晶状態のシリコン、ま
たはポリシリコン（ｐ−Ｓｉ）を用いてもよい。
リングやプラズマＣＶＤ法により、ゲート絶縁膜２０３
となる３００ｎｍ厚みのＳｉＮｘ膜、半導体層２０４と
なる３０ｎｍ厚みのａ−Ｓｉ膜、及びチャネル保護膜２
０５となる２００ｎｍ厚みのＳｉＮｘ膜を、この順に全
面にわたって連続的に積層する。続いて、エッチングに
よりチャネル保護膜２０５を図示のようなパターンに形
成する。なお、ゲート絶縁膜２０３を被着させる前にゲ
ート電極２０２ａを陽極酸化し、その後にゲート絶縁膜
２０３を形成しても良い。ゲート絶縁膜２０３はＳｉＮ
ｘ以外の絶縁膜を使用してもよい。また、半導体層２０
４に使用する材料としては、微結晶状態のシリコン、ま
たはポリシリコン（ｐ−Ｓｉ）を用いてもよい。
【００３８】次に、図４（ｃ）に示すように、チャネル
保護膜２０５が上に形成されたａ−Ｓｉ膜に、例えばＰ
またはＢ等の不純物イオンを注入する。このとき、チャ
ネル保護膜２０５がマスクとして機能するため、半導体
層２０４の両側にコンタクト層２０６ａ、２０６ｂが形
成される。続いて、エッチングを行って、コンタクト層
２０６ａ、２０６ｂを図示のパターンに形成する。
保護膜２０５が上に形成されたａ−Ｓｉ膜に、例えばＰ
またはＢ等の不純物イオンを注入する。このとき、チャ
ネル保護膜２０５がマスクとして機能するため、半導体
層２０４の両側にコンタクト層２０６ａ、２０６ｂが形
成される。続いて、エッチングを行って、コンタクト層
２０６ａ、２０６ｂを図示のパターンに形成する。
【００３９】次に、図４（ｄ）に示すように、２００ｎ
ｍ厚みのＭｏ膜を積層し、上記Ｍｏ膜を図示のパターン
をしたソース電極２０７ａ及びドレイン電極２０８を形
成する。
ｍ厚みのＭｏ膜を積層し、上記Ｍｏ膜を図示のパターン
をしたソース電極２０７ａ及びドレイン電極２０８を形
成する。
【００４０】以上のようにして製造された薄膜トランジ
スタは、図３に示すように、２つのコンタクト層２０６
ａ、２０６ｂのそれぞれが、離隔方向とは直交する方向
において、半導体層２０４よりも長く形成されている。
このとき、離隔方向とは直交する方向におけるコンタク
ト層２０６ａ、２０６ｂの長さを半導体層２０４に対し
て、アライメントずれを吸収できる寸法としておくと、
半導体層２０４が露出せず、エッチング時に断線するこ
とがない。
スタは、図３に示すように、２つのコンタクト層２０６
ａ、２０６ｂのそれぞれが、離隔方向とは直交する方向
において、半導体層２０４よりも長く形成されている。
このとき、離隔方向とは直交する方向におけるコンタク
ト層２０６ａ、２０６ｂの長さを半導体層２０４に対し
て、アライメントずれを吸収できる寸法としておくと、
半導体層２０４が露出せず、エッチング時に断線するこ
とがない。
【００４１】また、２つのコンタクト層２０６ａ、２０
６ｂのそれぞれが、離隔方向とは直交する方向におい
て、半導体層２０４よりも長く形成されているので、チ
ャネル領域を伝導するチャネル電流は、離隔方向側にあ
るチャネル端から流入・流出するだけでなく、離隔方向
とは直交する方向側にあるチャネル領域の側面からも流
入・流出できる。このため、チャネル電流の伝導経路の
最小距離が、チャネル保護膜２０５のＢ−Ｂ′方向にお
ける幅寸法はもちろん、チャネル保護膜２０５の大きさ
で決定されるチャネル長よりも実質的に短くなり、また
チャネル電流が伝導距離の短い経路を多く伝導する。よ
って、実効チャネル長が短くなる。
６ｂのそれぞれが、離隔方向とは直交する方向におい
て、半導体層２０４よりも長く形成されているので、チ
ャネル領域を伝導するチャネル電流は、離隔方向側にあ
るチャネル端から流入・流出するだけでなく、離隔方向
とは直交する方向側にあるチャネル領域の側面からも流
入・流出できる。このため、チャネル電流の伝導経路の
最小距離が、チャネル保護膜２０５のＢ−Ｂ′方向にお
ける幅寸法はもちろん、チャネル保護膜２０５の大きさ
で決定されるチャネル長よりも実質的に短くなり、また
チャネル電流が伝導距離の短い経路を多く伝導する。よ
って、実効チャネル長が短くなる。
【００４２】したがって、本実施例の薄膜トランジスタ
にあっても、断線が発生しない状態で小型化が図れる。
にあっても、断線が発生しない状態で小型化が図れる。
【００４３】上記実施例では予め形成されているａ−Ｓ
ｉ膜に、Ｐ（リン）またはＢ（ボロン）等の不純物イオ
ンを注入してコンタクト層２０６ａ、２０６ｂを形成し
ているが、本発明はこれに限らず、ＰまたはＢ等の不純
物を混入したａ−Ｓｉ、同様の微結晶状態のシリコン、
または同様のｐ−Ｓｉを使用してコンタクト層２０６
ａ、２０６ｂを形成してもよい。
ｉ膜に、Ｐ（リン）またはＢ（ボロン）等の不純物イオ
ンを注入してコンタクト層２０６ａ、２０６ｂを形成し
ているが、本発明はこれに限らず、ＰまたはＢ等の不純
物を混入したａ−Ｓｉ、同様の微結晶状態のシリコン、
または同様のｐ−Ｓｉを使用してコンタクト層２０６
ａ、２０６ｂを形成してもよい。
【００４４】上記実施例ではソース電極２０７ａ及びド
レイン電極２０８は、Ｍｏにより形成しているが、Ｔ
ｉ、Ａｌ等の金属を使用してもよい。
レイン電極２０８は、Ｍｏにより形成しているが、Ｔ
ｉ、Ａｌ等の金属を使用してもよい。
【００４５】また、本発明の薄膜トランジスタは、上述
した構造及び製造方法に限られないことはいうまでもな
い。
した構造及び製造方法に限られないことはいうまでもな
い。
【００４６】
【発明の効果】本発明の薄膜トランジスタは、２つのコ
ンタクト層それぞれが、離隔方向とは直交する方向にお
いて、半導体層の端面を覆って又は半導体層よりも長く
形成されているので、半導体層が露出せずエッチング時
に断線することがない。また、コンタクト層により上記
方向における半導体層の端面が覆われた状態となってい
るので、離隔方向とは直交する方向側にあるチャネル領
域の側面からも流入・流出できるため、チャネル電流の
伝導経路の最小距離がチャネル保護膜の大きさで決定さ
れるチャネル長よりも実質的に短くなり、また、チャネ
ル電流が伝導距離の短い経路を多く伝導することとな
り、実効チャネル長が短くなる。したがって、断線が発
生しない状態で小型化が図れる。
ンタクト層それぞれが、離隔方向とは直交する方向にお
いて、半導体層の端面を覆って又は半導体層よりも長く
形成されているので、半導体層が露出せずエッチング時
に断線することがない。また、コンタクト層により上記
方向における半導体層の端面が覆われた状態となってい
るので、離隔方向とは直交する方向側にあるチャネル領
域の側面からも流入・流出できるため、チャネル電流の
伝導経路の最小距離がチャネル保護膜の大きさで決定さ
れるチャネル長よりも実質的に短くなり、また、チャネ
ル電流が伝導距離の短い経路を多く伝導することとな
り、実効チャネル長が短くなる。したがって、断線が発
生しない状態で小型化が図れる。
【図１】（ａ）は本実施例の薄膜トランジスタを示す平
面図、（ｂ）は（ａ）のＡ−Ａ′線による断面図であ
る。
面図、（ｂ）は（ａ）のＡ−Ａ′線による断面図であ
る。
【図２】本実施例の薄膜トランジスタの製造方法を示す
工程図（断面図）である。
工程図（断面図）である。
【図３】（ａ）は本発明の他の実施例の薄膜トランジス
タを示す平面図、（ｂ）は（ａ）のＢ−Ｂ′線による断
面図である。
タを示す平面図、（ｂ）は（ａ）のＢ−Ｂ′線による断
面図である。
【図４】本発明の他の実施例の薄膜トランジスタの製造
方法を示す工程図（断面図）である。
方法を示す工程図（断面図）である。
【図５】（ａ）は従来の薄膜トランジスタを示す平面
図、（ｂ）は（ａ）のＣ−Ｃ′線による断面図である。
図、（ｂ）は（ａ）のＣ−Ｃ′線による断面図である。
１０１、２０１ ガラス基板 １０２、２０２ ゲートバスライン １０２ａ、２０２ａ ゲート電極 １０３、２０３ ゲート絶縁膜 １０４、２０４ 半導体層 １０５、２０５ チャネル保護膜 １０６ａ、１０６ｂ コンタクト層 ２０６ａ、２０６ｂ コンタクト層 １０７、２０７ ソースバスライン １０７ａ、２０７ａ ソース電極 １０８、２０８ ドレイン電極
Claims (5)
- 【請求項１】 ゲート絶縁膜を挟んで一方にゲート電極
が形成され、他方に半導体層とチャネル保護膜とが、こ
の順にかつ該ゲート電極と対向して形成され、該半導体
層とソース電極との間及び該半導体層とドレイン電極と
の間にコンタクト層が介在させてなる薄膜トランジスタ
において、 該コンタクト層が、該半導体層の端面を覆って形成さ
れ、該半導体層内でコンタクト層を介して流入、流出さ
れる電流の伝導経路の最小距離が該チャネル保護膜の幅
よりも小さく設定されている薄膜トランジスタ。 - 【請求項２】 ゲート絶縁膜を挟んで一方にゲート電極
が形成され、他方に半導体層とチャネル保護膜とが、こ
の順にかつ該ゲート電極と対向して形成され、該チャネ
ル保護膜の上で離隔されると共にチャネル保護膜及び半
導体層を覆って２つのコンタクト層が形成され、更に一
方のコンタクト層からゲート絶縁膜にわたりソース電極
が、他方のコンタクト層からゲート絶縁膜にわたりドレ
イン電極が形成された薄膜トランジスタであって、 該２つのコンタクト層それぞれが、離隔された方向とは
直交する方向において、該チャネル保護膜及び該半導体
層の端面を通って該ゲート絶縁膜の上に達する構造に形
成された薄膜トランジスタ。 - 【請求項３】 ゲート絶縁膜を挟んで一方にゲート電極
が形成され、他方に半導体層が該ゲート電極と対向し、
かつ離隔形成された２つのコンタクト層で挟まれて形成
されていると共に、該半導体層の上にチャネル保護膜が
形成され、更に一方のコンタクト層の上を通る状態で該
チャネル保護膜の端部から半導体層にわたりソース電極
が形成されていると共に、他方のコンタクト層の上を通
る状態で該チャネル保護膜の端部から半導体層にわたり
ドレイン電極が形成された薄膜トランジスタであって、 該２つのコンタクト層それぞれが、離隔方向とは直交す
る方向において、該半導体層よりも長く形成された薄膜
トランジスタ。 - 【請求項４】 前記コンタクト層が、不純物イオンを注
入することにより形成されている請求項１、２又は３記
載の薄膜トランジスタ。 - 【請求項５】 前記コンタクト層が、予め不純物を混入
させた材料を使用して形成されている請求項１、２又は
３記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21945792A JPH0669505A (ja) | 1992-08-18 | 1992-08-18 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21945792A JPH0669505A (ja) | 1992-08-18 | 1992-08-18 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669505A true JPH0669505A (ja) | 1994-03-11 |
Family
ID=16735732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21945792A Withdrawn JPH0669505A (ja) | 1992-08-18 | 1992-08-18 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669505A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100737633B1 (ko) * | 2001-05-17 | 2007-07-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 |
| KR20090009728A (ko) * | 2007-07-20 | 2009-01-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치 |
-
1992
- 1992-08-18 JP JP21945792A patent/JPH0669505A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100737633B1 (ko) * | 2001-05-17 | 2007-07-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 |
| KR20090009728A (ko) * | 2007-07-20 | 2009-01-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치 |
| JP2009049385A (ja) * | 2007-07-20 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US8896778B2 (en) | 2007-07-20 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| TWI464510B (zh) * | 2007-07-20 | 2014-12-11 | Semiconductor Energy Lab | 液晶顯示裝置 |
| US9142632B2 (en) | 2007-07-20 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2016006549A (ja) * | 2007-07-20 | 2016-01-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TWI575293B (zh) * | 2007-07-20 | 2017-03-21 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2938351B2 (ja) | 電界効果トランジスタ | |
| US6225150B1 (en) | Method for forming a TFT in a liquid crystal display | |
| KR100953784B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US5488005A (en) | Process for manufacturing an offset gate structure thin film transistor | |
| KR20070021436A (ko) | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 | |
| WO2005091374A1 (ja) | 半導体装置及びその製造方法 | |
| US20210072577A1 (en) | Thin film transistor array substrate, manufacturing method thereof, and display panel | |
| JP2002270850A (ja) | 二重ゲート電界効果トランジスタ | |
| KR20010055071A (ko) | 박막 트랜지스터의 제조 방법 | |
| US4757361A (en) | Amorphous thin film transistor device | |
| KR100306801B1 (ko) | 박막트랜지스터및그의제조방법 | |
| JPH0613405A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0669505A (ja) | 薄膜トランジスタ | |
| US6287898B1 (en) | Thin film transistor manufacturing method | |
| KR100569736B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH0555573A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2699933B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
| KR0142784B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3092186B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100580391B1 (ko) | 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH0677486A (ja) | 薄膜トランジスタ素子 | |
| KR20040013537A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JPH06216386A (ja) | 薄膜半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |