JP3131986B2

JP3131986B2 - バイポーラトランジスタ

Info

Publication number: JP3131986B2
Application number: JP02231664A
Authority: JP
Inventors: 光弘杉山; 田代　　勉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-08-31
Filing date: 1990-08-31
Publication date: 2001-02-05
Anticipated expiration: 2016-02-05
Also published as: JPH04112538A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は高速動作性が優れたバイポーラトランジスタ
に関する。

［従来の技術］従来、バイポーラトランジスタには、微細な自己整合
化プロセス技術（SST;Super Self−aligned process T
echnology）を使用して製造されるもの（Proc.of 12th
conf.on solid−state device,1980年発行,67頁）があ
る。

第５図は自己整合技術により製造される従来のnpn型
バイポーラトランジスタを示す断面図である。

p^-型シリコン基板21の表面にはn⁺型埋込層22が選択的
に形成されている。n⁺型埋込層22上には、LOCOS（Local
oxidation of silicon）層24により素子分離されたn^-
型シリコンエピタキシャル層23及びn⁺型リン拡散層25が
形成されている。

n^-型シリコンエピタキシャル層23の表面にはp⁺型真性
ベース領域28が選択的に形成されている。この真性ベー
ス領域28の表面にはn⁺型エミッタ領域30が選択的に形成
されている。また、真性ベース領域28に隣接するエピタ
キシャル層23の表面には外部ベース領域29が選択的に形
成されている。そして、n⁺型リン拡散層25、真性ベース
領域28、外部ベース領域29及びエミッタ領域30を除く領
域上にはシリコン酸化膜26が形成されている。

n⁺型リン拡散層25上には多結晶シリコン膜からなるコ
レクタ電極33がパターン形成されている。外部ベース領
域29上及びシリコン酸化膜26上には多結晶シリコン膜か
らなるベース電極32がパターン形成されている。また、
エミッタ領域30上には多結晶シリコン膜からなるエミッ
タ電極31がパターン形成されている。このエミッタ電極
31とベース電極32との間にはシリコン窒化膜27が介装さ
れていて、このシリコン窒化膜27はベース電極32及びシ
リコン酸化膜26上にも形成されている。更に、シリコン
窒化膜27上にはシリコン酸化膜34が形成されている。

Al電極35は夫々エミッタ電極31、ベース電極32及びコ
レクタ電極33上にパターン形成されている。

このように構成されるバイポーラトランジスタにおい
ては、真性ベース領域28はn^-型シリコンエピタキシャル
層23の表面にｐ型不純物をイオン注入することにより形
成されている、また、外部ベース領域29はベース電極32
に高濃度に添加したｐ型不純物を真性ベース領域28の表
面に拡散することにより自己整合的に形成されている。
更に、エミッタ領域30はエミッタ電極31に高濃度に添加
したｎ型不純物を真性ベース領域28の表面に拡散するこ
とにより自己整合的に形成されている。そして、このよ
うな自己整合化プロセスにより微細化された素子は、エ
ミッタ電極31、ベース電極32及びコレクタ電極33を介し
てAl電極35と接続されている。

また、従来の他のバイポーラトランジスタとしては、
低温エピタキシャル技術を使用して製造されるもの（Sy
mp.on VLSI Technology,1989年発行,91乃至92頁）があ
る。このバイポーラトランジスタにおいては、単結晶シ
リコンからなるコレクタ領域上にベース電極用多結晶シ
リコン膜をパターン形成した後、エピタキシャル成長に
より前記ベース電極用多結晶シリコン膜が形成されてい
ない前記コレクタ領域上に単結晶ベース層を選択的に成
長させる。

その後、この単結晶ベース層の表面にエミッタ領域を
選択的に形成する。この場合、単結晶ベース層はエピタ
キシャル技術により薄層化することができる。

［発明が解決しようとする課題］しかしながら、上述した従来のバイポーラトランジス
タには、以下に示すような問題点がある。

先ず、自己整合化プロセスを使用して製造されるバイ
ポーラトランジスタにおいては、イオン注入法によりベ
ース領域を形成しているため、チャネリングの関係上、
ベース領域を薄層化することが困難である。また、不純
物の注入エネルギーを低減し、そのドーズ量を高めるこ
とによりベース領域を薄層化しようとすると、ベース領
域の不純物プロファイルが広がらない所定温度以下且つ
所定時間内の条件で熱処理を施しても、注入損傷を回復
させることができず、また不純物を活性化させることが
できない。

更に、このような構造のバイポーラトランジスタにお
いては、製造工程上、結晶性が良好なシリコン基板の
（100）面方位上に素子を形成することが困難である。
即ち、ベース電極32は以下に示す工程により形成されて
いる。まず、シリコン基板上に形成したシリコン酸化膜
上にベース電極用の多結晶シリコン膜をパターン形成し
た後、この多結晶シリコン膜の上面及び開口部側面を被
覆し、ベース・エミッタ領域上の前記シリコン酸化膜を
除去する。このとき、前記多結晶シリコン膜の下方の前
記シリコン酸化膜をサイドエッチングすることによりシ
リコン酸化膜26を形成する。次いで、減圧化学気相成長
（LPCVD）法等により全面に無添加多結晶シリコン膜を
被着した後、これを熱処理して前記多結晶シリコン膜の
オーバーハング部から前記無添加多結晶シリコン膜に不
純物を拡散させる。これにより、所定の不純物が添加さ
れた多結晶シリコン膜からなるベース電極32を形成す
る。また、前記オーバーハング部の下方を除く領域の前
記無添加多結晶シリコン膜は除去する必要がある。この
場合、無添加多結晶シリコンと不純物添加多結晶シリコ
ンとの間にエッチング選択性を有するヒドラジンによっ
てウェットエッチングを行うことにより、無添加多結晶
シリコン膜を選択的に除去できる。しかしながら、ヒド
ラジンによるエッチングにおいては、（100）面方位を
露出する単結晶シリコン基板のエッチング速度と、無添
加多結晶シリコンのエッチング速度とが略等しいため、
このような結晶方位のシリコン基板を使用した場合、そ
の表面の真性ベース領域もエッチングされてしまう。従
って、従来のバイポーラトランジスタの構造では、シリ
コン基板の（100）面方位に素子を形成することが困難
である。

一方、低温エピタキシャル技術を使用して製造される
バイポーラトランジスタにおいては、構造上、エミッタ
とベースとを自己整合的に形成することができない。こ
のため、単結晶ベース層上に新たにエミッタ領域形成用
のマスクを形成する必要があるので、素子の微細化に限
界がある。このため、バイポーラトランジスタの寄生容
量及び寄生抵抗を低減することが困難である。

このように、従来のバイポーラトランジスタの構造で
は、バイポーラトランジスタの動作速度を更に向上させ
ることが困難である。

本発明はかかる問題点に鑑みてなされたものであっ
て、従来に比して動作速度を向上させることができるバ
イポーラトランジスタを提供することを目的とする。

［課題を解決するための手段］本発明に係るバイポーラトランジスタは、シリコン基
板上に形成されコレクタ領域上に第１の開口部を有する
第１の絶縁膜と、この第１の絶縁膜上にパターン形成さ
れ前記第１の開口部上にこの第１の開口部よりも小径の
第２の開口部を有するベース電極と、このベース電極上
及び前記第２の開口部の側面上に形成された第２の絶縁
膜と、前記第１の開口部内の前記コレクタ領域が形成さ
れた前記シリコン基板上に形成され前記第１の絶縁膜よ
り薄い厚さを有する真性ベース層と、前記真性ベース層
と前記ベース電極が突出した部分との間隙を埋めるよう
に形成された外部ベース層と、前記真性ベース層上にエ
ピタキシャル成長により形成されたエミッタ層とを有す
ることを特徴とする。

［作用］本発明においては、真性ベース層は第１の絶縁膜に設
けられた第１の開口部内に被着形成されている。また、
外部ベース層はベース電極と前記真性ベース層との間に
被着形成されている。更に、エミッタ層は前記ベース層
上に被着形成されている。このため、真性ベース層、外
部ベース層及びエミッタ層は、シリコン基板の表面に不
純物を注入することにより形成される場合とは異なっ
て、容易に薄層化することができる。

また、前記真性ベース層及び外部ベース層は、ベース
電極上及び前記第２の開口部の側面上に設けられた第２
の絶縁膜をマスクとして前記第１の開口部内に選択的に
被着することができる。この場合、コレクタ領域の表面
から成長する真性ベース層と、前記第１の開口部上に突
出するベース電極の表面から成長する外部ベース層とが
相互に密着することにより、外部ベース層がベース電極
と真性ベース層との間に形成される。このため、従来の
ようなヒドラジンによる選択エッチングを使用して、真
性ベース層とベース電極とを接続する場合とは異なっ
て、結晶性が良好なシリコン基板の（100）面方位に素
子を形成することができる。

更に、エミッタ層は第２の開口部を通して前記真性ベ
ース層上に自己整合的に形成することができる。このた
め、素子を微細化することができるので、トランジスタ
の寄生容量及び寄生抵抗を低減できる。

従って、本発明によれば、バイポーラトランジスタの
動作速度を従来に比して向上させることができる。

なお、前記真性ベース層は単結晶シリコンゲルマニウ
ム混晶からなるものであると共に、前記外部ベース層は
多結晶シリコンゲルマニウム混晶からなものであること
が好ましい。この場合、真性ベース層及び外部ベース層
はその禁制帯幅が例えば単結晶シリコンからなるエミッ
タ層の禁制帯幅よりも狭くなる。これにより、ベース電
流を適切なものに抑制することができるので、トランジ
スタの遮断周波数を向上させることができる。また、コ
レクタ・エミッタ間の接合耐圧を所望値以上に保つため
に、真性ベース層を薄層化又は高濃度化した場合でも、
所定の電流増幅率を保持することができる。

ベース電極は多結晶シリコン層と高融点金属シリサイ
ド層とからなる積層構造にすることが好ましい。この場
合、ベース電極のシート抵抗を著しく低減できる。

また、本発明においては、エミッタ層上に多結晶シリ
コン膜からなるエミッタ電極を形成することができる。
このエミッタ電極は前記第２の絶縁膜をマスクとして前
記エミッタ層上に選択的に被着することができ、前記第
２の開口部内に選択的に配置することができる。従っ
て、エミッタ電極の形成領域を縮小できる。

［実施例］次に、本発明の実施例について添付の図面を参照して
説明する。

第１図は本発明の第１の実施例に係るnpn型バイポー
ラトランジスタを示す断面図である。

p^-型シリコン基板１はその比抵抗が例えば約10Ω・cm
であり、その表面にはヒ素等を拡散させることによりn⁺
型埋込層２が選択的に形成されている。このn⁺型埋込層
２上には、厚さが例えば約1.0μｍであって不純物濃度
が例えば約５×10¹⁵cm^-3のn^-型シリコンエピタキシャル
層３及びコレクタ引出用のn⁺型リン拡散層５が形成され
ていて、このエピタキシャル層３とn⁺型リン拡散層５と
はLOCOS層４により素子分離されている。そして、LOCOS
層４上にはエピタキシャル層３上に第１の開口部を有す
ると共にn⁺型リン拡散層５上にコレクタ電極形成用の開
口部を有するシリコン窒化膜６が形成されている。この
シリコン窒化膜６上にはｎ型多結晶シリコンからなるベ
ース電極12がパターン形成されていて、このベース電極
12は前記第１の開口部上に突出してこの第１の開口部よ
りも小さい第２の開口部が設けられている。

前記第１の開口部内のn^-型シリコンエピタキシャル層
３上には、ｐ型単結晶シリコンからなる真性ベース層８
がシリコン窒化膜６の略半分の高さで被着形成されてい
る。また、前記第１の開口部上に突出する部分のベース
電極12と真性ベース層８との間には、ｐ型多結晶シリコ
ンからなる外部ベース層９が被着形成されている。更
に、前記第１の開口部内の真性ベース層８上には、ｎ型
単結晶シリコンからなるｎ型エミッタ層10が被着形成さ
れている。

n⁺型リン拡散層５上には多結晶シリコン膜からなるコ
レクタ電極13がパターン形成されている。また、ｎ型エ
ミッタ層10上にはｎ型多結晶シリコンからなるエミッタ
電極11がパターン形成されている。このエミッタ電極11
とベース電極12との間にはシリコン窒化膜７及びシリコ
ン酸化膜14が介装されていて、シリコン窒化膜７はベー
ス電極12及びシリコン酸化膜６上にも形成されている。
なお、シリコン酸化膜14はシリコン窒化膜７の側壁に形
成されたものである。

Al電極15はエミッタ電極11、ベース電極12及びコレク
タ電極13上にパターン形成されている。

次に、上述の如く構成されるバイポーラトランジスタ
の製造方法について説明する。

第２図（ａ）乃至（ｅ）は第１の実施例に係るバイポ
ーラトランジスタの製造方法を工程順に示す部分拡大断
面図である。第２図（ａ）乃至（ｅ）は本願の特徴部分
を抽出して示すものであって、他の部分の製造方法は省
略する。

先ず、第２図（ａ）に示すように、エピタキシャル層
３上に膜厚が例えば約2000Åのシリコン窒化膜６を形成
した後、このシリコン窒化膜６上にベース電極用の多結
晶シリコン膜及びシリコン酸化膜を順次被着する。次
に、所定のフォトレジスト膜をマスクとするとドライエ
ッチング法により、エミッタ形成予定領域（第２の開口
部）のシリコン酸化膜及び前記多結晶シリコン膜を選択
的に除去する。これにより、前記多結晶シリコン膜から
なるベース電極12をパターン形成する。次いで、減圧CV
D法により全面にシリコン酸化膜を被着した後、このシ
リコン酸化膜をドライエッチングによりエッチングバッ
クすることにより、ベース電極12上及び前記第２の開口
部側面の側方にシリコン酸化膜７をパターン形成する。
次に、シリコン酸化膜７をマスクとして、エピタキシャ
ル層３とベース電極12との間のシリコン窒化膜６をリン
酸によりエッチングして第１の開口部を設ける。このと
き、ベース電極12の下方のシリコン窒化膜６をサイドエ
ッチングすることにより、第１の開口部上にベース電極
12が約2000Å突出するようにし、前記第１の開口部内に
おいてベース電極12及びエピタキシャル層３を露出させ
る。

次に、第２図（ｂ）に示すように、結晶成長条件を適
切なものに設定した分子線エピタキシャル成長（MBE）
法により、エピタキシャル層３の単結晶シリコンの露出
面及びベース電極12の多結晶シリコンの露出面に、夫々
単結晶シリコンからなる真性ベース層８及び多結晶シリ
コンからなる外部ベース層９を同時に成長させる。

そして、第２図（ｃ）に示すように、このMBE法によ
る結晶成長により、真性ベース層８と外部ベース層９と
を相互に接続する。この場合、例えば、基板温度を約60
0℃とし、原料ガスをSi₂H₆とし、結晶成長時の真空度を
約４×10^-6Torrとし、成長時間を約55分とした場合、真
性ベース層８の厚さは約1100Åとなり、外部ベース層９
の厚さは約900Åとなる。また、本実施例においては、
真性ベース層８及び外部ベース層９はMBE法により被着
形成しているが、その外の成長法により形成することも
できる。例えば、このような成長法としては、数Torrの
圧力下で結晶成長を行うLPCVD法、又は約10^-1乃至10^-5T
orrの圧力下で結晶成長を行うCVD法等がある。

次に、第２図（ｄ）に示すように、上述のMBE法によ
り、前記第１の開口部内の真性ベース層８上に厚さが数
百Åであって単結晶シリコンからなるｎ型エミッタ層10
を成長させる。

次いで、全面にシリコン酸化膜を被着した後、ドライ
エッチングによりこのシリコン酸化膜をエッチングバッ
クすることにより、前記第２の開口部内のシリコン酸化
膜７の側方にシリコン酸化膜14を残存させる。このシリ
コン酸化膜14はベース・エミッタ間のリーク電流を確実
に防止するために設ける。即ち、MBE法により真性ベー
ス層８上にｎ型エミッタ層10を形成すると、外部ベース
層９とｎ型エミッタ層10との界面でファセットが発生し
やすい。このため、シリコン酸化膜14を設けることによ
り、後述するエミッタ電極とｎ型エミッタ層10との界面
を、外部ベース層９とｎ型エミッタ層10との界面から適
宜離隔させる。これにより、ファセットの影響によるリ
ーク電流の発生を防止することができる。

次に、第２図（ｅ）に示すように、前記第１の開口部
内のｎ型エミッタ層10上にｎ型多結晶シリコンからなる
エミッタ電極11を被着形成する。このｎ型多結晶シリコ
ンからなるエミッタ電極11は、npn型バイポーラトラン
ジスタのベース電流の低減に寄与するため、その電流増
幅率を向上させることができる。また、ｎ型エミッタ層
10と金属配線との間にエミッタ電極11を設けると、金属
配線形成後の熱処理により金属と素子との間にアロイピ
ットが形成されることを防止でき、これにより接合破壊
を防止できる。更に、エミッタ電極11は、シリコン酸化
膜7,14をマスクとしてｎ型多結晶シリコンをｎ型エミッ
タ層10上に選択的に成長させることにより形成できる。
このため、エミッタ電極11は前記第２の開口部内に選択
的に配置することができ、素子をより一層微細化でき
る。

なお、以降の工程としては、第１図に示すように、電
極形成領域のシリコン酸化膜７を選択的に除去した後
に、全面にアルミニウム等を蒸着し、フォトリソグラフ
ィによりエミッタ電極11、ベース電極12及びコレクタ電
極13上にパターン形成する。

本実施例においては、真性ベース層８、外部ベース層
９及びｎ型エミッタ層10はMBE法により被着形成されて
いる。このため、これらの素子はシリコン窒化膜６の厚
さを薄くすることにより、容易に薄層化することができ
る。また、真性ベース層８、外部ベース層９及びｎ型エ
ミッタ層10は不純物を添加した単結晶シリコン又は多結
晶シリコンを被着形することにより形成されるため、イ
オン注入が不要であり、これに伴う高温の熱処理が不要
である。更に、従来の自己整合技術により製造されるも
のとは異なって、真性ベース層８と同時に形成される外
部ベース層９により真性ベース層８とベース電極12とが
接続されているため、ヒドラジン等を使用した選択エッ
チング工程がない。このため、結晶性が良好であるシリ
コン基板の（100）面方位に素子を形成することができ
る。更にまた、従来の低温エピタキシャル技術により製
造されるものとは異なって、真性ベース層８上にｎ型エ
ミッタ層10を自己整合的に形成することができる。この
ため、バイポーラトランジスタの寄生容量及び寄生抵抗
を低減できる。

従って、本実施例に係るバイポーラトランジスタは、
従来のものに比べて高速動作性が優れている。

なお、本実施例においては、MBE法により真性ベース
層８及び外部ベース層９を形成する際に、原料ガス（Si
₂H₆）にGeH₄を添加することができる。この場合、単結
晶シリコンからなるエピタキシャル層３上には例えば約
15モル％含有する単結晶シリコンゲルマニウム混晶が成
長し、この単結晶シリコンゲルマニウム混晶からなる真
性ベース層８が形成される。一方、多結晶シリコンから
なるベース電極12のオーバーハング部の下部には多結晶
シリコンゲルマニウム混晶が成長し、ベース電極12と真
性ベース層８との間に多結晶シリコンゲルマニウム混晶
からなる外部ベース層９が形成される。

このシリコンゲルマニウムベース層の禁制帯幅は、シ
リコンエミッタ層の禁制帯幅よりも狭くなる。なお、こ
の禁制帯幅の縮小量はゲルマニウムのモル％及びシリコ
ンゲルマニウムベース層の歪み量に依存している。そし
て、このような禁制帯幅の差はベース層からエミッタ層
へ注入される少数のキヤリアの障壁になるため、ベース
電流を適切なものに抑制することができる。これによ
り、バイポーラトランジスタの遮断周波数を向上させる
ことができる。また、コレクタ・エミッタ間の接合耐圧
BV_CEOを所望値以上に保つために、ベース層を薄層化又
は高濃度化した場合でも、所定の電流増幅率を保持する
ことができる。

第３図は本発明の第２の実施例に係るバイポーラトラ
ンジスタを示す断面図である。なお、本実施例はベース
電極の構造が第１の実施例とは異なるものであるため、
第３図において第１図と同一物には同一符号を付してそ
の部分の詳細な説明は省略する。

本実施例においてはベース電極12は多結晶シリコン層
16bと、この多結晶シリコン層16b上に形成されたチタン
シリサイド（TiSi₂）層16aとの２層構造になっている。
例えば、TiSi₂層16aの厚さが約1000Åであり、多結晶シ
リコン層16bの厚さが約1500Åである場合、ベース電極1
2のシート抵抗ρ_ｓは２乃至３Ω／□となる。一方、多
結晶シリコンのみで構成され、その厚さが約2500Åであ
る場合、ベース電極12のシート抵抗ρ_ｓは８乃至９Ω／
□となる。このように、本実施例において、ベース電極
12を上述の２層構造にすることにより、そのシート抵抗
ρ_ｓを著しく低減することができる。

なお、この積層構造は多結晶シリコン層16b上にスパ
ッタリング等によりチタンを被着した後、熱処理により
シリサイド化することにより形成できる。

第４図は本発明の第３の実施例に係るバイポーラトラ
ンジスタの製造方法を示す部分拡大断面図である。な
お、第４図は第２図（ａ）乃至（ｃ）に示す工程の次工
程を示すものであるため、同一物には同一符号を付して
その部分の詳細な説明は省略する。

この第４図に示すように、エピタキシャル層３上に被
着される真性ベース層8aは、第２図（ｃ）に示す状態か
ら更に被着され、ベース電極12の下部まで達するように
形成されている。その後、全面にシリコン酸化膜を被着
した後、ドライエッチングによりこのシリコン酸化膜を
エッチングバックすることにより、第２の開口部内のシ
リコン酸化膜７の側方にシリコン酸化膜14を残存させ
る。次いで、MBE法により真性ベース層8a単結晶シリコ
ンからなるｎ型エミッタ層10aを被着形成し、更にこの
ｎ型エミッタ層10a上にｎ型多結晶シリコンからなるエ
ミッタ電極11aを被着形成する。

本実施例においては、ｎ型エミッタ層10aは第２の開
口部内に形成される。このため、ｎ型エミッタ層10aは
第１の実施例に比して微細化することができ、更に寄生
容量を低減することができる。また、第１の実施例とは
異なって、ｎ型エミッタ層10aと外部ベース層９とは直
接接触することがなく、シリコン酸化膜14により十分に
離隔しているため、ファセットの発生を抑制することが
できる。これにより、エミッタ・ベース間におけるリー
ク電流の発生を確実に防止することができる。

なお、本実施例においては、真性ベース層8aの厚さを
第１の実施例における真性ベース層８の厚さと同程度に
する場合は、シリコン窒化膜６を若干薄く形成すればよ
い。

［発明の効果］以上説明したように本発明によれば、ベース・エミッ
タ領域はコレクタ領域上に被着形成するから、その薄層
化が容易である。また、ベース層とベース電極との接続
に際し、素子領域上にて選択エッチングを行わないた
め、結晶性が良好なシリコン基板の（100）面方位に素
子を形成することができる。更に、エミッタ層は自己整
合的に形成することができるので、素子を微細化するこ
とができ、トランジスタの寄生容量及び寄生抵抗を著し
く低減することができる。

従って、本発明によれば、高速動作性が優れたバイポ
ーラトランジスタを提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るnpn型バイポーラ
トランジスタを示す断面図、第２図（ａ）乃至（ｅ）は
その製造方法を工程順に示す部分拡大断面図、第３図は
本発明の第２の実施例に係るバイポーラトランジスタを
示す断面図、第４図は本発明の第３の実施例に係るバイ
ポーラトランジスタの製造方法を示す部分拡大断面図、
第５図は従来のnpn型バイポーラトランジスタを示す断
面図である。 1,21;p^-型シリコン基板、2,22;n⁺型埋込層、3,23;n^-型
シリコンエピタキシャル層、4,24;LOCOS層、5,25;n⁺型
リン拡散層、6,27;シリコン窒化膜、7,14,26,34;シリコ
ン酸化膜、8,8a;真性ベース層、9;外部ベース層、10,10
a;n型エミッタ層、11,11a,31;エミッタ電極、12,32;ベ
ース電極、13,33;コレクタ電極、15,35;Al電極、16a;チ
タンシリサイド層、16b;多結晶シリコン層、28;真性ベ
ース領域、29;外部ベース領域、30;エミッタ領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平２−30144（ＪＰ，Ａ) 特開平２−150033（ＪＰ，Ａ) 特開昭50−68478（ＪＰ，Ａ) 特開平４−25028（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/33 - 21/331 H01L 29/165 H01L 29/68 - 29/737

Claims

(57)【特許請求の範囲】

【請求項１】シリコン基板上に形成されコレクタ領域上
に第１の開口部を有する第１の絶縁膜と、この第１の絶
縁膜上にパターン形成され前記第１の開口部上にこの第
１の開口部よりも小径の第２の開口部を有するベース電
極と、このベース電極上及び前記第２の開口部の側面上
に形成された第２の絶縁膜と、前記第１の開口部内の前
記コレクタ領域が形成された前記シリコン基板上に形成
され前記第１の絶縁膜より薄い厚さを有する真性ベース
層と、前記真性ベース層と前記ベース電極が突出した部
分との間隙を埋めるように形成された外部ベース層と、
前記真性ベース層上にエピタキシャル成長により形成さ
れたエミッタ層とを有することを特徴とするバイポーラ
トランジスタ。
【請求項２】前記真性ベース層の厚さが前記第１の絶縁
膜の厚さの半分であることを特徴とする請求項１に記載
のバイポーラトランジスタ。
【請求項３】前記第２の絶縁膜の側面上に形成され前記
エミッタ層に接する第３の絶縁膜を更に有することを特
徴とする請求項１又は２に記載のバイポーラトランジス
タ。
【請求項４】前記真性ベース層は単結晶シリコンゲルマ
ニウム混晶からなるものであると共に、前記外部ベース
層は多結晶シリコンゲルマニウム混晶からなるものであ
ることを特徴とする請求項１乃至３のいずれか１項に記
載のバイポーラトランジスタ。
【請求項５】前記エミッタ層上に選択的に被着され前記
第２の開口部内に配置されたエミッタ電極を有すること
を特徴とする請求項３又は４に記載のバイポーラトラン
ジスタ。