JPH0669131A - 半導体薄膜形成方法 - Google Patents

半導体薄膜形成方法

Info

Publication number
JPH0669131A
JPH0669131A JP21803592A JP21803592A JPH0669131A JP H0669131 A JPH0669131 A JP H0669131A JP 21803592 A JP21803592 A JP 21803592A JP 21803592 A JP21803592 A JP 21803592A JP H0669131 A JPH0669131 A JP H0669131A
Authority
JP
Japan
Prior art keywords
thin film
substrate
temperature
forming
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21803592A
Other languages
English (en)
Inventor
Kinya Ashikaga
欣哉 足利
Morifumi Oono
守▲史▼ 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP21803592A priority Critical patent/JPH0669131A/ja
Publication of JPH0669131A publication Critical patent/JPH0669131A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 高温熱処理を不要にし、結晶欠陥および転位
の少ないSi−Ge薄膜を形成する方法を提供する。 【構成】 SiH4 ガス雰囲気中で50℃/秒〜200
℃/秒の範囲内で定めた昇温速度でシリコン基板を昇温
加熱する。この昇温加熱の過程で基板上の酸化膜や汚染
物等が除去される。シリコン基板を昇温加熱を行いなが
ら、加熱温度が500℃〜600℃の範囲内で定めた温
度を経過したときゲルマン(GeH4 )ガスを導入した
後、シリコン基板の加熱温度を700℃〜800℃の範
囲内で60秒間程度保持し、Si−Ge薄膜を形成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体薄膜形成方
法、特にIV族半導体エピタキシャル薄膜形成方法に関
するものである。
【0002】
【従来の技術】シリコン(Si)基板上にシリコン・ゲ
ルマニウム(Si−Ge)薄膜を形成する方法としてエ
ピタキシャル成長技術がある。
【0003】薄膜形成技術は、通常、分子線エピタキシ
ャル法(MBE法とも呼ばれる。)と化学的気相成長法
(CVD法とも呼ばれる。)が用いられている。
【0004】MBE法は、低温で結晶成長させることが
できるため形成した薄膜の不純物分布を乱すことがない
という利点が得られる。また、MBE法では、原料とし
て固体ソースを用いて分子線を発生させ、成膜室内の基
板に分子線を当て結晶成長させる方法である。成膜室内
は、超高真空(10-9〜10-10 Torr)に維持され
るため、ビーム状になって基板に到達した成分元素のう
ち基板に捕らえられない分子は真空系によって運び去ら
れ基板表面は常に新鮮な分子線だけが基板に到達する。
しかし、MBE法では、電子銃蒸発器のソース容量に限
界があって成長速度が遅く、1000A°(但し、A°
は、オングストロームを表す記号)程度の単結晶膜成長
を迅速に行うことは困難であった。
【0005】一方、ガスソースを用いるCVD法は、S
i−Geの薄膜形成にも用いらている。この方法は、高
温での化学反応で酸化膜、窒化膜および結晶膜などの薄
膜をウエハー上に堆積させる方法である。通常、常圧C
VD法と減圧CVD法と呼ばれる2つの方法がある。後
者の減圧CVD法は、Si−Geの薄膜形成にも用いら
れ、シラン(SiH4 )ガスおよびゲルマン(Ge
4 )ガスの雰囲気中で、また、減圧した雰囲気中で加
熱処理することによって熱分解、水素(H2 )還元、お
よび置換等の反応を利用して基板上に結晶を成長させる
方法である。常圧のCVD法では、大気圧中の成長であ
るためガス分子の数が多く結晶成長の速度は速い。しか
し、減圧CVDに比べ膜厚の均一性に欠けるという問題
があった。
【0006】このため、比較的薄膜が均一の膜厚として
形成しやすい減圧CVD法を用いて半導体薄膜を形成す
るのが有利である。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た減圧CVD法や常圧CVD法は、原料ガスの熱分解が
必要であるため、MBE法と比べて基板を高温にさらす
ことになる。また、原料ガスと基板表面との化学反応生
成を利用して結晶成長を促進させる方法であるため成長
薄膜の膜質が基板表面の状態に大きく左右されることに
なる。このため基板を前処理工程で十分洗浄した後、反
応炉内に基板を導入しても酸化膜を除去するためには、
例えば水素ガス中で1000℃以上の高温で熱処理を行
う必要があった。このような、高温にした場合、熱処理
によって転位が発生しやすくなることが文献Iに開示さ
れている(文献I「超LSI総合辞典」サイエンスフォ
ラム、P558−559、昭和63年)。
【0008】従って、比較的低い加熱温度で基板表面に
結晶を成長させようとすれば、結晶は、基板表面に残存
する酸化膜や表面に付着している汚染物の影響を受けて
成膜され、このため結晶内部に結晶欠陥とか転位が生じ
てしまうという問題があった(図6の(A)参照)。
【0009】この発明は、上述した問題点に鑑み行われ
たものであり、この発明の目的は、高温熱処理を不要と
し、結晶欠陥および転位の少ないSi−Ge薄膜を形成
する半導体薄膜形成方法を提供することにある。
【0010】
【課題を解決するための手段】この目的の達成を図るた
め、この発明の第1半導体薄膜形成方法によれば、反応
炉内で、加熱処理を行ってシリコン基板上にIV族系半
導体結晶薄膜を形成する方法において、(a)シリコン
を含有するIV族系水素ガス雰囲気中で50℃/秒〜2
00℃/秒の範囲内で定めた昇温速度でシリコン基板を
昇温加熱する工程、および(b)前記昇温速度でシリコ
ン基板を昇温加熱しながら、加熱温度が500℃〜60
0℃の範囲で定めた温度を通過したときゲルマニウムを
含有するIV族系水素ガスを導入した後、前記シリコン
基板の加熱温度を700℃〜800℃に保持してSi−
Ge薄膜を形成する工程を含み、前記工程(a)および
(b)を連続的に行うことを特徴とする。
【0011】また、この発明の実施に当たり、好ましく
は、前記(a)工程で用いるシリコンを含有するIV族
系水素ガスに塩化水素を含有する不活性ガスを混合させ
るのが良い。
【0012】また、この発明の第2の半導体薄膜形成方
法によれば、反応炉内で、加熱処理を行ってシリコン基
板上にIV族系半導体薄膜を形成する方法において、
(1)基板上に化学的処理して10A°(オングストロ
−ム)程度の膜厚の酸化膜を形成する工程、および
(2)シリコンおよびゲルマニウムを含有するIV族系
水素ガスの混合ガス雰囲気に切り換えた後、25℃/秒
〜50℃/秒の範囲内で定めた昇温速度でシリコン基板
を昇温加熱した後、加熱温度を700℃〜800℃の範
囲の定めた温度に保持してSi−Ge薄膜を形成する工
程を含むことを特徴とする。
【0013】また、好ましくは、前記(1)工程で基板
の化学的処理を行なう場合、過酸化水素(H2 2 )を
含む水溶液とするのが良い。
【0014】
【作用】上述したこの発明の第1の半導体薄膜形成方法
によれば、シリコン(Si)を含有するIV族系水素ガ
ス雰囲気中で50℃/秒〜200℃/秒の範囲内で定め
た昇温速度でシリコン基板を昇温加熱する。このように
急速に昇温加熱が行われるため基板洗浄後に基板上に付
着した不純物および酸化膜等は、ラジカル反応による還
元作用によって除去される。
【0015】また、加熱昇温しながら加熱温度が500
℃〜600℃の範囲内で定めた温度を通過したときゲル
マニウムを含有するIV族系水素ガスを炉内に導入す
る。加熱温度が500℃〜600℃の範囲内の適当な温
度という比較的低温のため、この温度でゲルマニウムを
含有するIV族系水素ガスを導入することによってシラ
ン(SiH4 )ガスによるシリコン結晶の成長を抑制す
ることができる。
【0016】また、シラン(SiH4 )ガスによる還元
作用が促進されるため基板表面の酸化膜や汚染物は除去
される。
【0017】次に、シリコンおよびゲルマニウムを含有
するIV族系水素ガス雰囲気中で加熱温度を700℃〜
800℃に保持してSi−Ge薄膜を形成する。
【0018】上述したこの発明の方法で形成されたSi
−Ge薄膜は、不純物および酸化膜を実質的に含まず、
かつ、加熱温度も従来のように1000℃以上の高温に
さらす必要がないため、結晶転位および結晶欠陥の少な
い均一な膜質のSi−Ge薄膜を実質的に形成すること
ができる。尚、上述したシリコンを含有するIV族系水
素ガス雰囲気中に塩化水素(HCl)を含有する不活性
ガスを混合させることによって基板上に付着した不純物
および酸化膜は、更に効率良く除去できる。
【0019】また、この発明の第2の半導体薄膜形成方
法によれば、基板洗浄の段階で、基板に化学的処理を行
ない予め10A°程度の酸化膜を形成しておいても良
い。こような状態の下では洗浄工程から反応炉に移動の
際に形成される自然酸化膜を抑制できる。シリコンおよ
びゲルマニウムを含有するIV族系水素ガスの混合ガス
雰囲気中で昇温速度25℃/秒〜50℃/秒の昇温速度
でゆるやかに昇温加熱を行い、加熱温度を700℃〜8
00℃の範囲内の温度で、60秒間保持しSi−Ge薄
膜を形成する。この昇温過程においてラジカル反応によ
る還元作用によって予め形成した酸化膜および汚染物等
は除去される。このようにして、Si−Ge薄膜を形成
できるため結晶転位および結晶欠陥の少ない均一な膜質
のSi−Ge薄膜を実質的に得ることができる。
【0020】
【実施例】以下、図面を参照して、この発明の実施例に
つき説明する。尚、各図は、これらの発明が理解できる
程度に、各構成成分の寸法、形状および配置関係を概略
的に示してあるにすぎない。また、以下の説明では、特
定の材料および条件をもちいて説明するがこれらの材料
および条件は、一つの好適例にすぎず、従って、何らこ
れに限定されるものではない。
【0021】先ず、この発明の実施例に用いられるSi
−Ge単結晶薄膜の形成装置につき説明する。
【0022】図3は、この発明の実施例を説明するため
の装置の全体構成を概略的に示す図である。この薄膜形
成装置は、石英製の反応炉11(チャンバとも称す
る。)を具えており、反応炉11内の基板支持体13上
ある基板15を出し入れできる構造になっている。更
に、反応炉11の外部には、加熱部12が反応炉の周囲
を取り巻くようにして設けられている。この加熱部12
は任意好適な構成手段、例えば赤外線ランプ等を用いて
構成する。
【0023】また、このときの加熱部12は、好ましく
は複数個からなるランプを用いて基板15を均一に加熱
できるように設置しておく。
【0024】また、基板15の近傍には、基板の表面温
度を測定するための温度測定手段14、例えば熱電対を
設けてある。
【0025】次に、この反応炉11内を真空排気するた
めの排気手段につき説明する。
【0026】この反応炉11は、真空排気するための排
気手段21及び22を具えており、自動開閉バルブ2
4、25、26、27、28、29および30を介して
反応炉11と接続されている。この自動開閉バルブ24
〜30を任意好適に開閉操作することによって反応炉1
1内の圧力を任意好適に圧力制御できるようになってい
る。従って、反応炉11内を低真空排気状態および高真
空排気状態に任意好適に保持できる。また、このときの
真空度を測定するため真空計34を具えている。
【0027】更に、この装置には、レリーフバルブ31
を設けてある。このバルブ31は、反応炉11内の圧力
が大気圧、例えば、760Torrを越えた場合に自動
的に開放する。排気手段22は、このバルブ31の開放
によってガス供給源(後述する)から反応炉11内へ供
給されたガスを排気する。尚、上述した排気手段21、
22を例えば拡散ポンプ21とこのポンプ21に接続さ
れたロータリーポンプ22とをもって構成する。このと
き排気経路として排気管23を通して排気しても良い。
更に、圧力測定および圧力制御を行うためのゲージは、
真空度に応じて任意好適なものを選択し、また、例えば
圧力制御用コンダクタンスバルブ等を用いるのも良い。
【0028】次に、ガス供給系につき説明する。
【0029】第1及び第2実施例では、ガス供給系を図
示のように配備したガス供給管58、自動開閉バルブ5
1、52、53、54、55、56および57、自動ガ
ス流量コントローラ46、47、48、49および50
によって構成してある。各流量コントローラと反応炉1
1との反対側には、ガス供給接続部(以下、接続部と呼
ぶ。)41、42、43、44および45を設けてあ
る。各流量コントローラと各ガス供給部とは接続されて
いる。従って、バルブ51〜56をそれぞれ任意好適に
選択することによって所望のガスを単独に、または、任
意のガス混合比に調整して反応炉11に供給することが
できるように構成してある。この実施例1では、接続部
41には水素ガス(H2 )、接続部42にはシラン(S
iH4 )ガス、接続部43にはゲルマン(GeH4 )ガ
ス、接続部44には予備用のガス供給部でそれぞれ構成
されている。
【0030】先ず、この発明の半導体形成方法の基本的
工程についてSi−Ge薄膜を例にとり説明する。
【0031】図1および図2は、この発明の実施例を説
明するための加熱サイクルとガスフロ−を示す曲線図で
ある。図中、横軸に時間(秒)をとり、縦軸に温度
(℃)をとって表している。
【0032】先ず、第1実施例のSi−Ge薄膜形成方
法の概要を図1を用いて説明する。
【0033】基板の前処理工程で好適な条件を用いて基
板を洗浄し、この基板を真空排気した反応炉内に導入す
る。続いて、シリコンを含有するIV族系水素ガス雰囲
気、例えばシラン(SiH4 )ガス中で50℃/秒〜2
00℃/秒の範囲内で定めた適当な昇温速度でシリコン
基板を昇温加熱する(図1のIa フロ−)。
【0034】続いて、更に同一の昇温速度でシリコン基
板の表面を昇温加熱しながら500℃〜600℃を通過
したとき、SiH4 ガス流に追加してゲルマニウムを含
有するIV族系水素ガスを導入する。このガスは、例え
ば、ゲルマン(GeH4 )ガスとする。従って、このI
a フロ−の工程では、残留シラン(SiH4 )ガスと
新らたに導入したゲルマン(GeH4 )ガスの混合ガス
雰囲気になる。このようなガス雰囲気中でシリコン基板
の加熱温度を700℃〜800℃の範囲内で定めた適当
な温度に適当な定時間だけ保持してSi−Ge薄膜を形
成する(図1のIIa フロ−)。
【0035】この実施例では、好ましくは、保持時間を
60秒間保持とする(図1のHa期間)のが良い。
【0036】次に、シリコンおよびゲルマニウムを含有
するIV族系水素ガス(混合ガス)を排気した後、水素
(H2 )ガスを供給し100℃まで急冷する。このよう
にして基板上に半導体薄膜としてSi−Ge薄膜が得ら
れる。続いて、水素ガスの供給を停止し、低真空で排気
した後、不活性ガスを導入して室温(25℃)程度にな
ってから半導体薄膜が形成されている基板を炉内から取
り出す。
【0037】次に、第2実施例のSi−Ge薄膜の形成
方法の概要を図2を用いて説明する。
【0038】図2は、横軸に時間(秒)をとり、縦軸に
温度(℃)をとって加熱サイクルとガスフロ−の関係を
表している。
【0039】基板の前処理工程の段階で好適な条件を用
いて予め基板表面に10A°程度の酸化膜を形成してお
く。
【0040】次に、基板を反応炉内に導入し、真空排気
を行う。続いて、シリコンおよびゲルマニウムを含有す
るIV族系水素ガス、例えばシラン(SiH4 )および
ゲルマン(GeH4 )の混合ガスを反応炉に供給する。
【0041】このガス雰囲気中で25℃/秒〜50℃/
秒の範囲内で定めた昇温速度でシリコン基板を昇温加熱
しながら、700℃〜800℃の範囲内で定めた適当な
温度に保持する。このとき、好ましくは、保持時間を約
60秒間程度とするのが良い(図2のHb期間)。この
工程で前述の図1を参照して説明したと同様な、良質の
半導体薄膜としてのSi−Ge薄膜が基板上に形成され
る。
【0042】次に、図中IIb フロ−の工程について
は、第1実施例のIIIa と同一工程であるから説明を
省略する。
【0043】この発明の具体的実施例につき説明する。
先ず、第1実施例のSi−Ge単結晶薄膜形成方法につ
き図1と図4を用いて詳細に説明する。
【0044】図4の(A)〜(C)は、この第1実施例
の半導体基板の形成方法を説明する工程図である。尚、
図4の(A)〜(C)は、ウエハをシリコン基板の厚み
方向に切って示した断面図である。以下の説明は、図1
と図4を適宜参照して行なう。
【0045】この第1実施例では、原料ガスとしてシラ
ン(SiH4 )およびゲルマン(GeH4 )ガスを用
い、シリコン下地としてはシリコン基板200を用い
る。シリコン基板200としては、主面が(100)、
(110)および(111)面であるもののうち、一種
類の面または複数の面の組み合わさったものを用いるの
が良い。現在広く使われている基板であり、また、Si
−Ge薄膜のエピタキシャル成長に好適な基板だからで
ある。
【0046】この第1実施例では、半導体薄膜形成する
前に予め基板の清浄化を行なう。このときの清浄化は、
エピタキシャル成長させる際に通常行なわれている清浄
処理を行なって自然酸化膜を除去すれば良いが、この第
1実施例では、以下に説明する清浄化方法を用いる。
【0047】先ず、基板200を120℃に加熱された
硫酸(H2 SO4 )・過酸化水素(H2 2 )水溶液中
に15分間程度浸漬させる。このようにして基板200
上に10A°程度の酸化膜202を形成する(図4の
(A))。
【0048】その後、直ちに1重量%のフツ酸(HF)
水溶液中に基板を浸漬し酸化膜202を除去した後、基
板200を水溶液中から取り出し、純水で洗浄する。そ
の後、基板200を乾燥させる。この前処理工程で基板
表面上の汚染物が除去され、最表面のシリコン原子のダ
ングリングボンドは、水素原子で終端されるため自然酸
化膜がつきにくい状態となる。しかし、反応炉内に導入
する途中または炉内中で自然酸化膜とか汚染物が付着す
る(図示せず)。
【0049】この化学的に処理された基板200を反応
炉11内に挿入した後、排気手段21および22を用い
て反応炉内を、例えば1×10-6Torrの高真空に排
気して炉内の洗浄化を行う。
【0050】次に、バルブ27を閉じ、バルブ28、5
5および52を開きまずシリコンを含むIV族系水素ガ
ス、例えば水素希釈10体積%のシラン(SiH4 )ガ
スを反応炉11内に供給する。このとき反応炉内の圧力
が5Torr程度になるようにシラン(SiH4 )の流
量を予め調整しておく。
【0051】その後、50℃/秒〜200℃/秒の範囲
に定めた適当な昇温速度で急速に基板表面の温度を測定
手段14を測定しながら昇温させる。尚、この昇温過程
で、基板上に形成された自然酸化膜とか汚染物などは、
シラン(SiH4 )ガスによる還元作用によって除去さ
れる(図4の(B))。
【0052】この昇温過程において基板表面の温度が5
00℃〜600℃程度の好適な温度範囲に達したときバ
ルブ53を開きゲルマニウムを含むIV族系水素ガス、
例えば水素希釈1%ゲルマン(GeH4 )ガスを反応炉
内に供給する。
【0053】このとき反応炉内の圧力が、例えば6To
rr程度の減圧状態となるようにゲルマンのガス流量を
予め調整しておくのが良い。
【0054】このようなガス雰囲気中で加熱を継続して
行い、基板表面の加熱温度が700℃〜800℃の範囲
内の値になるように温度を設定する。尚、保持時間は、
約60秒間程度保持する(図1のIIa フロ−)。
【0055】このような方法によって、シリコン基板2
00上に基板面の方位面と同一なSi−Ge薄膜204
が約2000A°程度成長する(図4の(C))。
【0056】次に、直ちにバルブ52及び53を閉じ、
バルブ51を開いて水素(H2 )ガスを炉内に供給し、
例えば100℃まで基板の温度を急冷した後、バルブ5
1および55を閉じて反応炉内のガスの供給を停止する
とともに低真空0.003Torrまで排気する。
【0057】その後、反応炉内を1気圧(760Tor
r)まで不活性ガスを導入して基板200を炉内から取
り出す。
【0058】次に、図2と図5とを用いて第2実施例の
Si−Ge薄膜を形成する方法につき説明する。
【0059】この発明の第2実施例では、基板300上
に基板と同一方位のSi−Ge薄膜の単結晶を形成する
ため基板300を炉内に導入する前に洗浄しておくこと
が特に大切である。
【0060】先ず、基板300の洗浄工程につき説明す
る。
【0061】120℃に加熱された硫酸(H2 SO4
・過酸化水素(H2 2 )水溶液中で基板300を、例
えば15分間浸漬し、基板表面を約10A°程度酸化さ
せる(図示せず)。
【0062】その後、直ちに1重量%のフッ酸(HF)
水溶液中に約30秒間浸漬し、酸化膜を除去した後、純
水で洗浄し乾燥させる。この過程で基板上の汚染物とか
酸化膜は除去される。
【0063】次に、基板を再度120℃に加熱された硫
酸(H2 SO4 )・−過酸化水素(H2 2 )水溶液中
に一回目の時より短い時間、例えば15秒間、浸漬させ
基板の表面に10A°程度の酸化膜302を形成する
(図5の(A))。
【0064】その後、基板300を純水で洗浄した後、
乾燥させる。
【0065】この前処理を行った基板300を直ちに反
応炉内へ導入し、排気手段21および22を用いて炉内
を例えば、1×10-6Torrの高真空に排気して炉内
を洗浄化する。
【0066】次に、バルブ27を閉じてバルブ28、5
2、53および55を開き、シリコンを含むIV族系水
素ガス、例えば水素希釈10体積%のシラン(Si
4 )およびゲルマニウムを含むIV族系水素ガス、例
えば水素希釈1体積%のゲルマン(GeH4 )を反応炉
内へ供給する。この場合反応炉の圧力が、例えば6To
rr程度の減圧状態になるようにシラン(SiH4 )ガ
スおよびゲルマン(GeH4 )ガスの流量をあらかじめ
調整しておくのが良い。
【0067】この後、基板300の表面温度を測定手段
14で測定しながら25℃/秒〜50℃/秒の範囲内に
定めた昇温速度で昇温させ、基板表面の加熱温度が70
0℃〜800℃の範囲の好適な成膜温度で約60秒間程
度保持する(図2のIb フロ−)。尚、この昇温過程に
おいて基板表面に形成された酸化膜および付着汚染物は
除去される(図5の(B))。
【0068】また、図2のIb フロ−によりシリコン基
板表面に基板面方位と同一なSi−Ge薄膜304が約
2000A°程度成長する(図5の(C))。
【0069】次に、直ちにバルブ52と53を閉じバル
ブ51を開いて水素(H2 )ガスを炉内に供給し(II
b フロ−)、基板300を約100℃まで急冷した後、
バルブ51と55を閉じて反応炉内への水素ガス供給を
停止すると同時に炉内を低真空、例えば0.003To
rrまで排気する。その後、反応炉内に1気圧(760
Torr)まで不活性ガス、例えば窒素ガスを供給し
て、基板温度が室温(25℃)程度になってから基板を
炉内から取り出す。
【0070】図6の(A)は、従来のSi−Ge薄膜の
内部を示す基板断面図である。
【0071】従来例では、炉内真空排気した後、加熱温
度をSi−Ge薄膜の成膜温度(例えば700℃〜80
0℃)に急速加熱した後、例えばシラン(SiH4 )と
ゲルマン(GeH4 )ガスを同時に供給して成膜する方
法である。このようにして成膜されたSi−Ge薄膜
は、基板表面の残留酸化膜や汚染物等の影響を受けてS
i−Ge薄膜の表面には凹凸ができてしまう。また、薄
膜の内部にも結晶欠陥(例えば格子間欠陥や空孔等)や
転位(例えば60°(度)転位等)が数多く発生してい
る。
【0072】これに対して、この発明の第1実施例およ
び第2実施例では、昇温過程においてシラン(Si
4 )ガス等の還元作用と昇温速度によるアニ−ル効果
により予め基板表面に付着している酸化物とか汚染物を
除去される。このため後工程で形成されたSi−Ge薄
膜は、転位や結晶欠陥が少ない膜質の均一な膜となる
(図6の(B))。尚、結晶欠陥を観測する手段として
は、赤外線トモグラフィを用い、転位の観測には、電子
顕微鏡等を用いる。
【0073】
【発明の効果】上述した説明からも明らかなように、こ
の発明の第1の半導体薄膜の形成方法によれば、シラン
(SiH4 )ガス雰囲気中で50℃/秒〜200℃/秒
の範囲内で定めた昇温速度で昇温させる。この昇温過程
で基板の表面の汚染物や酸化膜等は除去される。続い
て、基板の表面温度が500℃〜600℃の範囲で定め
た温度を経過したときゲルマン(GeH4 )ガスを導入
することによってシリコン単結晶を基板表面に成長させ
ることなく次工程の結晶成長させる工程に移行できる。
続いて、残存シラン(SiH4 )ガスと新たに導入した
ゲルマン(GeH4)ガスの混合ガス雰囲気中で、シリ
コン基板の加熱温度を700℃〜800℃の範囲内で約
60秒間程度保持し、Si−Ge薄膜を形成する。ま
た、シラン(SiH4 )ガスに塩化水素(HCl)を含
有する不活性ガスを混合させることによって、更に酸化
膜や汚染物の除去を促進させることができる。このよう
にして形成されたSi−Ge薄膜は、結晶欠陥や転位の
少ない、また凹凸の少ない表面形状を得ることができ
る。従って、昇温過程以外の高温熱処理を用いずに良質
のSi−Ge薄膜が形成できる。
【0074】また、この発明の第2の半導体薄膜形成方
法によれば、前処理の基板洗浄工程で予め化学処理によ
って基板表面に10A°程度の酸化膜を形成しておく。
これによって大気中で形成される自然酸化膜とか工程過
程で付着する不純物等から事前に基板表面を保護する役
目をはたしている。続いて、シリコンおよびゲルマニウ
ムを含有するIV族系水素ガス、例えばシラン(SiH
4 )ガスおよびゲルマン(GeH4 )ガスの混合ガス雰
囲気中でシリコン基板を昇温しながら加熱温度を700
℃〜800℃の範囲内で定めた温度にし、約60秒間程
度保持する。
【0075】このようにして得られたSi−Ge薄膜
は、第1の形成方法のときに得られたものと同様、結晶
欠陥や転位の少ない、また表面凹凸の少ないSi−Ge
薄膜となる。
【図面の簡単な説明】
【図1】この発明の第1の半導体薄膜形成方法の実施例
を説明するための加熱サイクル・ガスフロ−曲線であ
る。
【図2】この発明の第2の半導体薄膜形成方法の実施例
を説明するための加熱サイクル・ガスフロ−曲線であ
る。
【図3】この薄膜形成装置を説明するための構成図であ
る。
【図4】(A)〜(C)は、この発明の第1実施例のS
i−Ge薄膜方法を製造するために供する工程図であ
る。
【図5】(A)〜(C)は、この発明の第2実施例のS
i−Ge薄膜方法を製造するために供する工程図であ
る。
【図6】(A)は、従来の方法で形成したSi−Ge薄
膜の結晶内部の断面図である。また、(B)は、この発
明の実施例で形成されたSi−Ge薄膜の結晶内部の断
面図である。
【符号の説明】
a :シラン(SiH4 )フロ− IIa :シラン(SiH4 )+ゲルマン(GeH4 )フ
ロ− IIIa :水素(H2 )フロ− Ib :シラン(SiH4 )+ゲルマン(GeH4 )フロ
− IIb :水素(H2 )フロ− Ha、Hb:保持期間 200、300:シリコン基板 202:自然酸化膜 204、304:Si−Ge薄膜 302:酸化膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 反応炉内で、加熱処理を行ってシリコン
    基板上にIV族系半導体結晶薄膜を形成する方法におい
    て、 (a)シリコンを含有するIV族系水素ガス雰囲気中で
    50℃/秒〜200℃/秒の範囲内で定めた昇温速度で
    シリコン基板を昇温加熱する工程、および (b)前記昇温速度でシリコン基板を昇温加熱しなが
    ら、加熱温度が500℃〜600℃の範囲で定めた温度
    を通過したときゲルマニウムを含有するIV族系水素ガ
    スを導入した後、前記シリコン基板の加熱温度を700
    ℃〜800℃の範囲内で定めた温度に保持してSi−G
    e薄膜を形成する工程を含み、 前記工程(a)および(b)を連続的に行うことを特徴
    とする半導体薄膜形成方法。
  2. 【請求項2】 請求項1に記載の半導体薄膜形成方法に
    おいて、 前記(a)工程で用いるシリコンを含有するIV族系水
    素ガスに塩化水素を含有する不活性ガスを混合させるこ
    とを特徴とする半導体薄膜形成方法。
  3. 【請求項3】 反応炉内で、加熱処理を行ってシリコン
    基板上にIV族系半導体薄膜を形成する方法において、 (1)基板上に化学的処理して10オングストロ−ム程
    度の膜厚の酸化膜を形成する工程、および (2)シリコンおよびゲルマニウムを含有するIV族系
    水素ガスの混合ガス雰囲気中に切り換えた後、25℃/
    秒〜50℃/秒の範囲内で定めた昇温速度でシリコン基
    板を昇温加熱しながら、加熱温度が700℃〜800℃
    の範囲内で定めた温度に保持してSi−Ge薄膜を形成
    する工程を含むことを特徴とする半導体薄膜形成方法。
  4. 【請求項4】 請求項3に記載の半導体薄膜形成方法に
    おいて、 前記(1)工程で基板の化学的処理を行なう場合、過酸
    化水素(H2 2 )を含む水溶液としたことを特徴とす
    る半導体薄膜形成方法。
JP21803592A 1992-08-17 1992-08-17 半導体薄膜形成方法 Withdrawn JPH0669131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21803592A JPH0669131A (ja) 1992-08-17 1992-08-17 半導体薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21803592A JPH0669131A (ja) 1992-08-17 1992-08-17 半導体薄膜形成方法

Publications (1)

Publication Number Publication Date
JPH0669131A true JPH0669131A (ja) 1994-03-11

Family

ID=16713625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21803592A Withdrawn JPH0669131A (ja) 1992-08-17 1992-08-17 半導体薄膜形成方法

Country Status (1)

Country Link
JP (1) JPH0669131A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897129B2 (en) 2002-05-31 2005-05-24 Renesas Technology Corp. Fabrication method of semiconductor device and semiconductor device
JPWO2006049225A1 (ja) * 2004-11-08 2008-05-29 株式会社日立国際電気 半導体装置の製造方法および基板処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897129B2 (en) 2002-05-31 2005-05-24 Renesas Technology Corp. Fabrication method of semiconductor device and semiconductor device
US8878244B2 (en) 2002-05-31 2014-11-04 Renesas Electronics Corporation Semiconductor device having strained silicon film
JPWO2006049225A1 (ja) * 2004-11-08 2008-05-29 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US8293646B2 (en) 2004-11-08 2012-10-23 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method and substrate processing apparatus

Similar Documents

Publication Publication Date Title
US8123858B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
US5286334A (en) Nonselective germanium deposition by UHV/CVD
JPH0669131A (ja) 半導体薄膜形成方法
JP2002008994A (ja) 薄膜製造方法
JP3684660B2 (ja) 半導体単結晶薄膜の製造方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
JP2002110551A (ja) 半導体薄膜の形成方法及び装置
JP3986202B2 (ja) 選択成長方法
JPH0645257A (ja) 半導体薄膜形成方法
JPH0722330A (ja) 歪ヘテロエピタキシャル層の形成方法
JPH09199424A (ja) エピタキシャル成長方法
JPH05326419A (ja) 半導体薄膜の形成方法
JPH06232042A (ja) Si−Ge薄膜の形成方法
JP2987926B2 (ja) 気相成長方法
JPH0669195A (ja) 絶縁膜形成方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPH05109630A (ja) 半導体薄膜の形成方法
JPH04324621A (ja) 半導体薄膜の形成方法
JPH04324619A (ja) 半導体薄膜の形成方法
JPH118226A (ja) 半導体基板表面の清浄化方法及びその装置
JPH05234919A (ja) 半導体装置の製造方法
JPH03195016A (ja) Si基板の熱清浄化法及びエピタキシャル成長及び熱処理装置
JPH03136320A (ja) 半導体装置の製造方法
JPH11260738A (ja) 真空熱処理装置
JPH04324620A (ja) 半導体薄膜の形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102