JPH05326419A - 半導体薄膜の形成方法 - Google Patents

半導体薄膜の形成方法

Info

Publication number
JPH05326419A
JPH05326419A JP12720192A JP12720192A JPH05326419A JP H05326419 A JPH05326419 A JP H05326419A JP 12720192 A JP12720192 A JP 12720192A JP 12720192 A JP12720192 A JP 12720192A JP H05326419 A JPH05326419 A JP H05326419A
Authority
JP
Japan
Prior art keywords
thin film
gas
forming
hydrogen
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12720192A
Other languages
English (en)
Inventor
Morifumi Oono
守▲史▼ 大野
Kinya Ashikaga
欣哉 足利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12720192A priority Critical patent/JPH05326419A/ja
Publication of JPH05326419A publication Critical patent/JPH05326419A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 大面積のSi基板上に、結晶欠陥やスリップ
転位のない従来よりも膜質の優れたSi−Ge系半導体
薄膜を形成する。 【構成】 シリコン基板15を水素ガス雰囲気の反応炉
に入れ、減圧下で赤外線ランプにより加熱処理しながら
自然酸化膜61を除去する。その後、反応炉11内を約
250〜350℃の保持温度Toとする。次に、反応炉
内をSiH4 対GeH4 の比が10:1の混合ガス雰囲
気とし成膜処理温度Tsに急速加熱しながら基板上にS
1-X GeX 単結晶薄膜63(X<0.1)を50nm
以下の膜厚で成長させる。連続して、反応炉内をSiH
4 対GeH4 の比が4:1の混合ガス雰囲気とし成膜処
理温度にてSi1-x GeX 薄膜63形成済み基板上にS
1-Y GeY 単結晶薄膜65(Y≒0.2)を約250
nmの膜厚で成長させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体薄膜の形成方
法、特にSi−Ge系半導体単結晶薄膜を形成する方法
に関するものである。
【0002】
【従来の技術】近年、高速ヘテロバイポーラ素子、マイ
クロ波用素子、或いは超格子構造素子への応用を目的と
して、IV族半導体薄膜成長技術が急速に進展してい
る。
【0003】なかでも、シリコン(Si)基板上に、シ
リコン−ゲルマニウム(Si−Ge)薄膜をエピタキシ
ャル成長させる技術が注目されている。そして、この技
術は一般に、分子線エピタキシー(MBE)技術により
行なわれている。このMBE技術が用いられるのは、比
較的低温度での膜形成ができるので、形成した薄膜の不
純物分布を乱すことがない、という利点が得られるから
であった。
【0004】このような薄膜形成技術の一例として、例
えば文献:特開昭64−90519号公報に開示された
方法がある。この従来方法は、IV族半導体薄膜の成膜
用のIV族水素系ガスをMBE装置のノズルから反応炉
(成長室)内に吹き出して加熱された基板に当てるとき
に、ハロゲン系ガスを照射するようにしてIV族半導体
薄膜を堆積させる方法である。
【0005】固体ソースを用いたMBE技術ではIV族
半導体分子線を発生させるソースハウス容量に制約があ
るため、厚膜のIV族半導体薄膜を形成するとき、ソー
ス補充による成膜の中断を余儀なくされ、その結果、単
結晶膜の成長を迅速に行なうのが困難であった。上述の
公報に開示の方法では、成膜用ガスを装置外部のガスソ
ースから反応炉内に連続して供給できる。そのため、I
V族半導体薄膜を厚い膜厚で連続的に形成できた。さら
に、この方法では、ハロゲンガスが、基板表面の不対結
合に吸着された水素ガスを外すように作用するため、基
板表面での成膜用ガスの解離、および基板へのIV族元
素の吸着は促進され、その結果、半導体薄膜の成長速度
を増加させることができた。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法に限らず、ガスソースを用いたMBE技術
では、大口径のウエハ上に均一な膜厚および膜質の単結
晶半導体薄膜を成長させるのが困難であり、また、半導
体薄膜中に不純物を高濃度に注入することが難しいこと
が、現実の問題点としてある。前者はガスソース吹き出
し用ノズルの指向性が原因と考えられ、後者は分子流を
基板に照射し成膜するというMBE技術自体が原因と考
えられる。
【0007】また、MBE技術では、通常、反応炉すな
わち成長室内の真空度を10-10 〜10-11 Torrの
超高真空状態に保つ必要があるので、成長室を一度大気
に暴露してしまうと、それを再び元の真空度にするため
には、成長室内を排気しながら装置全体を約30時間に
亘ってベーキングしなければならないという問題点があ
った。
【0008】また、IV族半導体薄膜をシリコンの下地
に形成するに当たっては、一般に、成膜開始前に、その
下地に対し水素ガス(H2 )雰囲気による還元処理及び
塩化水素ガス(HCl)雰囲気による加熱処理を行な
い、下地上の自然酸化膜や汚れを除去する処理を行な
う。しかし、このような前処理を行なっても、下地表面
にもともとある凹凸に起因する影響や、下地表面に少し
でも残存する炭素化物とか金属酸化物等の影響は無視で
きないため、IV族半導体薄膜が下地上に均一に成長し
ないという問題がある。
【0009】また、表面清浄化処理とSi−Ge膜成膜
処理を急速加熱により行なう場合、この表面清浄化処理
とSi−Ge膜成膜処理との間で室温まで急冷する工程
が入り、そこで基板に生じる応力からSi基板15およ
びSi−Ge単結晶膜65にスリップ転位71が発生す
る(図4の(A))という問題がある。さらに、膜中と
か、薄膜65と下地15との界面に、ミスフィット転位
および積層欠陥73や欠陥75を生じさせてしまう(図
4の(A))などの問題があった。
【0010】このような問題は、IV族半導体MBE法
を実際の半導体プロセスに工業的に利用しようとした場
合の大きな障害となるので、改善が望まれる。
【0011】この発明はこのような点に鑑みなされたも
のであり、従って、この発明の目的は、上述の問題点を
解消し、従来よりも膜質の優れたSi−Ge系半導体薄
膜を形成できる方法を提供することにある。
【0012】
【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、同一反応炉内で、シリコン(S
i)の下地上にSi−Ge(ゲルマニウム)系半導体薄
膜を形成する方法において、反応炉内の反応性ガス雰囲
気を、シリコン含有IV族水素系ガスとゲルマニウム含
有IV族水素系ガスとの混合ガス雰囲気とし、かつ下地
を加熱処理しながら、この下地の主表面上に単結晶のS
1-X GeX 薄膜をバッファ層として形成する工程と、
この反応炉内における混合ガス雰囲気中での、前述のシ
リコン含有IV族水素系ガスに対するゲルマニウム含有
IV族水素系ガスの相対ガス濃度を、バッファ層を形成
したときの相対ガス濃度よりも高くし、かつ下地を加熱
処理しながら、前述のバッファ層上に単結晶のSi1-Y
GeY 薄膜を形成する工程とを連続して含むことを特徴
とする(ただし、Ge組成比X,Yは、0≦X≦0.
1,0.1≦Y≦1を満足する値である。)。また、こ
れらの工程は、連続して行なうのが好ましい。
【0013】ここで、この発明でいうシリコンの下地と
は、Si基板そのものである場合はもとより、Si基板
上にSiのエピタキシャル層が形成されたもの、Si基
板以外の基板にSiのエピタキシャル層が形成されたも
の、また、これらに素子が作り込まれた中間体など、I
V族単結晶膜を成長させたい種々のSiの下地を意味し
ている。
【0014】この発明の実施に当たり、単結晶のSi
1-X GeX 薄膜およびSi1-Y GeY薄膜形成時の下地
の加熱処理を赤外線加熱により行なうとともに、成膜前
後の下地保持温度を約250〜350℃とするのが好ま
しい。
【0015】また、この発明の実施に当たり、単結晶の
Si1-X GeX 薄膜は、Geの組成比Xが0≦X≦0.
1の範囲内の値となるように、かつその膜厚tが0<t
≦50nmの範囲内の値となるように形成するのがよ
い。
【0016】なお、この発明の実施に当たり、シリコン
を含有するIV族水素系ガスを、シラン(SiH4 )、
ジシラン(Si2 6 )、メチルシラン(Si(C
3 )H3 )、トリシラン(Si3 8 )、ジメチルシ
ラン(Si(CH3 2 2 )、トリメチルシラン(S
i(CH3 3 H)、テトラメチルシラン(Si(CH
34 )、ヘキサメチルジシラン(Si2 (C
3 6 )、フルオロトリメチルシラン(Si(C
3 3 F)およびジフルオロジメチルシラン(Si
(CH3 2 2 )よりなるガス群から選択される1種
または2種以上のガスとするのが好適である。
【0017】また、この発明の実施に当たり、ゲルマニ
ウムを含有するIV族水素系ガスを、ゲルマン(GeH
4 )、四フッ化ゲルマニウム(GeF4 )、二フッ化ゲ
ルマニウム(GeF2 )、フッ化ゲルマニウム(Ge
F)およびフルオロゲルマン(GeH3 F)よりなるガ
ス郡から選択される1種または2種以上のガスとするの
が好適である。
【0018】さらにこの発明の実施に当り、下地の清浄
化や、Si1-X GeX 薄膜及びSi1-Y GeY 薄膜それ
ぞれの成長に際してのシリコンの下地の加熱は、赤外線
加熱により行なうのが好適である。赤外線光源として
は、例えば、タングステン−ハロゲンランプまたはキセ
ノン−アークランプを用いることができる。
【0019】
【作用】この発明の構成によれば、単結晶のSi1-X
X 薄膜およびSi1-Y GeY薄膜の形成が化学的反応
により行なわれる。そのため、MBE法でのノズルの指
向性などの問題は生じなくなるので、大口径のSiの下
地上に均一な膜厚および膜質のSi−Ge系半導体薄膜
を形成できるようになる。
【0020】また、Si1-X GeX 薄膜はバッファ層と
して、またSi1-Y GeY 薄膜は半導体素子形成のため
の成長層として、それぞれ用いることができる。それぞ
れの膜の成膜前後の下地保持温度、つまり、加熱処理中
の最低温度を室温より充分高い温度とする。例えば、こ
の下地保持温度を約250〜350℃という室温よりも
高い温度に保持するのがよい。この温度では、表面酸化
膜除去およびSi−Ge成膜反応の速度は無視できる程
度に遅く、これら反応に寄与しない。従って、バッファ
層や半導体素子形成用の成長層が下地へ応力を与えるこ
とがないまた、原料ガスとして水素系ガスを用いること
により、第1のSi1-X GeX薄膜形成時にシリコンの
下地が強い還元作用を受け、シリコンの下地表面の炭化
物、金属酸化物は除去される。所望の単結晶Si1-Y
Y 膜を成長させる前に、基板上に、このようなバッフ
ァ層としての第1の単結晶Si1-X GeX を成膜する。
【0021】また、単結晶Si1-X GeX バッファ層
を、ゲルマニウム組成比XがX<0.1となるように成
長させると、バッファ層は、下地シリコンに極めて近い
組成となり、しかも、その膜表面は、多量のシリコンを
含有する水素系ガスに暴露されているため、清浄化され
た状態になっており、また同時に整面された状態とな
る。このようなバッファ層を介して、第2のSi1-Y
Y 薄膜を形成すると、この薄膜は、ミスフィット転位
および欠陥のないものとなる。この結果、Si1-YGe
Y 薄膜の結晶性向上が図れる。
【0022】また、Si1-X GeX およびSi1-Y Ge
Y の両膜を好ましくは、急速加熱で行うので、両膜中で
の応力の発生を小さくでき両膜にスリップ転位を生じな
い。
【0023】
【実施例】以下、図面を参照して、この発明の半導体薄
膜の形成方法の実施例につき説明する。なお、説明に用
いる各図は、この発明が理解できる程度に、各構成成分
の形状、大きさおよび配置関係を概略的に示してあるに
すぎない。また、以下の説明では特定の材料および特定
の数値的条件を挙げて説明するが、これら材料および条
件は単なる好適例にすぎず、従って、この発明は、これ
らに制約されるものではない。
【0024】1.薄膜形成装置の説明 まず、この発明の方法を実施するための好適な装置例に
ついて説明する。
【0025】図2は、この発明を実施するための装置の
全体構成を概略的に示す図である。なお、この図では、
反応炉11内にはシリコンの下地としてシリコン基板1
5(以下、単に「基板」ということもある。)を配置し
た状態を示してある。
【0026】図2にも示すように、この装置は、例えば
石英製の反応炉(チャンバ)11を具えている。この反
応炉11は、内部の基板支持体13の上に基板15を出
し入れ自在に載置できる構造となっている。
【0027】さらに、この反応炉11の外部には加熱部
12を設けてある。この加熱部12は、任意好適な構成
の赤外線照射手段例えば赤外線ランプをもって構成す
る。赤外線ランプ12としては、タングステンハロゲン
ランプその他の任意好適なランプを使用する。好ましく
は、複数個の赤外線ランプ12を、反応炉11内の加熱
が均一に行なえるように配置する。そして、基板15の
近傍位置に、基板15の表面温度を測定するための温度
測定手段14、例えば熱電対を設けてある。
【0028】また、この装置には、反応炉11内を排気
するための排気手段21及び22を設けてある。排気手
段21、22および反応炉11間には、自動開閉バルブ
24、25、26、27、28、29、30を設けてあ
る。これらバルブを任意好適に開閉操作することによ
り、反応炉11内の圧力を任意好適な圧力に制御でき、
反応炉11内に低真空排気状態および高真空排気状態を
形成することが可能である。それらの真空度は真空計3
4で測定できる。
【0029】さらに、この装置にはレリーフバルブ31
を設けてある。このバルブ31は、反応炉11内の圧力
が設定圧力以上、例えば760Torrを超えた場合に
自動的に開放する。排気手段22は、このバルブ31の
開放によってガス供給源(後述する。)から反応炉11
内へ供給されたガスを排気する。また、上述した圧力測
定および圧力制御には、必要真空度に応じた好適なゲー
ジを選択し、別途、圧力制御用コンダクタンスバルブを
使用することもできる。図2において、32、33は排
気管23に連通させて設けた真空計(または圧力ゲー
ジ)である。
【0030】次に、ガス供給系につき説明する。この実
施例では、ガス供給系を図示のように配設した供給管5
8、この供給管58の適所に設けた自動開閉バルブ5
1、52、53、54、55、56および57、並びに
流量コントローラ46、47、48、49、50で構成
してある。各流量コントローラの、反応炉11とは反対
側の原料ガス源用接続部(以下、「接続部」と称す
る。)41〜45に原料ガス源(図示せず)を接続す
る。
【0031】そして、バルブ51〜56をそれぞれ、任
意好適に開閉することにより所望の原料ガスを任意のガ
ス混合比が設定されるように反応炉11へ供給できる。
この実施例では、接続部41には水素(H2 )ガス、接
続部42には水素希釈10(v/v)%シラン(SiH
4 )ガス、接続部43には水素希釈1(v/v)%ゲル
マン(GeH4 )ガス、接続部45には不活性ガス例え
ば窒素(N2 )ガスを割り当て、それぞれのガスが供給
できる構成としてある。なお、接続部44は、例えばS
i−Ge系半導体薄膜へ所望の不純物をドープするため
のガス源接続として使用できる。
【0032】2.薄膜形成方法の実施例の説明 次に、この発明の半導体薄膜の一実施例であるSi−G
e系単結晶薄膜の形成例を説明する。なお、この実施例
では、原料ガスとしてシラン(SiH4 )およびゲルマ
ン(GeH4 )を用い、シリコン下地としてシリコン基
板を用いる。
【0033】図1の(A)〜(D)は、この実施例の半
導体薄膜の形成方法の説明に供する工程図である。各図
は、主要工程段階で得られた構造体を厚さ方向に切って
示した断面図である。また、図3は、この実施例の形成
方法における加熱サイクルの説明図である。加熱サイク
ルは、縦軸に温度(℃の単位)をとり、横軸に時間(秒
を単位)をとって示してある。以下の説明は、図1〜図
3を適宜参照して行なう。
【0034】2−1.自然酸化膜の除去 基板15上に、この基板と同一方位のこの発明のSi−
Ge系単結晶膜を形成するに当たり、自然酸化膜61の
除去は重要である。以下、この自然酸化膜の除去が必要
な場合につき説明するが、もともと基板表面がきれいな
場合にはこの勝利を必要としないことは言うまでもな
い。この除去処理は、次のようにして行なう。
【0035】まず、通常の方法により前処理の済んだ基
板15を、反応炉11内の基板支持体13上に固定す
る。この時点で、基板15の表面には自然酸化膜61が
できてしまっている(図1の(A))。そこで、排気手
段21及び22により反応炉11内を、例えば1×10
-6Torrの真空度となるように排気し、反応炉11内
を清浄化する。次に、反応炉11内に還元性ガス、例え
ば水素ガスを導入する(図3にIで示すH2 フロー)。
これは、自動ガス流量コントローラ46を介し、自動開
閉バルブ51およびバルブ55を開けることにより行な
える。そして、流量コントローラおよび排気系の開閉バ
ルブを調整し、反応炉11内の圧力を例えば100〜1
×10-2Torrの範囲となるように維持する。
【0036】次に、加熱部12により基板15を、1℃
/秒〜10℃/秒の間の適当な割合で、好ましくは約5
℃/秒にて保持設定温度Toまで上昇させ、かつ保持さ
せる。この保持温度は、表面酸化膜除去反応温度(約8
30〜1000℃)およびSi−Ge成膜反応温度Ts
に比べて低い温度、例えば250〜300℃の温度とす
る。この温度では、表面酸化膜除去およびSi−Ge成
膜の反応温度は極めて遅く、これら反応には寄与しな
い。
【0037】次に、加熱部12による急速加熱処理によ
り自然酸化膜61を除去する(図3の工程IのH1期
間)。この急速加熱処理によって、還元性ガス雰囲気中
で基板15を加熱して基板15の自然酸化膜61を還元
し、自然酸化膜61が除去された基板15を得る(図1
(B))。
【0038】ここで、この急速加熱処理は、加熱部12
を構成する赤外線ランプによって行なう。詳しくは、基
板15の表面温度を温度測定手段14で測定しながら赤
外線ランプにより、例えば基板15の表面温度を、50
℃/秒〜200℃/秒の間の適当な割合で、好ましくは
約50〜75℃/秒で上昇させ、反応処理温度が約83
0〜1000℃の範囲、好ましくは約900℃となった
ら、約10〜30秒間、この約900℃の温度状態を保
持するように基板15の加熱を制御する。 なお、この
実施例では、反応炉11内を既に述べたような減圧状態
に維持しながら、加熱処理を行なっているので、自然酸
化膜の還元による反応生成物が反応炉本体11外へ排気
され、そのため、反応生成物によって基板15および反
応炉11内が汚染される度合を低減できる。
【0039】その後、炉内の温度を保持温度Toまで急
冷する。この時の急冷は、導入中の水素ガスにより行な
う。次に、バルブ55および51を閉じバルブ27を開
けて、反応炉11内を例えば1×10-6Torrの高真
空に排気する。
【0040】2−2.Si1-x Gex 薄膜の形成 次に、反応炉11内の反応性ガス雰囲気として、Siを
含有するIV族系水素ガスおよびGeを含有するIV族
系水素ガスの混合ガス雰囲気を用いる。このガス雰囲気
中で、シリコン基板15に対し急速加熱処理を行ないな
がら、このシリコン基板15の主表面上にSi1-x Ge
x 単結晶薄膜をバッファ層として形成する。
【0041】そのため、まず、バルブ27を閉じ、バル
ブ28、55、52を開いて、最初に、Siを含有する
IV族系水素ガスとしてこの場合水素希釈10(v/
v)%シラン(SiH4 )を反応炉11内に供給し、続
いて、バルブ53を開き、Geを含有するIV族系水素
ガスとしてこの場合水素希釈1(v/v)%ゲルマン
(GeH4 )を反応炉11内に供給する。このとき、シ
リコン含有IV族水素系ガスに対するGe含有IV族水
素系ガスの相対濃度を、例えば、水素希釈シランと水素
希釈ゲルマンとの流量比が10:1となるように、か
つ、反応炉11内が例えば約10Torr程度の減圧状
態になるよう、両ガスの流量を予め調整しておく(図3
にIIで示す(SiH4 +GeH4 )フロー)。
【0042】次に、このようなガス雰囲気において、加
熱部12によりシリコン基板15に対し急速加熱処理を
行なう(図3の工程IIのH2期間)。
【0043】この急速加熱処理は、加熱部12を構成す
る赤外線ランプによって行なう。詳しくは、基板15の
表面温度を温度測定手段14で測定しながら赤外線ラン
プにより、例えば基板15の表面温度を、50℃/秒〜
200℃/秒の間の適当な割合で、好ましくは約50〜
75℃/秒にて上昇させて、基板表面温度が例えば約8
00〜850℃の好適な成膜処理温度Tsとなったら、
約1〜10秒間、この約800〜850℃の温度状態を
保持するように、基板15の加熱を制御する。
【0044】この成膜処理により、基板15上には基板
面方位と同一の面方位の第1のSi1-X GeX 単結晶膜
(この場合、Ge組成比0≦X<0.1)63のバッフ
ァ層が約10〜50nmの膜厚で成長する(図1
(C))。
【0045】2−3.Si1-Y GeY 薄膜の形成 次に、第1のSi1-X GeX 単結晶膜63の成膜に引き
続き、反応炉11内の、Si含有IV族水素系ガスに対
するGe含有IV族水素系ガスの相対濃度を、バッファ
層63の成膜の場合よりも高くする。上述の水素希釈S
iH4 および水素希釈GeH4 の流量比が4:1となる
ようにガスの流量の調整を行なう(同じく図3の工程I
Iで示す(SiH4 +GeH4 )フロ−)。かつ、反応
炉11内は、そのまま10Torr程度の減圧状態に保
つ。
【0046】反応炉11内をこのような雰囲気に調整し
たら、基板15の表面温度を温度測定手段14で測定し
ながら、更に約60〜120秒間、成膜処理温度Tsを
保持するように、Si1-X GeX 薄膜63形成済みの基
板15を加熱手段12により加熱する(図3の工程II
のH3期間)。その後、炉内の温度を保持温度Toまで
急冷した後、バルブ52および53を閉じ、次に水素ラ
イン系バルブ51を開けてH2 ガスを導入し、成膜を停
止する(図3の工程III で示すH2 フロー)。
【0047】この成膜処理により、Si1-X GeX 薄膜
63の上には基板面方位と同一の面方位の第2のSi
1-Y GeY 単結晶膜(この場合、Ge組成比Y≒0.
2)65が250nm程度の膜厚で成長する(図1の
(D))。
【0048】なお、このSi1-X GeX 単結晶膜63
は、薄い膜であればよいが、好ましくは膜厚tを0<t
≦50nmの範囲内の任意好適な値とするのがよい。ま
た、この薄膜63のGe組成比は0≦X≦0.1の範囲
内の任意好適な値とするのが良い。さらに、このバッフ
ァ層63を介して形成されるSi1-Y GeY 単結晶膜6
5は、この膜に素子を形成することを考慮し、膜厚を約
10〜600nmの範囲の任意好適な値とするのがよ
い。また、この薄膜65のGe組成比は0.1≦Y≦1
の範囲内の任意好適な値とするのがよい。このようにし
て、Si1-X GeX薄膜63とSi1-Y GeY 薄膜65
とからなるSi−Ge薄膜67が得られる。
【0049】次に、バルブ55を閉じ、反応炉11内へ
のガスの供給を停止するとともに、加熱部12による基
板15の加熱を停止し、保持していた保持温度Toから
室温RTまで基板温度が冷却するのを待つ。
【0050】その後、不活性ガスを導入して反応炉11
内の圧力を1気圧(760Torr)とし、結晶成長済
み基板を反応炉11から取り出す(図3に工程IVで示
す)。
【0051】以上、この発明の半導体薄膜の形成方法の
実施例について説明したが、この発明は、上述の実施例
に限られるものではない。
【0052】例えば、上述の実施例では半導体薄膜形成
用ガスとして水素希釈のSiH4 および水素希釈のGe
4 ガスを用いた場合について説明した。しかし、使用
し得るガスはこれらに限られない。SiH4 ガスの代わ
りに、例えばSi2 6 、Si(CH3 )H3 、Si3
8 、Si(CH3 2 2 、Si(CH3 3 H、S
i(CH3 4 、Si2 (CH3 6 、Si(CH3
3 FおよびSi(CH3 2 2 よりなるガス群から選
択された1種または2種以上のガスとか、またはSiH
4 とこれらのガスとの混合ガスを用いても実施例と同様
な効果が期待できる。また、GeH4 の代わりに、例え
ばGeF4 、GeF2 、GeFおよびGeH3 Fよりな
るガス群から選択された1種または2種以上のガスと
か、またはGeH4 とこれらのガスとの混合ガスを用い
ても実施例と同様な効果が期待できる。
【0053】また、上述した実施例では、基板の加熱を
タングステン−ハロゲンランプを用いて行なっている
が、これの代わりに、キセノンアークランプ、レーザビ
ーム、ヒータなどを用いてもよい。
【0054】図4の(B)は、この発明の方法により、
Siの下地15の主表面上にSi−Ge系半導体薄膜6
7を作成したときの状態の説明図である。この発明によ
れば、上述した実施例からも明らかなように、成膜前に
Siの下地表面の清浄化を行なっており、その後、Si
の下地上にSi1-X GeX の薄いバッファ層63とその
上側にSi1-Y GeY 薄膜65とを順次に室温よりも充
分高い温度で成膜を行なう。バッファ層63の成膜中
は、Si含有IV族水素系ガスの方がGe含有IV族水
素系ガスの方よりも遥かに濃度が高いので、多量のSi
4 で下地表面上の汚染物を除去できる。
【0055】また、バッファ層63をSi1-X Ge
X (0≦X<0.1)としてあるので、このバッファ層
63の格子定数はSiの格子定数と近い値となっている
ため、このバッファ層63は、格子定数の不整合に起因
する歪みが少ない膜となっている。さらに、表面が清浄
化された状態にあるバッファ層63上に、格子定数の実
質的に均一のSi1-Y GeY (0.1≦Y≦1)の薄膜
65を成膜するので、この薄膜65も、欠陥はもとよ
り、ミスフィット転位も発生しない単結晶のSi1-Y
Y 膜となっている。
【0056】また、両膜63および65の成膜を、好ま
しくは、急速加熱で行なうので、両膜中における応力の
発生を小さくできる。そのため、両膜63および65に
スリップ転位が発生するおそれがない。
【0057】
【発明の効果】上述したこの発明の方法によれば、単結
晶Si−Geバッファ層形成過程において、多量のシリ
コンを含有する水素系ガス、例えばシランガスで下地の
Si表面を暴露することになるので、下地表面は、シラ
ンガス特有の強い還元作用を受け、そのため、下地表面
の炭化物や金属酸化物が除去され、表面が清浄化された
状態となる。
【0058】また、単結晶Si1-X GeX バッファ層
(Ge組成比Xは、X<0.1)は下地シリコンに近い
組成となっているため、格子緩和が起き、歪みの少ない
膜として形成することができる。このようなバッファ層
を介して、基板上に所望の組成のSi1-Y GeY 膜(G
e組成比Yは、0.1≦Y≦1)を成長させることによ
り、欠陥、ミスフィット転位のない単結晶薄膜が形成で
きる。また、成膜プロセス中の急速加熱による応力の発
生を小さくできるため、スリップ転位が起きにくい。
【0059】この発明の半導体薄膜の形成方法の一実施
例によれば、所望の単結晶Si1-YGeY 膜成長前に、
基板上に単結晶Si1-X GeX バッファ層(Ge組成比
Xは、X<0.1)を形成すること、また成膜時の急速
加熱処理において、成膜前後の基板保持温度を約250
〜350℃に設定するので、下地への応力により発生す
るスリップを抑制することができる。
【0060】従って、この発明によれば、大口径のSi
下地上に均一な膜厚および膜質の、いわゆる良質のSi
−Ge系半導体薄膜を形成できる。
【図面の簡単な説明】
【図1】実施例の半導体薄膜の形成方法の説明に供する
工程図である。
【図2】この発明の実施に使用する成膜装置の全体構成
を概略的に示す説明図である。
【図3】実施例の薄膜形成条件の説明に供する図であ
り、ガス供給条件及び基板加熱条件を示す図である。
【図4】従来例と、この発明の実施例との比較の説明に
供する説明図である。
【符号の説明】
15:シリコン基板 61:自然酸化膜 63:Si1-X Gex 単結晶膜 65:Si1-Y GeY 単結晶膜 67:Si−Ge薄膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 同一反応炉内で、シリコン(Si)の下
    地上にSi−Ge(ゲルマニウム)系半導体薄膜を形成
    する方法において、 反応炉内の反応性ガス雰囲気を、シリコンを含有するI
    V族水素系ガスとゲルマニウムを含有するIV族水素系
    ガスとの混合ガス雰囲気とし、かつ下地を加熱処理しな
    がら、該下地の主表面上に単結晶のSi1-X GeX 薄膜
    をバッファ層として形成する工程と、 前記反応炉内における前記混合ガス雰囲気中での、前記
    シリコンを含有するIV族水素系ガスに対する前記ゲル
    マニウム含有のIV族水素系ガスの相対ガス濃度を、前
    記バッファ層を形成したときの相対ガス濃度よりも高く
    し、かつ前記下地を加熱処理しながら、前記バッファ層
    上に単結晶のSi1-Y GeY 薄膜を形成する工程とを含
    む(ただし、Ge組成比X,Yは、0≦X≦0.1,
    0.1≦Y≦1を満足する値である。)ことを特徴とす
    る半導体薄膜の形成方法。
  2. 【請求項2】 請求項1に記載の半導体薄膜の形成方法
    において、 単結晶のSi1-X GeX 薄膜およびSi1-Y GeY 薄膜
    を形成するときの下地の加熱処理を赤外線加熱により行
    ない、かつ成膜前後の下地保持温度を約250〜350
    ℃とすることを特徴とする半導体薄膜の形成方法。
  3. 【請求項3】 請求項1に記載の半導体薄膜の形成方法
    において、 単結晶のSi1-X GeX 薄膜を、Geの組成比Xを0≦
    X≦0.1の範囲内の値としかつその膜厚tが0<t≦
    50nmの範囲内の値となるように形成することを特徴
    とする半導体薄膜の形成方法。
  4. 【請求項4】 請求項1に記載の半導体薄膜の形成方法
    において、 シリコンを含有するIV族水素系ガスを、SiH4 、S
    2 6 、Si(CH3 )H3 、Si3 8 、Si(C
    3 2 2 、Si(CH3 3 H、Si(C
    3 4 、Si2 (CH3 6 、Si(CH3 3 Fお
    よびSi(CH3 2 2 よりなるガス群から選択され
    る1種または2種以上のガスとすることを特徴とする半
    導体薄膜の形成方法。
  5. 【請求項5】 請求項1に記載の半導体薄膜の形成方法
    において、 ゲルマニウムを含有するIV族水素系ガスを、Ge
    4 、GeF4 、GeF2、GeFおよびGeH3 Fよ
    りなるガス郡から選択される1種または2種以上のガス
    とすることを特徴とする半導体薄膜の形成方法。
JP12720192A 1992-05-20 1992-05-20 半導体薄膜の形成方法 Withdrawn JPH05326419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12720192A JPH05326419A (ja) 1992-05-20 1992-05-20 半導体薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12720192A JPH05326419A (ja) 1992-05-20 1992-05-20 半導体薄膜の形成方法

Publications (1)

Publication Number Publication Date
JPH05326419A true JPH05326419A (ja) 1993-12-10

Family

ID=14954214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12720192A Withdrawn JPH05326419A (ja) 1992-05-20 1992-05-20 半導体薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPH05326419A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042900A (en) * 1996-03-12 2000-03-28 Alexander Rakhimov CVD method for forming diamond films
JP2006344984A (ja) * 2006-07-06 2006-12-21 Hitachi Kokusai Electric Inc 水素アニール処理方法及びその装置
JP2011146704A (ja) * 2011-01-08 2011-07-28 Hitachi Kokusai Electric Inc 水素アニール処理方法及び水素アニール処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042900A (en) * 1996-03-12 2000-03-28 Alexander Rakhimov CVD method for forming diamond films
JP2006344984A (ja) * 2006-07-06 2006-12-21 Hitachi Kokusai Electric Inc 水素アニール処理方法及びその装置
JP2011146704A (ja) * 2011-01-08 2011-07-28 Hitachi Kokusai Electric Inc 水素アニール処理方法及び水素アニール処理装置

Similar Documents

Publication Publication Date Title
US20040219735A1 (en) Epitaxial semiconductor deposition methods and structures
EP1754251A1 (en) Low temperature epitaxial growth of silicon-containing films using uv radiation
JPH07176485A (ja) 基板上にGeを堆積させる方法および半導体デバイスの製造方法
JPH05326419A (ja) 半導体薄膜の形成方法
JP4782670B2 (ja) エピタキシャルGe含有膜の成長方法及びエピタキシャル半導体成膜システム
US5286334A (en) Nonselective germanium deposition by UHV/CVD
JPH0722330A (ja) 歪ヘテロエピタキシャル層の形成方法
JP3494467B2 (ja) 半導体薄膜の形成方法
JPH0236060B2 (ja) Kagobutsuhandotainoseichohoho
JPH05109630A (ja) 半導体薄膜の形成方法
JPH04324621A (ja) 半導体薄膜の形成方法
JPH04324619A (ja) 半導体薄膜の形成方法
JP2004363510A (ja) 半導体基板の製造方法
JPH0737823A (ja) 半導体膜形成方法及び半導体膜形成装置
JPH06232042A (ja) Si−Ge薄膜の形成方法
JPH07153685A (ja) 歪ヘテロ超格子構造の薄膜形成方法
JPH0645249A (ja) GaAs層の成長方法
JPH0645257A (ja) 半導体薄膜形成方法
JPH118226A (ja) 半導体基板表面の清浄化方法及びその装置
JPH04324620A (ja) 半導体薄膜の形成方法
JPH0669131A (ja) 半導体薄膜形成方法
JPH076952A (ja) 歪ヘテロエピタキシャル層の形成方法
JPH0374839A (ja) 3―5族化合物半導体層の形成方法
JPH04335518A (ja) 半導体薄膜の形成方法
US20230197447A1 (en) Method and apparatus for forming crystalline silicon film

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803