JPH066724A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH066724A JPH066724A JP4162623A JP16262392A JPH066724A JP H066724 A JPH066724 A JP H066724A JP 4162623 A JP4162623 A JP 4162623A JP 16262392 A JP16262392 A JP 16262392A JP H066724 A JPH066724 A JP H066724A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- line memory
- horizontal scanning
- screen
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 ２本の電子銃を有するＣＲＴを用いて、各々
の電子銃で画面の左半分と右半分を同時に１Ｈ期間で走
査せしめて、走査スピードを遅くして受像画面の輝度を
上げて見やすくする。 【構成】 遅延回路２でディジタル信号に変換され抽出
された映像信号入力に対して、水平走査期間の１／２Ｈ
間遅延させて出力してラインメモリ３に入力し、制御部
５から供給される書き込み及び読み出し用クロック信号
を所定のタイミングにすることにより、ラインメモリ３
では、映像信号の水平走査線の約左半分を読み出して出
力し、ラインメモリ４では、映像信号入力の水平走査線
の約右半分を読み出して出力し、両出力に基づき２本の
電子銃を有するＣＲＴの各々の電子銃に映像信号を入力
して、画面の左半分と右半分を同時に水平走査期間の１
Ｈ期間で走査するようにして、走査スピードを遅くして
いる。
の電子銃で画面の左半分と右半分を同時に１Ｈ期間で走
査せしめて、走査スピードを遅くして受像画面の輝度を
上げて見やすくする。 【構成】 遅延回路２でディジタル信号に変換され抽出
された映像信号入力に対して、水平走査期間の１／２Ｈ
間遅延させて出力してラインメモリ３に入力し、制御部
５から供給される書き込み及び読み出し用クロック信号
を所定のタイミングにすることにより、ラインメモリ３
では、映像信号の水平走査線の約左半分を読み出して出
力し、ラインメモリ４では、映像信号入力の水平走査線
の約右半分を読み出して出力し、両出力に基づき２本の
電子銃を有するＣＲＴの各々の電子銃に映像信号を入力
して、画面の左半分と右半分を同時に水平走査期間の１
Ｈ期間で走査するようにして、走査スピードを遅くして
いる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＲＴを用いた画像表
示装置に関する。
示装置に関する。
【０００２】
【従来の技術】ハイビジョンの映像は、一般に現在使用
されている通常のテレビより輝度が低下したものとなっ
ているが、その要因の一つは、ハイビジョンの走査線の
走査スピードが、通常のテレビより速くなっていること
に起因している。
されている通常のテレビより輝度が低下したものとなっ
ているが、その要因の一つは、ハイビジョンの走査線の
走査スピードが、通常のテレビより速くなっていること
に起因している。
【０００３】
【発明が解決しようとする課題】本発明は、２本の電子
銃を有するＣＲＴを用いて、各々の電子銃で画面の左半
分と右半分を、水平走査期間の１Ｈ期間で同時に走査す
るようにして、一つの電子銃で画面の左端から右端迄走
査するようにしていた従来の方法と異なり、走査スピー
ドを遅くしてハイビジョン信号の受像時に、受像画面の
輝度を上げて見やすくすることを目的とする。
銃を有するＣＲＴを用いて、各々の電子銃で画面の左半
分と右半分を、水平走査期間の１Ｈ期間で同時に走査す
るようにして、一つの電子銃で画面の左端から右端迄走
査するようにしていた従来の方法と異なり、走査スピー
ドを遅くしてハイビジョン信号の受像時に、受像画面の
輝度を上げて見やすくすることを目的とする。
【０００４】
【課題を解決するための手段】図１は、本発明の一実施
例を示す、画像表示装置の要部電気回路ブロック図であ
り、同図に示すように、ディジタル信号に変換され抽出
された映像信号入力に対して、水平走査期間の１／２Ｈ
間遅延させて出力する遅延回路２と、同遅延回路２から
の入力を書き込み、読み出して出力するラインメモリ３
と、前記映像信号入力を書き込み、読み出して出力する
ラインメモリ４と、前記ラインメモリ３及び４に書き込
み及び読み出し用クロック信号を供給する制御部５とか
らなり、前記ラインメモリ３で、書き込み及び読み出し
用クロック信号を所定のタイミングにすることにより、
映像信号の水平走査線の約左半分を読み出して出力し、
前記ラインメモリ４で、書き込み及び読み出し用クロッ
ク信号を所定のタイミングにすることにより、映像信号
の水平走査線の約右半分を読み出して出力し、両出力に
基づき２本の電子銃を有するＣＲＴの各々の電子銃に映
像信号を入力して、画面の左半分と右半分を同時に走査
するものである。
例を示す、画像表示装置の要部電気回路ブロック図であ
り、同図に示すように、ディジタル信号に変換され抽出
された映像信号入力に対して、水平走査期間の１／２Ｈ
間遅延させて出力する遅延回路２と、同遅延回路２から
の入力を書き込み、読み出して出力するラインメモリ３
と、前記映像信号入力を書き込み、読み出して出力する
ラインメモリ４と、前記ラインメモリ３及び４に書き込
み及び読み出し用クロック信号を供給する制御部５とか
らなり、前記ラインメモリ３で、書き込み及び読み出し
用クロック信号を所定のタイミングにすることにより、
映像信号の水平走査線の約左半分を読み出して出力し、
前記ラインメモリ４で、書き込み及び読み出し用クロッ
ク信号を所定のタイミングにすることにより、映像信号
の水平走査線の約右半分を読み出して出力し、両出力に
基づき２本の電子銃を有するＣＲＴの各々の電子銃に映
像信号を入力して、画面の左半分と右半分を同時に走査
するものである。
【０００５】
【作用】本発明は上記に説明したように、映像信号の水
平走査線をラインメモリに書き込み、読み出すクロック
信号のタイミングを制御することにより、ラインメモリ
３では、映像信号の水平走査線の約左半分を読み出して
出力し、ラインメモリ４では、映像信号の水平走査線の
約右半分を読み出して出力し、同出力に基づき２本の電
子銃を有するＣＲＴの各々の電子銃に映像信号を入力し
て、画面の左半分と右半分を水平走査期間の１Ｈ期間で
同時に走査させることにより、一つの電子銃で画面の左
端から右端迄走査するようにしていた従来の方法と異な
り、画面の走査スピードを遅くして走査することが可能
となり、ハイビジョン信号の受像時に、受像画面の輝度
を上げて見やすくすることが可能となる。
平走査線をラインメモリに書き込み、読み出すクロック
信号のタイミングを制御することにより、ラインメモリ
３では、映像信号の水平走査線の約左半分を読み出して
出力し、ラインメモリ４では、映像信号の水平走査線の
約右半分を読み出して出力し、同出力に基づき２本の電
子銃を有するＣＲＴの各々の電子銃に映像信号を入力し
て、画面の左半分と右半分を水平走査期間の１Ｈ期間で
同時に走査させることにより、一つの電子銃で画面の左
端から右端迄走査するようにしていた従来の方法と異な
り、画面の走査スピードを遅くして走査することが可能
となり、ハイビジョン信号の受像時に、受像画面の輝度
を上げて見やすくすることが可能となる。
【０００６】
【実施例】図１は、本発明の一実施例を示す、画像表示
装置の要部電気回路ブロック図である。１は入力端子で
あり、ディジタル信号に変換され抽出された映像信号
（Ｄｉｎ）が入力されており、同入力は入力端子１を介
して分岐させて、遅延回路２とラインメモリ４に入力さ
れており、遅延回路２では映像信号入力に対して、水平
走査期間の１／２Ｈ間遅延させて出力し、ラインメモリ
３に入力している。ラインメモリ３及び４には、ＦＩＦ
Ｏ(first-in first-out)型のものを使用し、制御部５か
ら入力される書き込み用クロック信号（Ｗｃｋ）と読み
出し用クロック信号（Ｒｃｋ）を用いて、入力された映
像信号の水平走査線を書き込み、順に読み出して出力す
るようにしている。
装置の要部電気回路ブロック図である。１は入力端子で
あり、ディジタル信号に変換され抽出された映像信号
（Ｄｉｎ）が入力されており、同入力は入力端子１を介
して分岐させて、遅延回路２とラインメモリ４に入力さ
れており、遅延回路２では映像信号入力に対して、水平
走査期間の１／２Ｈ間遅延させて出力し、ラインメモリ
３に入力している。ラインメモリ３及び４には、ＦＩＦ
Ｏ(first-in first-out)型のものを使用し、制御部５か
ら入力される書き込み用クロック信号（Ｗｃｋ）と読み
出し用クロック信号（Ｒｃｋ）を用いて、入力された映
像信号の水平走査線を書き込み、順に読み出して出力す
るようにしている。
【０００７】図２は、本発明による画像データの信号処
理に関する説明図である。Ｄｉｎは、入力された映像信
号の画素データであり、Ｄ１ｏｕｔは、映像信号として
ラインメモリ３から出力される画素データであり、Ｄ２
ｏｕｔは、映像信号としてラインメモリ４から出力され
る画素データである。ハイビジョン信号として、例えば
ＭＵＳＥ方式の信号を使用した場合、ＭＵＳＥ方式で
は、映像信号の水平走査線の各ラインを４８０点として
サンプリングするようにしており、入力された映像信号
の画素データはＤｉｎとして示すように、１〜４８０迄
の画素データが並んだものとなる。
理に関する説明図である。Ｄｉｎは、入力された映像信
号の画素データであり、Ｄ１ｏｕｔは、映像信号として
ラインメモリ３から出力される画素データであり、Ｄ２
ｏｕｔは、映像信号としてラインメモリ４から出力され
る画素データである。ハイビジョン信号として、例えば
ＭＵＳＥ方式の信号を使用した場合、ＭＵＳＥ方式で
は、映像信号の水平走査線の各ラインを４８０点として
サンプリングするようにしており、入力された映像信号
の画素データはＤｉｎとして示すように、１〜４８０迄
の画素データが並んだものとなる。
【０００８】ラインメモリ３で、書き込み及び読み出し
用クロック信号を所定のタイミングにすることにより、
映像信号入力Ｄｉｎの水平走査線の約左半分、１〜２４
０迄の画素データを読み出してＤ１ｏｕｔとして出力す
るようにしており、ラインメモリ３に対する映像信号入
力は、遅延回路２で水平走査期間の１／２Ｈ間遅延させ
ているため、Ｄｉｎに対しては、１／２Ｈだけ遅延した
信号となる。ラインメモリ４で、書き込み及び読み出し
用クロック信号を所定のタイミングにすることにより、
映像信号入力Ｄｉｎの水平走査線の約右半分、２４１〜
４８０迄の画素データを読み出してＤ２ｏｕｔとして出
力するようにしているため、Ｄｉｎに対しては、１／２
Ｈだけ遅延した信号となる。
用クロック信号を所定のタイミングにすることにより、
映像信号入力Ｄｉｎの水平走査線の約左半分、１〜２４
０迄の画素データを読み出してＤ１ｏｕｔとして出力す
るようにしており、ラインメモリ３に対する映像信号入
力は、遅延回路２で水平走査期間の１／２Ｈ間遅延させ
ているため、Ｄｉｎに対しては、１／２Ｈだけ遅延した
信号となる。ラインメモリ４で、書き込み及び読み出し
用クロック信号を所定のタイミングにすることにより、
映像信号入力Ｄｉｎの水平走査線の約右半分、２４１〜
４８０迄の画素データを読み出してＤ２ｏｕｔとして出
力するようにしているため、Ｄｉｎに対しては、１／２
Ｈだけ遅延した信号となる。
【０００９】図３は、本発明による画面の偏向状態を示
す説明図である。３ビームを形成する２本の電子銃を持
ったＣＲＴを使用し、電子銃１には図３のラインメモリ
３からの映像信号出力、Ｄ１ｏｕｔを入力し、電子銃２
には図３のラインメモリ４からの映像信号出力、Ｄ２ｏ
ｕｔを入力し、電子銃１では画面の左半分、画素データ
１〜２４０迄を水平走査期間の１Ｈ期間をかけて走査す
るようにし、電子銃２では画面の右半分、画素データ２
４１〜４８０迄を水平走査期間の１Ｈ期間をかけて、電
子銃１と同時に走査するようにしている。従って、一つ
の電子銃で画面の左から右迄走査するようにしていた従
来の方法と異なり、画面の走査スピードを遅くして走査
することが可能となり、ハイビジョン信号の受像時に、
受像画面の輝度を上げて見やすくすることができる。
す説明図である。３ビームを形成する２本の電子銃を持
ったＣＲＴを使用し、電子銃１には図３のラインメモリ
３からの映像信号出力、Ｄ１ｏｕｔを入力し、電子銃２
には図３のラインメモリ４からの映像信号出力、Ｄ２ｏ
ｕｔを入力し、電子銃１では画面の左半分、画素データ
１〜２４０迄を水平走査期間の１Ｈ期間をかけて走査す
るようにし、電子銃２では画面の右半分、画素データ２
４１〜４８０迄を水平走査期間の１Ｈ期間をかけて、電
子銃１と同時に走査するようにしている。従って、一つ
の電子銃で画面の左から右迄走査するようにしていた従
来の方法と異なり、画面の走査スピードを遅くして走査
することが可能となり、ハイビジョン信号の受像時に、
受像画面の輝度を上げて見やすくすることができる。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
映像信号の水平走査線をラインメモリに書き込み、読み
出すクロック信号のタイミングを制御することにより、
ラインメモリ３では、映像信号の水平走査線の約左半分
を読み出して出力し、ラインメモリ４では、映像信号の
水平走査線の約右半分を読み出して出力し、両出力に基
づき２本の電子銃を有するＣＲＴの各々の電子銃に映像
信号を入力して、画面の左半分と右半分を同時に走査さ
せることにより、画面の走査スピードを従来より遅くし
て走査することが可能となり、画面の輝度を上げて見や
すくすることができ、ハイビジョン信号の画像表示装置
に本発明を採用すれば、画像表示装置の性能向上に寄与
するところが大きい。
映像信号の水平走査線をラインメモリに書き込み、読み
出すクロック信号のタイミングを制御することにより、
ラインメモリ３では、映像信号の水平走査線の約左半分
を読み出して出力し、ラインメモリ４では、映像信号の
水平走査線の約右半分を読み出して出力し、両出力に基
づき２本の電子銃を有するＣＲＴの各々の電子銃に映像
信号を入力して、画面の左半分と右半分を同時に走査さ
せることにより、画面の走査スピードを従来より遅くし
て走査することが可能となり、画面の輝度を上げて見や
すくすることができ、ハイビジョン信号の画像表示装置
に本発明を採用すれば、画像表示装置の性能向上に寄与
するところが大きい。
【図１】本発明の一実施例を示す、画像表示装置の要部
電気回路ブロック図である。
電気回路ブロック図である。
【図２】本発明による画像データの信号処理に関する説
明図である。
明図である。
【図３】本発明による画面の偏向状態を示す説明図であ
る。
る。
１ 入力端子 ２ 遅延回路 ３ ラインメモリ ４ ラインメモリ ５ 制御部
Claims (1)
- 【請求項１】 ディジタル信号に変換され抽出された映
像信号入力に対して、水平走査期間の１／２Ｈ間遅延さ
せて出力する遅延回路と、同遅延回路からの入力を書き
込み、読み出して出力する第１ラインメモリと、前記映
像信号入力を書き込み、読み出して出力する第２ライン
メモリと、前記第１及び第２ラインメモリに書き込み及
び読み出し用クロック信号を供給する制御部とからな
り、前記第１ラインメモリで、書き込み及び読み出し用
クロック信号を所定のタイミングにすることにより、映
像信号の水平走査線の約左半分を読み出して出力し、前
記第２ラインメモリで、書き込み及び読み出し用クロッ
ク信号を所定のタイミングにすることにより、映像信号
の水平走査線の約右半分を読み出して出力し、両出力に
基づき２本の電子銃を有するＣＲＴの各々の電子銃に映
像信号を入力して、画面の左半分と右半分を同時に走査
することを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162623A JPH066724A (ja) | 1992-06-22 | 1992-06-22 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4162623A JPH066724A (ja) | 1992-06-22 | 1992-06-22 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066724A true JPH066724A (ja) | 1994-01-14 |
Family
ID=15758131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4162623A Pending JPH066724A (ja) | 1992-06-22 | 1992-06-22 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997034220A1 (de) * | 1996-03-12 | 1997-09-18 | Siemens Nixdorf Informationssysteme Ag | Betrieb mehrerer sichtgeräte an einer bildschirmsteuerung |
| WO1998025200A1 (de) * | 1996-12-03 | 1998-06-11 | Spea Software Gmbh | Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer |
-
1992
- 1992-06-22 JP JP4162623A patent/JPH066724A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997034220A1 (de) * | 1996-03-12 | 1997-09-18 | Siemens Nixdorf Informationssysteme Ag | Betrieb mehrerer sichtgeräte an einer bildschirmsteuerung |
| WO1998025200A1 (de) * | 1996-12-03 | 1998-06-11 | Spea Software Gmbh | Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer |
| US6870518B1 (en) | 1996-12-03 | 2005-03-22 | Ati International Srl | Controlling two monitors with transmission of display data using a fifo buffer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8026919B2 (en) | Display controller, graphics processor, rendering processing apparatus, and rendering control method | |
| US5504536A (en) | Image display apparatus | |
| US5231490A (en) | Apparatus for converting aspect ratio and number of scanning lines of a video signal | |
| US6008854A (en) | Reduced video signal processing circuit | |
| JPH066724A (ja) | 画像表示装置 | |
| US5822013A (en) | Selective projection image freeze device | |
| JPH05173530A (ja) | 多入力映像信号表示装置 | |
| JP3613893B2 (ja) | 画像処理装置および処理方法 | |
| JPH0564162A (ja) | 画像信号処理装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2561597B2 (ja) | ビデオ信号取り込み方法 | |
| JPH066722A (ja) | 画像表示装置 | |
| JP2591262B2 (ja) | 映像処理装置 | |
| JPH05176229A (ja) | 多入力映像信号表示装置 | |
| JPH05173525A (ja) | ２入力映像信号表示装置 | |
| JP2964503B2 (ja) | テレビジョン受像機 | |
| JP2506897B2 (ja) | マルチウィンドウ表示制御方式 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JPS6253078A (ja) | ビデオメモリ | |
| JPH07123333A (ja) | カーソル表示方法 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPH03108887A (ja) | 映像信号時間軸変換装置 | |
| JPH0347511B2 (ja) | ||
| JPH0595529A (ja) | 画像表示方法 | |
| JPH0442196A (ja) | 画像合成処理装置 |