JPH0664964B2 - スイッチ入力回路 - Google Patents
スイッチ入力回路Info
- Publication number
- JPH0664964B2 JPH0664964B2 JP63167097A JP16709788A JPH0664964B2 JP H0664964 B2 JPH0664964 B2 JP H0664964B2 JP 63167097 A JP63167097 A JP 63167097A JP 16709788 A JP16709788 A JP 16709788A JP H0664964 B2 JPH0664964 B2 JP H0664964B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- switch
- resistance value
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Keying Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスイッチ入力回路に関するものである。
［従来の技術］ 従来は、例えばプリンタにおいては、モードスイッチや
種々の設定スイッチ等多数のスイッチを必要とし、各ス
イッチの状態を読み取るために、１つのスイッチに１つ
の入力ポートを割り当てている。
種々の設定スイッチ等多数のスイッチを必要とし、各ス
イッチの状態を読み取るために、１つのスイッチに１つ
の入力ポートを割り当てている。
［解決しようとする課題］ 上記従来のものでは、スイッチの数だけ入力ポートが必
要となり、回路が大型化してしまうものであった。
要となり、回路が大型化してしまうものであった。
本発明は１本の入力端子で２つのスイッチの状態を読み
取れるスイッチ入力回路を提供することを目的としてい
る。
取れるスイッチ入力回路を提供することを目的としてい
る。
［課題を解決するための手段］ 本発明は抵抗値が所定の関係にある４つの抵抗と、２つ
のスイッチと、ADコンバータとにより構成した回路を用
い、上記２つのスイッチの開閉状態の組合わせによって
上記ADコンバータの入力電圧値を異ならせるようにして
上記課題を解決するものである。
のスイッチと、ADコンバータとにより構成した回路を用
い、上記２つのスイッチの開閉状態の組合わせによって
上記ADコンバータの入力電圧値を異ならせるようにして
上記課題を解決するものである。
［実施例］ 以下、本発明の一実施例を図面に基づいて説明する。
第１図において、１は入力端子の電圧Ｖを２ビットの出
力Q1、Q2に変換するADコンバータである。２は第１の抵
抗、３は第１のスイッチであり、これらが直列に接続さ
れて第１の回路４が構成される。５は第２のスイッチ、
６は第２の抵抗であり、これらが直列に接続されて第２
の回路７が構成される。第２の抵抗６は第１の抵抗２の
抵抗値のほぼ２分の１の抵抗値を有し、例えばそれぞれ
を2kΩ、1kΩに設定してある。。さらに第１の回路４と
第２の回路７とが直列に接続されて第４の回路８が構成
される。９は第１の抵抗２の抵抗値よりも十分に大きい
抵抗値、例えば1MΩの第３の抵抗、10は第３の抵抗９の
抵抗値のほぼ２倍の抵抗値、例えば2MΩの第４の抵抗で
あり、これらが直列に接続されて第３の回路11が構成さ
れる。また、本例においては電源VCCは5vである。
力Q1、Q2に変換するADコンバータである。２は第１の抵
抗、３は第１のスイッチであり、これらが直列に接続さ
れて第１の回路４が構成される。５は第２のスイッチ、
６は第２の抵抗であり、これらが直列に接続されて第２
の回路７が構成される。第２の抵抗６は第１の抵抗２の
抵抗値のほぼ２分の１の抵抗値を有し、例えばそれぞれ
を2kΩ、1kΩに設定してある。。さらに第１の回路４と
第２の回路７とが直列に接続されて第４の回路８が構成
される。９は第１の抵抗２の抵抗値よりも十分に大きい
抵抗値、例えば1MΩの第３の抵抗、10は第３の抵抗９の
抵抗値のほぼ２倍の抵抗値、例えば2MΩの第４の抵抗で
あり、これらが直列に接続されて第３の回路11が構成さ
れる。また、本例においては電源VCCは5vである。
つぎに動作を説明する。第１のスイッチ３と第２のスイ
ッチ５の開閉状態と、その各組合せのときの電圧Ｖおよ
びADコンバータ１の出力Q1、Q2の状態を第２図に示す。
ッチ５の開閉状態と、その各組合せのときの電圧Ｖおよ
びADコンバータ１の出力Q1、Q2の状態を第２図に示す。
第１のスイッチ３と第２のスイッチ５の両方が開いた状
態のときには、第３の抵抗９と第４の抵抗10の抵抗値の
比が約1:2なので電圧Ｖは約3.3vとなる。このときADコ
ンバータ１からはQ1に“1"、Q2に“0"が出力される。
態のときには、第３の抵抗９と第４の抵抗10の抵抗値の
比が約1:2なので電圧Ｖは約3.3vとなる。このときADコ
ンバータ１からはQ1に“1"、Q2に“0"が出力される。
第１のスイッチ３が閉じ第２のスイッチ５が開いた状態
のときは、第４の抵抗10の抵抗値は第１の抵抗２の抵抗
値よりも十分に大きいので、第１の抵抗２は無視するこ
とができ電圧Ｖは約5.0vとなる。このときADコンバータ
１からはQ1に“1"、Q2に“1"が出力される。
のときは、第４の抵抗10の抵抗値は第１の抵抗２の抵抗
値よりも十分に大きいので、第１の抵抗２は無視するこ
とができ電圧Ｖは約5.0vとなる。このときADコンバータ
１からはQ1に“1"、Q2に“1"が出力される。
第１のスイッチ３が開いて第２のスイッチ５が閉じた状
態のときには、第３の抵抗９の抵抗値は第２の抵抗６の
抵抗値よりも十分に大きいので第２の抵抗６は無視する
ことができ電圧Ｖは約0vとなる。このときADコンバータ
１からはQ1に“0"、Q2に“0"が出力される。
態のときには、第３の抵抗９の抵抗値は第２の抵抗６の
抵抗値よりも十分に大きいので第２の抵抗６は無視する
ことができ電圧Ｖは約0vとなる。このときADコンバータ
１からはQ1に“0"、Q2に“0"が出力される。
第１のスイッチ３と第２のスイッチ５の両方が閉じた状
態のときには、第３の抵抗９および第４の抵抗10の抵抗
値は第１の抵抗２および第２の抵抗６の抵抗値より十分
大きいので、第３の抵抗９および第４の抵抗10は無視で
き、電圧Ｖは第１の抵抗２と第２の抵抗６の抵抗値の比
で決まる。第１の抵抗２と第２の抵抗６の抵抗値の比は
約2:1なので電圧Ｖは約1.7vとなる。このときADコンバ
ータ１からはQ1に“0"、Q2に“1"が出力される。
態のときには、第３の抵抗９および第４の抵抗10の抵抗
値は第１の抵抗２および第２の抵抗６の抵抗値より十分
大きいので、第３の抵抗９および第４の抵抗10は無視で
き、電圧Ｖは第１の抵抗２と第２の抵抗６の抵抗値の比
で決まる。第１の抵抗２と第２の抵抗６の抵抗値の比は
約2:1なので電圧Ｖは約1.7vとなる。このときADコンバ
ータ１からはQ1に“0"、Q2に“1"が出力される。
以上の動作により、１つのADコンバータによって２つの
スイッチの状態を読み取ることができる。
スイッチの状態を読み取ることができる。
［効果］ 本発明によれば、１つのADコンバータによって２つのス
イッチの状態を読み取れるものである。２つのスイッチ
の開閉状態の組合せは４通りであるが、この各組合せの
ときADコンバータの入力電圧値がそれぞれ異なるように
回路を構成してある。しかも、上記各組合せのときのAD
コンバータの入力電圧値は、電源の電圧値をａとする
と、ほぼ０、ａ／３、2a／３、ａというように、電源電
圧が均等に分割されるように各抵抗の抵抗値を定め、回
路を構成したので、抵抗値の誤差等の影響を受けにく
く、２つのスイッチの状態を１つのADコンバータで間違
いなく読み取ることができる。
イッチの状態を読み取れるものである。２つのスイッチ
の開閉状態の組合せは４通りであるが、この各組合せの
ときADコンバータの入力電圧値がそれぞれ異なるように
回路を構成してある。しかも、上記各組合せのときのAD
コンバータの入力電圧値は、電源の電圧値をａとする
と、ほぼ０、ａ／３、2a／３、ａというように、電源電
圧が均等に分割されるように各抵抗の抵抗値を定め、回
路を構成したので、抵抗値の誤差等の影響を受けにく
く、２つのスイッチの状態を１つのADコンバータで間違
いなく読み取ることができる。
また、ポート数の削減によってICの数またはICの端子数
を削減することができ、回路の小型化、コスト低減、信
頼性向上に大きく貢献するものである。
を削減することができ、回路の小型化、コスト低減、信
頼性向上に大きく貢献するものである。
第１図は本発明の一実施例を示した電気回路図、第２図
は第１図の回路における各スイッチの状態とADコンバー
タの出力状態を示した説明図である。 １……ADコンバータ ２……第１の抵抗 ３……第１のスイッチ ４……第１の回路 ５……第２のスイッチ ６……第２の抵抗 ７……第２の回路 ８……第４の回路 ９……第３の抵抗 10……第４の抵抗 11……第３の回路
は第１図の回路における各スイッチの状態とADコンバー
タの出力状態を示した説明図である。 １……ADコンバータ ２……第１の抵抗 ３……第１のスイッチ ４……第１の回路 ５……第２のスイッチ ６……第２の抵抗 ７……第２の回路 ８……第４の回路 ９……第３の抵抗 10……第４の抵抗 11……第３の回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 11/24
Claims (1)
- 【請求項１】ADコンバータと、 第１の抵抗と、 第１の抵抗の抵抗値のほぼ２分の１の抵抗値をもつ第２
の抵抗と、 第１の抵抗の抵抗値よりも十分に大きい抵抗値をもつ第
３の抵抗と、 第３の抵抗の抵抗値のほぼ２倍の抵抗値をもつ第４の抵
抗と、 第１のスイッチと、 第２のスイッチとを有し、 第１の抵抗と第１のスイッチとを直列に接続して第１の
回路を構成し、 第２の抵抗と第２のスイッチとを直列に接続して第２の
回路を構成し、 第３の抵抗と第４の抵抗とを直列に接続して第３の回路
を構成し、 第１の回路と第２の回路とを直列に接続して第４の回路
を構成し、 第３の回路と第４の回路を電源間に並列に接続し、 第１の回路と第２の回路の接続点および第３の抵抗と第
４の抵抗の接続点を接続し、 この接続端子を上記ADコンバータの入力に接続したこと
を特徴とするスイッチ入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167097A JPH0664964B2 (ja) | 1988-07-05 | 1988-07-05 | スイッチ入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63167097A JPH0664964B2 (ja) | 1988-07-05 | 1988-07-05 | スイッチ入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0218821A JPH0218821A (ja) | 1990-01-23 |
| JPH0664964B2 true JPH0664964B2 (ja) | 1994-08-22 |
Family
ID=15843369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63167097A Expired - Fee Related JPH0664964B2 (ja) | 1988-07-05 | 1988-07-05 | スイッチ入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664964B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2776105B2 (ja) * | 1992-01-07 | 1998-07-16 | 三菱電機株式会社 | 電子機器及び電子機器への電力供給方法 |
| JP2006134608A (ja) * | 2004-11-02 | 2006-05-25 | Omron Corp | スイッチの状態検出回路および自動車窓用開閉装置 |
-
1988
- 1988-07-05 JP JP63167097A patent/JPH0664964B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0218821A (ja) | 1990-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512688B2 (en) | Device for evaluating cell resistances in a magnetoresistive memory | |
| JPH0664964B2 (ja) | スイッチ入力回路 | |
| JP2851730B2 (ja) | プログラマブルコントローラ | |
| CN112835312A (zh) | 整车控制器通用高低电平可配置数字信号采集电路 | |
| JPS6214526A (ja) | 電圧分圧回路 | |
| JPS61158640A (ja) | 操作スイツチ回路 | |
| JPS6031301Y2 (ja) | 直流増幅器 | |
| JPH1055330A (ja) | スロットアドレス回路 | |
| DD223586A1 (de) | Schaltungsanordnung zur potentialgetrennten stromversorgung | |
| JP4048404B2 (ja) | レベルモジュレータ | |
| JPS584505B2 (ja) | 論理信号伝送装置 | |
| JPS6016017A (ja) | パルス幅電圧変換器 | |
| SU1617427A1 (ru) | Стабилизирующий источник посто нного напр жени | |
| JPH0415628B2 (ja) | ||
| JPS6334340Y2 (ja) | ||
| JP2848651B2 (ja) | 半導体集積装置 | |
| JPH01118919A (ja) | 入力装置 | |
| KR890000410Y1 (ko) | 리세트 회로 | |
| JPS61170139A (ja) | デイジタル／アナログ変換器 | |
| JPS6220586B2 (ja) | ||
| SU1439716A1 (ru) | Источник электропитани с защитой | |
| JPH02218972A (ja) | 電圧制御回路 | |
| JPH0748580B2 (ja) | プリント配線基板の回路 | |
| JPH06259690A (ja) | 受信計器用外部端子台 | |
| JPH03247120A (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |