JP4048404B2 - レベルモジュレータ - Google Patents
レベルモジュレータ Download PDFInfo
- Publication number
- JP4048404B2 JP4048404B2 JP2000357164A JP2000357164A JP4048404B2 JP 4048404 B2 JP4048404 B2 JP 4048404B2 JP 2000357164 A JP2000357164 A JP 2000357164A JP 2000357164 A JP2000357164 A JP 2000357164A JP 4048404 B2 JP4048404 B2 JP 4048404B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- terminal
- output
- amplifier
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＭＡＵの送信ブロックに用いて好適なレベルモジュレータの改良に関するものである。
【０００２】
【従来の技術】
図８に従来のレベルモジュレータの回路を示す。この図において信号ｔｘｅは通信を制御する信号であり、通信時にハイレベル、非通信時にローレベルに設定する。アンプ９１の非反転入力にはＶＳＬの電圧が入力されるので、抵抗９２にはＶＳＬ／Ｒａの電流が流れる。なお、Ｒａは抵抗９２の抵抗値である。
【０００３】
回路構成上、トランジスタ９３のコレクタ電流Ｉａは、信号ｔｘｅ＝Ｌのときスイッチングされ、抵抗９２に流れる電流値と同じになる。従って、信号ｔｘｅはハイレベルのときはＩａ＝０、信号ｔｘｅがローレベルのときはＩａ＝ＶＳＬ／Ｒａになる。
【０００４】
また、アンプ９４の非反転入力にはＶＴＸの電圧が印加されるので、抵抗９５に流れる電流値はＶＴＸ／（２＊Ｒａ）になる。２＊Ｒａは抵抗９５の抵抗値である。回路構成上電流Ｉｂはこの抵抗９５に流れる電流値と同じ値になる。
【０００５】
通信時には、電流Ｉｔは通信されるデータに従って＋Ｉｏと−Ｉｏの２値を取り、非通信時には０になる。これらの関係により、アンプ９６の出力、すなわちレベルモジュレータの出力ＶＤＲＶは、
ＶＤＲＶ＝ＶＡ＋（−Ｉａ＋Ｉｂ−Ｉｔ）＊Ｒｆ
に制御される。なお、ＶＡはアンプ９６の非反転入力端子に印加される電圧、Ｒｆはアンプ９６の帰還抵抗の抵抗値である。
【０００６】
図９に、出力ＶＤＲＶと信号ｔｘｅ、電流Ｉａ、Ｉｔの関係をまとめた表を示す。すなわち出力ＶＤＲＶは、ＶＳＬ＝ＶＴＸ＝０のときはＶＡを中心にして２＊Ｉｏ＊Ｒｆの振幅で変化し、ＶＳＬ＝０のときはＶＡ＋ＶＴＸ＊Ｒｆ／（２＊Ｒａ）の振幅で変化する。また、ＶＳＬ＝Ｉｏ＊Ｒａのときは、出力ＶＤＲＶはＶＡ−Ｉｏ＊Ｒｆから２＊Ｉｏ＊Ｒｆまで片振れで変化する。これにより、ＶＴＸはレベルシフト信号として、ＶＳＬはローパワーシグナリングに用いることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなレベルモジュレータには、次のような課題があった。
【０００８】
図８に示したレベルモジュレータの回路は複雑であり、回路規模が大きくなる。そのため、ＩＣ化したときにチップの面積が大きくなり、開発費用および製品であるＩＣの単価が高くなってしまうという課題があった。
【０００９】
また、ローパワーシグナリングの機能は使用する予定がなく、余計な機能となっている。そのため、更に回路が複雑になってしまっていたという課題もあった。
【００１０】
従って本発明が解決しようとする課題は、回路構成が簡単でＩＣ化する際のコストダウンが可能なレベルモジュレータを提供することにある。
【００１１】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、電子部品を介してあるいは直接第１の信号が印可される第１の端子と、この第１の端子に印可された前記第１の信号が入力される第１の増幅器と、その入力と出力の間に帰還抵抗が接続され、抵抗を介して前記第１の増幅器の出力が入力される第２の増幅器と、前記第１の増幅器の出力が印加され、前記第２の増幅器の出力値を変更する電流を出し入れする第２の端子と、前記第２の増幅器の入力と前記抵抗の接続点に接続され、前記第１の増幅器の出力とは独立に設定でき、通信データによって２値を取る電流を注入する第３の端子と、を具備し、前記第２の増幅器の出力を出力とするようにしたものである。構成が簡単になる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、第１の端子と第２の端子との間に時定数回路を接続するようにしたものである。電源投入時の突入電流をコントロールすることができる。
【００１３】
請求項３記載の発明は、請求項１または請求項２記載の発明において、２本の抵抗とコンデンサをこの順に接続した直列回路を用い、この直列回路の抵抗側の開放端を第２の端子に接続し、２本の抵抗の接続点を第１に端子に接続して、コンデンサ側の開放端を共通電位点に接続するようにしたものである。簡単な構成で時定数回路が実現できる。
【００１４】
請求項４記載の発明は、請求項１記載の発明において、第1及び第2の端子間に第1の抵抗を、第１端子と定電位に間にスイッチと第2の抵抗を直列に接続し、スイッチと第2の抵抗を介して増幅器に信号入力するようにしたものである。スイッチを切替えることによって出力信号のレベルを変えることができる。
【００１５】
請求項５記載の発明は、請求項１または請求項４記載の発明において、第１の抵抗とスイッチ素子と第２の抵抗をこの順で接続した直列回路を用い、この直列回路の第１の抵抗側の開放端を第２の端子に接続し、第１の抵抗とスイッチ素子の接続点を第１の端子に接続して、第２の抵抗側の開放端を定電位点に接続するようにしたものである。簡単な構成でレベルシフト回路を構成することができる。
【００１６】
請求項６記載の発明は、請求項４または請求項５記載の発明において、第１の抵抗とスイッチ素子と第２の抵抗をこの順に接続した直列回路を複数個用い、これらの直列回路の第１の抵抗側の開放端を第２の端子に接続し、第１の抵抗とスイッチ素子の接続点を第１の端子に接続して、第２の抵抗側の開放端を定電位点に接続するようにして、これらのスイッチ素子の内少なくとも１つをオンにするようにしたものである。簡単な構成で複数のレベルを設定することができる。
【００１７】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係るレベルモジュレータの一実施例を示す構成図である。図1において、１１はアンプであり、その反転入力は端子ＳＴ０ＰＮに接続される。端子ＳＴ０ＰＮには電圧信号が印加され、この電圧信号によってアンプ１１の出力電圧Ｖ１が決定される。ＳＴ０Ｐ０は電流を出し入れする端子であり、アンプ１１の出力に流入する電流がＩ１である。
【００１８】
１３はアンプであり、その反転入力と出力の間には抵抗値Ｒｆの帰還抵抗１４が接続され、反転入力とアンプ１１の出力との間は抵抗値Ｒ０の抵抗１２を介して接続される。また、反転入力には電流Ｉｔが注入される。電流Ｉｔは通信データによって＋Ｉｏと−Ｉｏの２値を取る。アンプ１３の出力がこのレベルモジュレータの出力ＶＤＲＶになる。なお、アンプ１１とアンプ１３の非反転入力は一定電圧ＶＡに接続される。
【００１９】
このような構成において、出力ＶＤＲＶの値は端子ＳＴ０Ｐ０に流入する電流値Ｉ１によって変更することができる。この関係を図２に示す。すなわち、出力ＶＤＲＶは、
VDRV＝VA+(I1−It)*Rf
になり、電流Ｉ１の値を変えることにより、出力ＶＤＲＶのレベルを自由に変更することができる。なお、信号ｔｘｅは通信時に１、非通信時に０になる信号であり、０のときはＩｔは０、１のときはＩｔは＋Ｉ０と−Ｉ０の２値を取る。
【００２０】
図１に示したレベルモジュレータは、ＳＴ０Ｐ０端子、ＳＴ０ＰＮ端子に種々の回路を接続することにより、いろいろな機能を持たせることができる。図３に、このレベルモジュレータをＭＡＵの送信ブロックに応用した例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００２１】
図３において、２はＭＡＵの送信ブロックであり、その内部はＭＤＳインターフェイス２１およびレベルモジュレータ１で構成される。レベルモジュレータ１は、例えば図１でその構成を示したものを使用する。ＭＤＳインターフェイス２１には通信するデータおよび制御信号であるＴＸＥ、ＴＸＳが入力され、レベルモジュレータ１に信号（例えば図１のＩｔ）を出力する。
【００２２】
３は出力回路であり、レベルモジュレータ２の出力ＶＤＲＶが入力され、その出力は外部接続端子に出力される。このような構成において、レベルモジュレータ１の端子ＳＴ０Ｐ０およびＳＴ０ＰＮに印加する信号を変化させることにより、出力ＶＤＲＶのレベルを変更することができる。
【００２３】
図４に、本発明に係るレベルレギュレータの他の実施例を示す。この実施例は、バスパワード機器でレベルモジュレータの出力がバスパワード回路の電流出力制御信号として用いられた場合の、電源が入ったときの機器への突入電流をコントロールするための実施例である。なお、図１および図３と同じ要素には同一符号を付し、説明を省略する。
【００２４】
図４において、４は時定数回路であり、抵抗Ｒ２、Ｒ１およびコンデンサＣ１の直列回路で構成されている。抵抗Ｒ２の一端はレベルモジュレータ１のＳＰ０Ｐ０端子に接続され、抵抗Ｒ２と抵抗Ｒ１の接続点は同レベルモジュレータ１のＳＴ０ＰＮ端子に接続される。また、コンデンサＣ１の他端は共通電位点に接続される。５は既知のバスパワード回路であり、レベルモジュレータ１の出力ＶＤＲＶが入力され、その出力はバス接続端子に出力される。
【００２５】
このような構成において、ｔｘｅを０にしてＩｔを０に設定してから電源を投入する。説明を簡単にするために抵抗Ｒ１と抵抗Ｒ２の抵抗値が等しいとしてその値をＲ１とし、コンデンサＣ１の容量をＣ１とすると、下記（１）、（２）式が成立する。なお、ｓはラプラス演算子である。
V0＝(1+R1*C1*s／(1+R1*C1*s))*VA ・・・・・・・・・・・・・（１）
VDRV＝VA／(1+R1*C1*s) ・・・・・・・・・・・・・・・・・・（２）
【００２６】
電源が投入されると、ＶＡはゼロから正の一定値まで変化する。上記（２）式からわかるように、レベルモジュレータ１の出力ＶＤＲＶはＶＡに対して時定数Ｒ１＊Ｃ１を持つので、この値を調整することによりＶＤＲＶが急激に変化することを防止することができる。そのため、バスパワード回路５の内部のＣＲＴＯＰ出力が定常値よりも低く遷移して、その出力Ｉｏｕｔの急激な変化を抑えることができる。つまり、電源投入時の突入電流に時定数を持たせることができる。なお、通信データであるＩｔの変化に対してはこの時定数は働かないので、通信を阻害することはない。
【００２７】
図５に本発明に係るレベルモジュレータの他の実施例を示す。この実施例は、バスパワード回路の出力Ｉｏｕｔを制御信号によって制御する場合の例である。なお、図４と同じ要素には同一符号を付し、説明を省略する。図５において、６はレベル制御回路であり抵抗Ｒ２、スイッチ素子ＳＷ１および抵抗Ｒ１が直列に接続されている。スイッチ素子ＳＷ１はＦＥＴ等が用いられる。
【００２８】
抵抗Ｒ２の一端はレベルモジュレータ１のＳＰ０Ｐ０端子に接続され、抵抗Ｒ２とスイッチ素子の接続点はレベルモジュレータ１のＳＴ０ＰＮ端子に接続される。抵抗Ｒ１の一端は一定電圧Ｖｂに接続される。また、スイッチ素子ＳＷ１は信号Ｓ１によってオンオフされる。
【００２９】
バスパワード回路５において、電圧ＶＡは抵抗Ｒ１１、Ｒ１２で分圧され、アンプ５１の反転入力に入力される。Ｒ１０はバスパワード回路５の出力であるＩｏｕｔの電流値を検出する抵抗であり、その検出電圧は抵抗Ｒ１４を介してアンプ５１の非反転入力に入力される。また、レベルモジュレータ１の出力ＶＤＲＶは抵抗Ｒ１３を介して同じくアンプ５１の非反転入力に入力される。
【００３０】
このような構成において、バスパワード回路５の出力Ｉｏｕｔは、下式（３）で求めることができる。なお、各抵抗は同名の抵抗値を有するものとする。
スイッチ素子ＳＷ１がオフのときのＶＤＲＶは、
VDRV＝VA−It*Rf ・・・・・・・・・・・・・・・・・・・・（４）
同様オンのときは、
VDRV＝VA−It*Rf+R2*Rf*(Vb―VA)／(R0*R1) ・・・・・・・（５）
になる。
【００３１】
これら（４）、（５）式から、スイッチ素子ＳＷ１のオン・オフの切り替えによるＶＤＲＶ、Ｉｏｕｔの変化分ΔVDRV、ΔIoutは、
ΔVDRV＝R2*Rf*(Vb―VA)／(R0*R1) ・・・・・・・・・・・（６）
ΔIout＝(R10+R14)*R2*Rf*(Vb―VA)／(R10*R13*R0*R1) ・・（７）
になる。従って、抵抗R１、R２の値を適当に選ぶことによって、出力電流Ｉｏｕｔを任意の値だけシフトすることができる。
【００３２】
図６に本発明に係るレベルモジュレータの他の実施例を示す。この実施例は図５の実施例例の発展形であり、複数のレベルシフトができるようにしたものである。なお、図５と同じ要素には同一符号を付し、説明を省略する。
【００３３】
図６において、７はレベル制御回路であり、抵抗Ｒ３〜Ｒ６およびスイッチ素子ＳＷ２〜ＳＷ４から構成されている。抵抗Ｒ３の一端はレベルモジュレータのＳＰ０Ｐ０端子に接続され、他端は同ＳＴ０ＰＮ端子に接続される。スイッチ子素子ＳＷ２〜ＳＷ４の一端は同じくレベルレギュレータ１のＳＴ０ＰＮ端子に接続され、他端はそれぞれ抵抗Ｒ４〜Ｒ６の一端に接続されている。抵抗Ｒ４〜Ｒ６の他端には一定電圧Ｖｂに接続される。
【００３４】
このような構成において、Ｒ４〜Ｒ６の抵抗値を異ならせ、スイッチ素子ＳＷ２〜ＳＷ４のいずれかをオンして他をオフすると、ＶＤＲＶひいてはＩｏｕｔの値を変化させることができる。すなわち、前記（６）、（７）式において、Ｒ２を抵抗Ｒ３の抵抗値であるＲ３とすると、オンしているスイッチ素子ＳＷ２〜ＳＷ４のオンオフを変えることは、抵抗値Ｒ１を変化させることに相当する。従って、ＶＤＲＶ、Ｉｏｕｔのシフト量ΔＶＤＲＶ，ΔＩｏｕｔを変化させることができる。
【００３５】
なお、スイッチ素子と抵抗は任意の数だけ増やしてもよい。また、複数のスイッチ素子を同時にオンさせるようにすると、少ない素子でより多くの異なったレベルシフト量を作ることができる。更に、ポテンショメータなどを使用して、連続的に変化できるようにしてもよい。
【００３６】
図７に、図１に示したレベルモジュレータをＩＣ化したときの等価回路の例を示す。この図において、８１はＳＴＯＰＮ端子、８２はＳＴ０Ｐ０端子、８３は出力端子ＶＤＲＶである。また、８４は電流Ｉｔの供給端子、８５は電圧ＶＡの供給端子である。更に、８６は抵抗Ｒｆに相当する抵抗、８７は抵抗Ｒ０に相当する抵抗である。このように、簡単な構成でＩＣ化することができる。
【００３７】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。請求項１記載の発明によれば、電子部品を介してあるいは直接第１の信号が印可される第１の端子と、この第１の端子に印可された前記第１の信号が入力される第１の増幅器と、その入力と出力の間に帰還抵抗が接続され、抵抗を介して前記第１の増幅器の出力が入力される第２の増幅器と、前記第１の増幅器の出力が印加され、前記第２の増幅器の出力値を変更する電流を出し入れする第２の端子と、前記第２の増幅器の入力と前記抵抗の接続点に接続され、前記第１の増幅器の出力とは独立に設定でき、通信データによって２値を取る電流を注入する第３の端子と、を具備し、前記第２の増幅器の出力を出力とするようにした。従来回路に比べて構成が簡単になるのでＩＣ化したときにチップ面積を縮小でき、コストダウンが可能になるという効果がある。
【００３８】
図８に示した従来回路をＩＣ化すると、増幅器μＰＣ５０２４をベースにして１０ｍｍ×１４ｍｍのチップ面積が必要になり、開発費用が約５３０万円、量産時のＩＣの単価は約５００円になる。それに対して、本発明の回路構成を用いると、増幅器μＰＣ５０２２をベースにして７ｍｍ×７ｍｍのチップ面積で作ることができるので、開発費用が約４２０万円、量産時の単価が３４０円になり、大幅なコストダウンが見込まれる。
【００３９】
また、第１、第２の端子に外付け回路を付加することにより、種々の機能を有する回路が組めるという汎用性があるという効果もある。
【００４０】
請求項２記載の発明によれば、請求項１記載の発明において、第１の端子と第２の端子との間に時定数回路を接続するようにした。電源投入時の突入電流をコントロールすることができるので、特に本レベルモジュレータの出力を増強したバスパワード回路において大きな効果がある。
【００４１】
請求項３記載の発明によれば、請求項１または請求項２記載の発明において、２本の抵抗とコンデンサをこの順に接続した直列回路を用い、この直列回路の抵抗側の開放端を第２の端子に接続し、２本の抵抗の接続点を第１に端子に接続して、コンデンサ側の開放端を共通電位点に接続するようにした。簡単な構成で時定数回路が実現できるという効果がある。
【００４２】
請求項４記載の発明によれば、請求項１記載の発明において、第1および第2の端子間に第１の抵抗を、第1端子と定電位間にスイッチと第２の抵抗を直列接続し、スイッチと第2の抵抗を介して増幅器に信号入力するようにした。スイッチを切替えることによって出力信号のレベルを変えることができるので、このレベルモジュレータの出力、あるいはその出力を電流に変換した出力を制御信号などに用いることができるという効果がある。
【００４３】
請求項５記載の発明によれば、請求項１または請求項４記載の発明において、第１の抵抗とスイッチ素子と第２の抵抗をこの順で接続した直列回路を用い、この直列回路の第１の抵抗側の開放端を第２の端子に接続し、第１の抵抗とスイッチ素子の接続点を第１の端子に接続して、第２の抵抗側の開放端を定電位点に接続するようにした。簡単な構成でレベルシフト回路を構成することができるという効果がある。
【００４４】
請求項６記載の発明によれば、請求項４または請求項５記載の発明において、第１の抵抗とスイッチ素子と第２の抵抗をこの順に接続した直列回路を複数個用い、これらの直列回路の第１の抵抗側の開放端を第２の端子に接続し、第１の抵抗とスイッチ素子の接続点を第１の端子に接続して、第２の抵抗側の開放端を定電位点に接続するようにして、これらのスイッチ素子の内少なくとも１つをオンにするようにした。簡単な構成で複数のレベルを設定することができるので、多様な信号として用いることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明に係るレベルモジュレータの出力信号のレベルを説明するための図である。
【図３】本発明のレベルモジュレータをＭＡＵ送信ブロックに用いた構成図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】本発明の他の実施例を示す構成図である。
【図６】本発明の他の実施例を示す構成図である。
【図７】本発明のレベルモジュレータをＩＣ化したときの等価回路である。
【図８】従来のレベルモジュレータの構成図である。
【図９】従来のレベルモジュレータの出力信号を説明するための図である。
【符号の説明】
１ レベルモジュレータ
１１，１３ 増幅器
１２，１４ 抵抗
２ ＭＡＵの送信ブロック
２１ ＭＤＳインターフェイス
４ 時定数回路
５ バスパワード回路
６，７ レベル制御回路
ＳＴ０ＰＮ、ＳＴ０Ｐ０ 端子
ＶＤＲＶ 出力
【発明の属する技術分野】
この発明は、ＭＡＵの送信ブロックに用いて好適なレベルモジュレータの改良に関するものである。
【０００２】
【従来の技術】
図８に従来のレベルモジュレータの回路を示す。この図において信号ｔｘｅは通信を制御する信号であり、通信時にハイレベル、非通信時にローレベルに設定する。アンプ９１の非反転入力にはＶＳＬの電圧が入力されるので、抵抗９２にはＶＳＬ／Ｒａの電流が流れる。なお、Ｒａは抵抗９２の抵抗値である。
【０００３】
回路構成上、トランジスタ９３のコレクタ電流Ｉａは、信号ｔｘｅ＝Ｌのときスイッチングされ、抵抗９２に流れる電流値と同じになる。従って、信号ｔｘｅはハイレベルのときはＩａ＝０、信号ｔｘｅがローレベルのときはＩａ＝ＶＳＬ／Ｒａになる。
【０００４】
また、アンプ９４の非反転入力にはＶＴＸの電圧が印加されるので、抵抗９５に流れる電流値はＶＴＸ／（２＊Ｒａ）になる。２＊Ｒａは抵抗９５の抵抗値である。回路構成上電流Ｉｂはこの抵抗９５に流れる電流値と同じ値になる。
【０００５】
通信時には、電流Ｉｔは通信されるデータに従って＋Ｉｏと−Ｉｏの２値を取り、非通信時には０になる。これらの関係により、アンプ９６の出力、すなわちレベルモジュレータの出力ＶＤＲＶは、
ＶＤＲＶ＝ＶＡ＋（−Ｉａ＋Ｉｂ−Ｉｔ）＊Ｒｆ
に制御される。なお、ＶＡはアンプ９６の非反転入力端子に印加される電圧、Ｒｆはアンプ９６の帰還抵抗の抵抗値である。
【０００６】
図９に、出力ＶＤＲＶと信号ｔｘｅ、電流Ｉａ、Ｉｔの関係をまとめた表を示す。すなわち出力ＶＤＲＶは、ＶＳＬ＝ＶＴＸ＝０のときはＶＡを中心にして２＊Ｉｏ＊Ｒｆの振幅で変化し、ＶＳＬ＝０のときはＶＡ＋ＶＴＸ＊Ｒｆ／（２＊Ｒａ）の振幅で変化する。また、ＶＳＬ＝Ｉｏ＊Ｒａのときは、出力ＶＤＲＶはＶＡ−Ｉｏ＊Ｒｆから２＊Ｉｏ＊Ｒｆまで片振れで変化する。これにより、ＶＴＸはレベルシフト信号として、ＶＳＬはローパワーシグナリングに用いることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなレベルモジュレータには、次のような課題があった。
【０００８】
図８に示したレベルモジュレータの回路は複雑であり、回路規模が大きくなる。そのため、ＩＣ化したときにチップの面積が大きくなり、開発費用および製品であるＩＣの単価が高くなってしまうという課題があった。
【０００９】
また、ローパワーシグナリングの機能は使用する予定がなく、余計な機能となっている。そのため、更に回路が複雑になってしまっていたという課題もあった。
【００１０】
従って本発明が解決しようとする課題は、回路構成が簡単でＩＣ化する際のコストダウンが可能なレベルモジュレータを提供することにある。
【００１１】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、電子部品を介してあるいは直接第１の信号が印可される第１の端子と、この第１の端子に印可された前記第１の信号が入力される第１の増幅器と、その入力と出力の間に帰還抵抗が接続され、抵抗を介して前記第１の増幅器の出力が入力される第２の増幅器と、前記第１の増幅器の出力が印加され、前記第２の増幅器の出力値を変更する電流を出し入れする第２の端子と、前記第２の増幅器の入力と前記抵抗の接続点に接続され、前記第１の増幅器の出力とは独立に設定でき、通信データによって２値を取る電流を注入する第３の端子と、を具備し、前記第２の増幅器の出力を出力とするようにしたものである。構成が簡単になる。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、第１の端子と第２の端子との間に時定数回路を接続するようにしたものである。電源投入時の突入電流をコントロールすることができる。
【００１３】
請求項３記載の発明は、請求項１または請求項２記載の発明において、２本の抵抗とコンデンサをこの順に接続した直列回路を用い、この直列回路の抵抗側の開放端を第２の端子に接続し、２本の抵抗の接続点を第１に端子に接続して、コンデンサ側の開放端を共通電位点に接続するようにしたものである。簡単な構成で時定数回路が実現できる。
【００１４】
請求項４記載の発明は、請求項１記載の発明において、第1及び第2の端子間に第1の抵抗を、第１端子と定電位に間にスイッチと第2の抵抗を直列に接続し、スイッチと第2の抵抗を介して増幅器に信号入力するようにしたものである。スイッチを切替えることによって出力信号のレベルを変えることができる。
【００１５】
請求項５記載の発明は、請求項１または請求項４記載の発明において、第１の抵抗とスイッチ素子と第２の抵抗をこの順で接続した直列回路を用い、この直列回路の第１の抵抗側の開放端を第２の端子に接続し、第１の抵抗とスイッチ素子の接続点を第１の端子に接続して、第２の抵抗側の開放端を定電位点に接続するようにしたものである。簡単な構成でレベルシフト回路を構成することができる。
【００１６】
請求項６記載の発明は、請求項４または請求項５記載の発明において、第１の抵抗とスイッチ素子と第２の抵抗をこの順に接続した直列回路を複数個用い、これらの直列回路の第１の抵抗側の開放端を第２の端子に接続し、第１の抵抗とスイッチ素子の接続点を第１の端子に接続して、第２の抵抗側の開放端を定電位点に接続するようにして、これらのスイッチ素子の内少なくとも１つをオンにするようにしたものである。簡単な構成で複数のレベルを設定することができる。
【００１７】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係るレベルモジュレータの一実施例を示す構成図である。図1において、１１はアンプであり、その反転入力は端子ＳＴ０ＰＮに接続される。端子ＳＴ０ＰＮには電圧信号が印加され、この電圧信号によってアンプ１１の出力電圧Ｖ１が決定される。ＳＴ０Ｐ０は電流を出し入れする端子であり、アンプ１１の出力に流入する電流がＩ１である。
【００１８】
１３はアンプであり、その反転入力と出力の間には抵抗値Ｒｆの帰還抵抗１４が接続され、反転入力とアンプ１１の出力との間は抵抗値Ｒ０の抵抗１２を介して接続される。また、反転入力には電流Ｉｔが注入される。電流Ｉｔは通信データによって＋Ｉｏと−Ｉｏの２値を取る。アンプ１３の出力がこのレベルモジュレータの出力ＶＤＲＶになる。なお、アンプ１１とアンプ１３の非反転入力は一定電圧ＶＡに接続される。
【００１９】
このような構成において、出力ＶＤＲＶの値は端子ＳＴ０Ｐ０に流入する電流値Ｉ１によって変更することができる。この関係を図２に示す。すなわち、出力ＶＤＲＶは、
VDRV＝VA+(I1−It)*Rf
になり、電流Ｉ１の値を変えることにより、出力ＶＤＲＶのレベルを自由に変更することができる。なお、信号ｔｘｅは通信時に１、非通信時に０になる信号であり、０のときはＩｔは０、１のときはＩｔは＋Ｉ０と−Ｉ０の２値を取る。
【００２０】
図１に示したレベルモジュレータは、ＳＴ０Ｐ０端子、ＳＴ０ＰＮ端子に種々の回路を接続することにより、いろいろな機能を持たせることができる。図３に、このレベルモジュレータをＭＡＵの送信ブロックに応用した例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。
【００２１】
図３において、２はＭＡＵの送信ブロックであり、その内部はＭＤＳインターフェイス２１およびレベルモジュレータ１で構成される。レベルモジュレータ１は、例えば図１でその構成を示したものを使用する。ＭＤＳインターフェイス２１には通信するデータおよび制御信号であるＴＸＥ、ＴＸＳが入力され、レベルモジュレータ１に信号（例えば図１のＩｔ）を出力する。
【００２２】
３は出力回路であり、レベルモジュレータ２の出力ＶＤＲＶが入力され、その出力は外部接続端子に出力される。このような構成において、レベルモジュレータ１の端子ＳＴ０Ｐ０およびＳＴ０ＰＮに印加する信号を変化させることにより、出力ＶＤＲＶのレベルを変更することができる。
【００２３】
図４に、本発明に係るレベルレギュレータの他の実施例を示す。この実施例は、バスパワード機器でレベルモジュレータの出力がバスパワード回路の電流出力制御信号として用いられた場合の、電源が入ったときの機器への突入電流をコントロールするための実施例である。なお、図１および図３と同じ要素には同一符号を付し、説明を省略する。
【００２４】
図４において、４は時定数回路であり、抵抗Ｒ２、Ｒ１およびコンデンサＣ１の直列回路で構成されている。抵抗Ｒ２の一端はレベルモジュレータ１のＳＰ０Ｐ０端子に接続され、抵抗Ｒ２と抵抗Ｒ１の接続点は同レベルモジュレータ１のＳＴ０ＰＮ端子に接続される。また、コンデンサＣ１の他端は共通電位点に接続される。５は既知のバスパワード回路であり、レベルモジュレータ１の出力ＶＤＲＶが入力され、その出力はバス接続端子に出力される。
【００２５】
このような構成において、ｔｘｅを０にしてＩｔを０に設定してから電源を投入する。説明を簡単にするために抵抗Ｒ１と抵抗Ｒ２の抵抗値が等しいとしてその値をＲ１とし、コンデンサＣ１の容量をＣ１とすると、下記（１）、（２）式が成立する。なお、ｓはラプラス演算子である。
V0＝(1+R1*C1*s／(1+R1*C1*s))*VA ・・・・・・・・・・・・・（１）
VDRV＝VA／(1+R1*C1*s) ・・・・・・・・・・・・・・・・・・（２）
【００２６】
電源が投入されると、ＶＡはゼロから正の一定値まで変化する。上記（２）式からわかるように、レベルモジュレータ１の出力ＶＤＲＶはＶＡに対して時定数Ｒ１＊Ｃ１を持つので、この値を調整することによりＶＤＲＶが急激に変化することを防止することができる。そのため、バスパワード回路５の内部のＣＲＴＯＰ出力が定常値よりも低く遷移して、その出力Ｉｏｕｔの急激な変化を抑えることができる。つまり、電源投入時の突入電流に時定数を持たせることができる。なお、通信データであるＩｔの変化に対してはこの時定数は働かないので、通信を阻害することはない。
【００２７】
図５に本発明に係るレベルモジュレータの他の実施例を示す。この実施例は、バスパワード回路の出力Ｉｏｕｔを制御信号によって制御する場合の例である。なお、図４と同じ要素には同一符号を付し、説明を省略する。図５において、６はレベル制御回路であり抵抗Ｒ２、スイッチ素子ＳＷ１および抵抗Ｒ１が直列に接続されている。スイッチ素子ＳＷ１はＦＥＴ等が用いられる。
【００２８】
抵抗Ｒ２の一端はレベルモジュレータ１のＳＰ０Ｐ０端子に接続され、抵抗Ｒ２とスイッチ素子の接続点はレベルモジュレータ１のＳＴ０ＰＮ端子に接続される。抵抗Ｒ１の一端は一定電圧Ｖｂに接続される。また、スイッチ素子ＳＷ１は信号Ｓ１によってオンオフされる。
【００２９】
バスパワード回路５において、電圧ＶＡは抵抗Ｒ１１、Ｒ１２で分圧され、アンプ５１の反転入力に入力される。Ｒ１０はバスパワード回路５の出力であるＩｏｕｔの電流値を検出する抵抗であり、その検出電圧は抵抗Ｒ１４を介してアンプ５１の非反転入力に入力される。また、レベルモジュレータ１の出力ＶＤＲＶは抵抗Ｒ１３を介して同じくアンプ５１の非反転入力に入力される。
【００３０】
このような構成において、バスパワード回路５の出力Ｉｏｕｔは、下式（３）で求めることができる。なお、各抵抗は同名の抵抗値を有するものとする。
VDRV＝VA−It*Rf ・・・・・・・・・・・・・・・・・・・・（４）
同様オンのときは、
VDRV＝VA−It*Rf+R2*Rf*(Vb―VA)／(R0*R1) ・・・・・・・（５）
になる。
【００３１】
これら（４）、（５）式から、スイッチ素子ＳＷ１のオン・オフの切り替えによるＶＤＲＶ、Ｉｏｕｔの変化分ΔVDRV、ΔIoutは、
ΔVDRV＝R2*Rf*(Vb―VA)／(R0*R1) ・・・・・・・・・・・（６）
ΔIout＝(R10+R14)*R2*Rf*(Vb―VA)／(R10*R13*R0*R1) ・・（７）
になる。従って、抵抗R１、R２の値を適当に選ぶことによって、出力電流Ｉｏｕｔを任意の値だけシフトすることができる。
【００３２】
図６に本発明に係るレベルモジュレータの他の実施例を示す。この実施例は図５の実施例例の発展形であり、複数のレベルシフトができるようにしたものである。なお、図５と同じ要素には同一符号を付し、説明を省略する。
【００３３】
図６において、７はレベル制御回路であり、抵抗Ｒ３〜Ｒ６およびスイッチ素子ＳＷ２〜ＳＷ４から構成されている。抵抗Ｒ３の一端はレベルモジュレータのＳＰ０Ｐ０端子に接続され、他端は同ＳＴ０ＰＮ端子に接続される。スイッチ子素子ＳＷ２〜ＳＷ４の一端は同じくレベルレギュレータ１のＳＴ０ＰＮ端子に接続され、他端はそれぞれ抵抗Ｒ４〜Ｒ６の一端に接続されている。抵抗Ｒ４〜Ｒ６の他端には一定電圧Ｖｂに接続される。
【００３４】
このような構成において、Ｒ４〜Ｒ６の抵抗値を異ならせ、スイッチ素子ＳＷ２〜ＳＷ４のいずれかをオンして他をオフすると、ＶＤＲＶひいてはＩｏｕｔの値を変化させることができる。すなわち、前記（６）、（７）式において、Ｒ２を抵抗Ｒ３の抵抗値であるＲ３とすると、オンしているスイッチ素子ＳＷ２〜ＳＷ４のオンオフを変えることは、抵抗値Ｒ１を変化させることに相当する。従って、ＶＤＲＶ、Ｉｏｕｔのシフト量ΔＶＤＲＶ，ΔＩｏｕｔを変化させることができる。
【００３５】
なお、スイッチ素子と抵抗は任意の数だけ増やしてもよい。また、複数のスイッチ素子を同時にオンさせるようにすると、少ない素子でより多くの異なったレベルシフト量を作ることができる。更に、ポテンショメータなどを使用して、連続的に変化できるようにしてもよい。
【００３６】
図７に、図１に示したレベルモジュレータをＩＣ化したときの等価回路の例を示す。この図において、８１はＳＴＯＰＮ端子、８２はＳＴ０Ｐ０端子、８３は出力端子ＶＤＲＶである。また、８４は電流Ｉｔの供給端子、８５は電圧ＶＡの供給端子である。更に、８６は抵抗Ｒｆに相当する抵抗、８７は抵抗Ｒ０に相当する抵抗である。このように、簡単な構成でＩＣ化することができる。
【００３７】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。請求項１記載の発明によれば、電子部品を介してあるいは直接第１の信号が印可される第１の端子と、この第１の端子に印可された前記第１の信号が入力される第１の増幅器と、その入力と出力の間に帰還抵抗が接続され、抵抗を介して前記第１の増幅器の出力が入力される第２の増幅器と、前記第１の増幅器の出力が印加され、前記第２の増幅器の出力値を変更する電流を出し入れする第２の端子と、前記第２の増幅器の入力と前記抵抗の接続点に接続され、前記第１の増幅器の出力とは独立に設定でき、通信データによって２値を取る電流を注入する第３の端子と、を具備し、前記第２の増幅器の出力を出力とするようにした。従来回路に比べて構成が簡単になるのでＩＣ化したときにチップ面積を縮小でき、コストダウンが可能になるという効果がある。
【００３８】
図８に示した従来回路をＩＣ化すると、増幅器μＰＣ５０２４をベースにして１０ｍｍ×１４ｍｍのチップ面積が必要になり、開発費用が約５３０万円、量産時のＩＣの単価は約５００円になる。それに対して、本発明の回路構成を用いると、増幅器μＰＣ５０２２をベースにして７ｍｍ×７ｍｍのチップ面積で作ることができるので、開発費用が約４２０万円、量産時の単価が３４０円になり、大幅なコストダウンが見込まれる。
【００３９】
また、第１、第２の端子に外付け回路を付加することにより、種々の機能を有する回路が組めるという汎用性があるという効果もある。
【００４０】
請求項２記載の発明によれば、請求項１記載の発明において、第１の端子と第２の端子との間に時定数回路を接続するようにした。電源投入時の突入電流をコントロールすることができるので、特に本レベルモジュレータの出力を増強したバスパワード回路において大きな効果がある。
【００４１】
請求項３記載の発明によれば、請求項１または請求項２記載の発明において、２本の抵抗とコンデンサをこの順に接続した直列回路を用い、この直列回路の抵抗側の開放端を第２の端子に接続し、２本の抵抗の接続点を第１に端子に接続して、コンデンサ側の開放端を共通電位点に接続するようにした。簡単な構成で時定数回路が実現できるという効果がある。
【００４２】
請求項４記載の発明によれば、請求項１記載の発明において、第1および第2の端子間に第１の抵抗を、第1端子と定電位間にスイッチと第２の抵抗を直列接続し、スイッチと第2の抵抗を介して増幅器に信号入力するようにした。スイッチを切替えることによって出力信号のレベルを変えることができるので、このレベルモジュレータの出力、あるいはその出力を電流に変換した出力を制御信号などに用いることができるという効果がある。
【００４３】
請求項５記載の発明によれば、請求項１または請求項４記載の発明において、第１の抵抗とスイッチ素子と第２の抵抗をこの順で接続した直列回路を用い、この直列回路の第１の抵抗側の開放端を第２の端子に接続し、第１の抵抗とスイッチ素子の接続点を第１の端子に接続して、第２の抵抗側の開放端を定電位点に接続するようにした。簡単な構成でレベルシフト回路を構成することができるという効果がある。
【００４４】
請求項６記載の発明によれば、請求項４または請求項５記載の発明において、第１の抵抗とスイッチ素子と第２の抵抗をこの順に接続した直列回路を複数個用い、これらの直列回路の第１の抵抗側の開放端を第２の端子に接続し、第１の抵抗とスイッチ素子の接続点を第１の端子に接続して、第２の抵抗側の開放端を定電位点に接続するようにして、これらのスイッチ素子の内少なくとも１つをオンにするようにした。簡単な構成で複数のレベルを設定することができるので、多様な信号として用いることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明に係るレベルモジュレータの出力信号のレベルを説明するための図である。
【図３】本発明のレベルモジュレータをＭＡＵ送信ブロックに用いた構成図である。
【図４】本発明の他の実施例を示す構成図である。
【図５】本発明の他の実施例を示す構成図である。
【図６】本発明の他の実施例を示す構成図である。
【図７】本発明のレベルモジュレータをＩＣ化したときの等価回路である。
【図８】従来のレベルモジュレータの構成図である。
【図９】従来のレベルモジュレータの出力信号を説明するための図である。
【符号の説明】
１ レベルモジュレータ
１１，１３ 増幅器
１２，１４ 抵抗
２ ＭＡＵの送信ブロック
２１ ＭＤＳインターフェイス
４ 時定数回路
５ バスパワード回路
６，７ レベル制御回路
ＳＴ０ＰＮ、ＳＴ０Ｐ０ 端子
ＶＤＲＶ 出力
Claims (6)
- 電子部品を介してあるいは直接第１の信号が印可される第１の端子と、
この第１の端子に印可された前記第１の信号が入力される第１の増幅器と、
その入力と出力の間に帰還抵抗が接続され、抵抗を介して前記第１の増幅器の出力が入力される第２の増幅器と、
前記第１の増幅器の出力が印加され、前記第２の増幅器の出力値を変更する電流を出し入れする第２の端子と、
前記第２の増幅器の入力と前記抵抗の接続点に接続され、前記第１の増幅器の出力とは独立に設定でき、通信データによって２値を取る電流を注入する第３の端子と、
を具備し、前記第２の増幅器の出力を出力とするようにしたことを特徴とするレベルモジュレータ。 - 前記第１の端子と第２の端子との間に時定数回路を接続したことを特徴とする請求項１記載のレベルモジュレータ。
- 第１の抵抗と第２の抵抗とコンデンサをこの順に直列接続し、前記第１の抵抗の前記第２の抵抗が接続されていない一端を前記第２の端子に接続し、前記第１の抵抗と前記第２の抵抗の接続点を前記第１の端子に接続し、前記コンデンサの前記第２の抵抗が接続されていない一端を共通電位点に接続したことを特徴とする請求項１または請求項２記載のレベルモジュレータ。
- レベルシフト回路としてのスイッチング抵抗回路を前記第１および第２の端子に接続し、このレベルシフト回路によって出力された信号を前記第１の端子に入力するようにしたことを特徴とする請求項１記載のレベルモジュレータ。
- 第１の抵抗とスイッチ素子と第２の抵抗をこの順に直列接続し、この第１の抵抗の前記スイッチ素子が接続されていない一端を前記第２の端子に接続し、前記第１の抵抗と前記スイッチ素子の接続点を前記第１の端子に接続し、前記第２の抵抗の前記スイッチ素子が接続されていない一端を定電位点に接続して、前記スイッチ素子をオンオフすることによりそのレベルシフトを可能にしたことを特徴とする請求項１または請求項４記載のレベルモジュレータ。
- 第１の抵抗とスイッチ素子と第２の抵抗からなる直列回路を複数個有し、これら各直列回路の各々の前記第１の抵抗の前記スイッチ素子が接続されていない一端を前記第２の端子に接続し、前記直列回路の各々の前記第１の抵抗と前記スイッチ素子との接続点を前記第１の端子に接続し、前記直列回路の各々の前記第２の抵抗の前記スイッチが接続されていない一端を定電位点に接続すると共に、前記直列回路内の前記スイッチ素子の少なくとも１つをオンにすることにより数段階にレベルシフトするようにしたことを特徴とする請求項４または請求項５記載のレベルモジュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357164A JP4048404B2 (ja) | 2000-11-24 | 2000-11-24 | レベルモジュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357164A JP4048404B2 (ja) | 2000-11-24 | 2000-11-24 | レベルモジュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164943A JP2002164943A (ja) | 2002-06-07 |
| JP4048404B2 true JP4048404B2 (ja) | 2008-02-20 |
Family
ID=18829272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000357164A Expired - Fee Related JP4048404B2 (ja) | 2000-11-24 | 2000-11-24 | レベルモジュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048404B2 (ja) |
-
2000
- 2000-11-24 JP JP2000357164A patent/JP4048404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164943A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101573865B (zh) | 用于对开关放大器的共模电压进行控制的装置及方法 | |
| JPS63115213A (ja) | 定電圧電源回路 | |
| JPS5957375A (ja) | ハイブリツド計算機 | |
| WO2005093957A1 (en) | Digital to analogue converters | |
| JP4048404B2 (ja) | レベルモジュレータ | |
| US7102320B1 (en) | Half-bridge control circuit | |
| JP2851730B2 (ja) | プログラマブルコントローラ | |
| US20200266799A1 (en) | Compensation for binary weighted divider | |
| JP4223697B2 (ja) | プログラマブルコントローラのアナログモジュール | |
| JP4876254B2 (ja) | 回路装置 | |
| JP4359843B2 (ja) | 出力回路 | |
| CN100370270C (zh) | 电压检测方法及相关电路 | |
| KR0137765B1 (ko) | 디지탈 아날로그 변환기를 갖는 전류분할회로 | |
| CN210431387U (zh) | 一种分辨率可调的隔离式4～20mA输出电路 | |
| JPH0218821A (ja) | スイッチ入力回路 | |
| KR100438979B1 (ko) | 아날로그 전류 출력 회로 | |
| JPH0610409Y2 (ja) | 電源回路 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| US20020013673A1 (en) | Electrical device having at least one two-terminal network | |
| KR960002146Y1 (ko) | 전압연속 출력회로 | |
| KR20050022505A (ko) | 전압차를 이용한 키패드 장치 | |
| JP2000299930A (ja) | 電源システム | |
| KR100265226B1 (ko) | 전압 제어 회로 | |
| JPS6333014A (ja) | デジタルアナログ変換回路 | |
| JPS5862932A (ja) | アナログスイツチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |