JPH0662640U - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH0662640U JPH0662640U JP065088U JP6508893U JPH0662640U JP H0662640 U JPH0662640 U JP H0662640U JP 065088 U JP065088 U JP 065088U JP 6508893 U JP6508893 U JP 6508893U JP H0662640 U JPH0662640 U JP H0662640U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- logic circuit
- differential amplifier
- signal
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
- H03K19/09436—Source coupled field-effect logic [SCFL]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]
- H03K19/018542—Interface arrangements of Schottky barrier type [MESFET] with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ECL論理回路と両立する論理回路を提供す
る。 【構成】 本考案による論理回路は、ユニポーラのGa
Asトランジスタにより実現される論理回路であって、
第1及び第2の枝路を有する差動増幅器と、この差動増
幅器の第1及び第2の枝路の出力信号(S1 及びS2 )
によってそれぞれ制御され、論理回路の出力信号(S及
び 【外1】 ) をそれぞれ出力する第1及び第2のレベルトランスレ
ータ段とを具える論理回路において、前記差動増幅器の
第1の枝路の出力信号(S1 )を第1のレベルトランス
レータ段を介して第2の枝路の入力部に結合して、論理
回路としての出力信号(S)から形成されると共に第1
の枝路の入力信号(E)に対する相補的な信号となる基
準信号を前記第2の枝路の入力部に供給するよう構成し
たことを特徴とする。
る。 【構成】 本考案による論理回路は、ユニポーラのGa
Asトランジスタにより実現される論理回路であって、
第1及び第2の枝路を有する差動増幅器と、この差動増
幅器の第1及び第2の枝路の出力信号(S1 及びS2 )
によってそれぞれ制御され、論理回路の出力信号(S及
び 【外1】 ) をそれぞれ出力する第1及び第2のレベルトランスレ
ータ段とを具える論理回路において、前記差動増幅器の
第1の枝路の出力信号(S1 )を第1のレベルトランス
レータ段を介して第2の枝路の入力部に結合して、論理
回路としての出力信号(S)から形成されると共に第1
の枝路の入力信号(E)に対する相補的な信号となる基
準信号を前記第2の枝路の入力部に供給するよう構成し
たことを特徴とする。
Description
【0001】
本考案は、ユニポーラのGaAsトランジスタで実現される論理回路であって 、第1及び第2の枝路を有する差動増幅器と、この差動増幅器の第1及び第2の 枝路の出力信号(S1 及びS2 )によってそれぞれ制御され論理回路の出力信号 (S及び〔外1〕) をそれぞれ出力する第1及び第2のレベルトランスレータ段 とを具える論理回路に関するものである。
【0002】
バイポーラトランジスタを用いるECL 100K技術(ECL はエミッタ結合論理の略 称である)によれば高速度集積回路が得られる。しかし、このような回路は多量 のエネルギーを消費する。それ故、今日場合によっては同じ速度で動作するが、 エネルギー消費がずっと少い集積回路が得られる別の技術でECL 100K技術にとっ て代る試みがなされている。
【0003】 しかし、一種の論理回路で別の種類の論理回路に代ることは漸進的にしか進ま ない。それ故、第1段階ではECL 100K技術で得られる或る数のモジュールをこの 目的で選ばれた新規の技術により得られる等価なモジュールで置き換えることが 必要となる。従って、これら2個の技術が共存しなければならず、それらをコン パチブルにすることが絶対に必要である。
【0004】 このような状況下において、それらは下記の要件を満たす必要がある。即ち、 −1電源電圧が同一であること。 −論理ゲートの制御電圧レベルが同一であること。 −論理ゲートの伝達関数が同一の形態をしていることである。
【0005】 それ故、ECL 100K技術で得られるICモジュール全体を置き換える時は、基本的 ECL 100Kゲートを新規の技術で得られる等価なゲートで置き換える可能性を考え ることになる。
【0006】 ECL 技術による基本的ゲートは既知であり、例えば、1979年5月25日に公告さ れたフランス国公告特許第2407612 号明細書を参照できるが、ここではこのよう なゲートが図1の一部として示されており、論理「OR/ NOR」ゲートの形態をし ている。注意すべきことは単一の入力端子を有する「NOR 」ゲートは実際にはむ しろインバータの機能を有し、2個の相補的な信号を出力できることである。こ のゲートは先ず2個のプレーナ形 npnトランジスタT1及びT2により形成される差 動増幅器により構成され、2個のトランジスタのエミッタどうしを結合し、出力 端子を抵抗R1又はR2を介して基準電圧VCC特にアースに接続している。トランジ スタT1のベースは入力信号I1を受け取り、トランジスタT2のベースは内部基準で ある基準電圧VBBに接続している。この差動段に電流を供給するためトランジス タS1を用い、そのベースを電位VB にし、エミッタ抵抗R1を介して第3の電位V EE に接続する。
【0007】 トランジスタT2のコレクタにより構成される差動段の出力端子を別のトランジ スタT3のベースに接続し、トランジスタT1のコレクタにより構成される出力端子 を別のバイポーラトランジスタT4のベースに接続する。2個のトランジスタT3, T4のコレクタには電源電圧VCCを供給し、エミッタにはトランジスタT1と同じ態 様で接続された夫々のトランジスタにより電流が供給されている。実信号の出力 端子はトランジスタT3のエミッタに形成され、相補的な信号の出力端子はトラン ジスタT4のエミッタに形成される。
【0008】 このような論理回路により得られる性能は各基本的ゲート当りの電力消費が20 mWのオーダーで、伝播時間が400p秒のオーダーであり、最高動作周波数が1GHzの オーダーである。集積密度は1cm2当り1200ないし2000ゲートに達し得る。
【0009】 ところで新規な高速度、低消費電力技術についての文献はガリウムひ素のショ ットキー障壁電界効果トランジスタが高速度スイッチング素子となり、これは抵 抗及びショットキーダイオードと共にモノリシックに集積化して高速度論理回路 、即ち、高周波回路を形成できることを示している。このような性能は電子移動 度が高く、飽和速度が高いというガリウムひ素の性能によるものである。
【0010】 それ故、本考案は、一層正確には、ガリウムひ素のショットキー障壁電界効果 トランジスタにより得られる基本的論理回路であって、第1に差動増幅器を具え 、この差動増幅器の第1の技路がエンハンスメント形のトランジスタにより形成 され、このトランジスタが入力信号Eにより制御され、出力信号S1が得られるド レインが負荷抵抗R1を介して第1の電源電圧端子(VDD)に接続され、第2の技 路がエンハンスメント形トランジスタT2により形成され、このトランジスタが基 準信号により制御され、出力信号S2が得られるドレインが負荷抵抗R2を介して第 1の電源電圧端子(VDD)に接続され、トランジスタT1とT2の結合されたソース にディプレッション形のトランジスタT5を介して電流を供給し、このトランジス タT5をゲートとソースを短絡した共通回路で第2の電源電圧端子(VSS)に接続 し、他方基本的論理回路が2個の対になった所謂レベルトランスレータ段を具え 、この第1のものをトランジスタT4により構成し、このトランジスタT4を共通ド レイン回路で第1の電源電圧端子(VDD)に接続し、差動増幅器の第1の技路の 出力信号S1で制御し、ソースでダイオードD4のアノードに接続し、レベルトラン スレータ段の第2のものをトランジスタT3で構成し、このトランジスタT3を共通 ドレイン回路で第1の電源電圧端子(VDD)に接続し、差動増幅器の第2の技路 の出力信号S2で制御し、ソースでダイオードD3のアノードに接続した基本的論理 回路に関するものである。
【0011】 このような論理ゲートは1983年5月31日から6月1日にかけてボストンで開か れたシンポジウムの論文集「1983 IEEE Microwave and Millimetre wave Monoli thic Circuits Symposium 」の第12ないし16頁に載っている富士通のスヤマカツ ヒコ他の論文「A GaAs high-speed counter using current mode logic」から既 知である。
【0012】 この論文は高周波用に使用されるGaAsのディジタル高速回路について述べてい る。この回路は上記刊行物の図2に示されているCML 技術(CMLは電流切換形論理 の略称である)に係る基本的論理ゲートから得られる。この論理ゲートは差動増 幅器と2個の対になった所謂バッファ段とで構成されている。差動増幅器は2個 のディプレッション形電界効果トランジスタを具えるが、これらのトランジスタ は普通順方向に接続され、駆動トランジスタと呼ばれ、その一方が入力電圧(INP UT) により制御され、他方が基準信号(REF) により制御される。これらの2個の トランジスタのソースどうしは結合し、普通ピンチ状態にあるエンハンスメント 形電界効果トランジスタのドレインに接続しされ、エンハンスメント形電界効果 トランジスタのゲートはソースを短絡し、電源電圧VSS(−5V) に接続している 。その態様はこのトランジスタが電流源として動作するようなものである。駆動 トランジスタのドレインは2個の負荷抵抗RL を介して電源電圧VDD=OV(アー ス)に接続する。これらのドレインの電圧はバッファ段のエンハンスメント形電 界効果トランジスタの夫々のゲートを制御する。後者のトランジスタは共通ドレ インにして電圧VDD=0に接続し、ソースは2個の直列に接続したダイオードに 接続し、これらのダイオードを差動段の電流源と類似する電流源を構成するトラ ンジスタに接続する。論理ゲートの出力信号はバッファの電流源トランジスタの ドレインに形成されるが、入力信号はこれらのトランジスタの一方で増幅した形 態をしており、相補信号は他方のトランジスタで増幅した形態をしている。
【0013】 この回路はVSS=−5Vの単一電源電圧で動作する。蓋し、第2の電源電圧VDD =0はアースであり、第3の電圧(REF) は内部基準電圧であるからである。VB という符号が付され、フランス国公告特許第2407612 号に係るECL セルの記述で は電流源トランジスタを制御する補充電源電圧は本回路内には存在しない。蓋し 、3個の電流源トランジスタの各々のゲートがソースと短絡されており、電位V SS =−5Vにされているからである。 また、この回路はシリコン上に得られるECL 論理回路と完全にコンパチブルで ある。
【0014】
しかし、この回路は差動段の第2のトランジスタを制御するために基準信号(R EF) を用いているため或る種の欠点を有している。第1の欠点はこの信号を回路 と同じ基板上で回路の近傍に形成しなければならず、このため集積密度が下り、 回路の消費電力が増す。しかし、最も重要な欠点は基準としてこのような信号を 用いると基本的論理回路の応答のダイナミックレンジが相当に小さくなることで ある。無視できない他の欠点はレベルトランスレータ段でディプレッション形ト ランジスタを用いることと、単一の基本的ゲートのために3個もの電流源を使う ことと、1トランスレータ段当り2個のダイオードを用いるためこの回路の消費 電力が相当に大きくなることである。 それ故、本考案の目的は冒頭に記載したような基本的論理回路を製造する上で 相当な改良を提供することにある。
【0015】
この目的を達成するため、本考案は、差動増幅器の第1の枝路の出力信号(S 1 )を第1のレベルトランスレータ段を介して第2の枝路の入力部に結合して、 論理回路としての出力信号(S)から形成されると共に第1の枝路の入力信号( E)に対する相補的な信号となる基準信号を前記第2の枝路の入力部に供給する よう構成したことを特徴とする。
【0016】 このような基本的論理回路に基づく回路も得られるが、これは信号E0により制 御されるトランジスタを差動増幅器の第1の技路のトランジスタT1と並列に設け 、第1のレベルトランスレータ段のダイオードD4のカソードに得られるこの基本 的論理回路の出力信号Sが入力信号E0とE1の間での論理NOR 動作の結果であるよ うに構成したことを特徴とする。
【0017】 これらの状態では基本的論理回路及びこれに基づく他の回路は完全にECL 論理 とコンパチブルであり、電源電圧は同一であり、入出力レベルも同じである。 従来技術と比較すると、電力消費は相当に小さく、伝達関数が改良され、ヒス テリシス及び伝播時間が小さい。また、内部基準電圧を作ることと、1セル当り 4個の能動素子を作ることを除いたため集積密度と集積回路の製造の簡易さとの 点で或る種の利点が得られる。
【0018】 本考案を容易に実施できるようにするために、図面につき本考案を詳細に説明 する。
【0019】
本考案に係る基本的論理回路はガリウムひ素の基板上に抵抗と共にモノリシッ クに集積化されたダイオードとショットキー形の電界効果トランジスタとで構成 される。
【0020】 これはシリコン上で作られているECL 100K論理とコンパチブルなICモジュール を形成するのに用いることができる。従って、これは同じ電源電圧を受け容れる 。即ち、 VDD=0,アース VSS=−4.5 V また、これは ECL回路の入力信号を構成するのと同じである夫々−0.9 Vと− 1.7 Vのオーダーのレベル0及び1をとる入力信号Eを受け取る。
【0021】 図1に示すように、この基本的論理回路は簡単なインバータとして仂らくが、 2個の相補的出力信号を供給する。この結果出力端子には一方では信号
【外2】 が、他方では信号
【外3】 が得られる。
【0022】 この基本的論理回路は第1に差動増幅器を具えるが、その第1の技路はエンハ ンスメント形のトランジスタT1により構成され、第2の技路は上記第1のトラン ジスタと対を成すトランジスタT2により構成される。トランジスタT1及びT2のド レインは対を成す負荷抵抗R1及びR2を介して電源電圧VDD=0により極性化(pol arize)される。トランジスタT1及びT2のソースは互に結合され、ディプレッショ ン形トランジスタT5のドレインに接続される。このトランジスタT5のゲートとソ ースは短絡し、それを電源電圧VSS=−4.5 Vに接続するが、電流源として仂ら く。
【0023】 トランジスタT1は入力信号Eにより制御される。差動増幅器の第1の技路はト ランジスタT1のドレインに信号S1を出力し、第2の技路はトランジスタT2のドレ インに信号S2を出力する。
【0024】 この基本的論理回路はまた2レベルトランスレータ段を具える。これらの2レ ベルトランスレータ段の第1のものはエンハンスメント形トランジスタT4により 構成されるが、そのドレインは電源電圧VDDに接続され、ソースはダイオードD4 のアノードに接続される。このトランジスタT4は差動増幅器の第1の技路の出力 信号S1により制御され、ホロワとして仂らく、上述したレベルトランスレイショ ンはショットキーダイオードD4により確保される。このダイオードD4のカソード は抵抗R4を介して電源電圧VSSにより極性化される。 トランジスタT4のソースには基本的論理回路の出力信号〔外2〕が得られる。
【0025】 本考案の最も重要な特徴はこの信号Sが差動増幅器の第2の技路のトランジス タT2を制御し、この差動増幅器段の動作に対する基準電圧と置き代ることである 。
【0026】 第2のレベルトランスレータ段はトランジスタT3,ダイオードD3,抵抗R3とか ら成るが、これらは同じ態様で接続されている第1のトランスレータ段のトラン ジスタT4,ダイオードD4及び抵抗R4と対を成す。 これらの状態にあってトランジスタT3のソースには出力信号〔外3〕が得られ る。
【0027】 図2に示すように、本考案に係る回路はNOR/OR機能を有する。このため、図1 に示すように、入力信号Eにより制御されるトランジスタT1を夫々入力信号E0及 びE1により制御される2個の同じトランジスタT0及びT1により置き換える。ここ で論理動作が行なわれ、従って、この新しい基本的論理回路の出力信号は下記の ようになる。即ち、
【外4】 ガリウムひ素上での自己整合技術によりこの回路を得られるようにするための能 動素子と受動素子の特徴は下記の通りである。
【0028】
【表1】
【0029】 このような状態でこの基本的論理回路は多くの利点を有する。 第1に、図2の回路がNOR 機能を有する場合である図2の回路のファンインの 時でも入力レベルが劣化しない。 第2に、ファンアウトが1から4迄変わる時でもこれらのレベルは劣化しない 。
【0030】 第3に、図3に示した伝達曲線の勾配として定義されるこの回路の利得G(即 ち、G=ΔVS /ΔVE )は30にもなる。これに対し、ECL 100K技術の場合はこ の利得は5を超えることがない。実際に、この曲線を考える時、低レベルから高 レベルへの遷移は入力電圧が1.3Vから1.440Vへ変わる時行なわれることが知られ たが、これは非常に急峻な遷移である。
【0031】 第4に、ヒステリシスは10mVのオーダーであり、無視できる。他方論理サイク ルのずれは0.8Vであり、このずれは− 1.7Vの高レベルと− 1.9Vの低レベルと の間の差に等しい。注意すべきことはこの挙動はECL の場合は得られないことで ある。本考案の回路では各要素の値を最適にしてヒステリシスを小さくし、それ でいて必要な論理レベルを保つことができる。この結果は図3に示した曲線によ り示されている。これらの曲線はこの回路に対応する伝達機能が絶対的に対称で あることを示している。
【0032】 第5に、ダイオードD3及びD4を極性化するために抵抗R3及びR4を用いると、一 方ではECL により得られる回路に対し、他方では従来技術として前述した刊行物 に記載されている回路に対し、回路の電力消費が相当に小さくなる。ECL では電 力消費は25mWのオーダーであったが、ここではファンアウト1の時1〜4.7mW で ある。
【0033】 第6に、差動増幅器の第2の技路のトランジスタを制御する内部基準電圧を抑 圧し、出力信号による正の反作用で置き換えると、一方では集積密度を高くでき 、他方ではECL 回路に対しても、従来技術として述べた回路に対しても伝播時間 を相当に小さくできる。この伝播時間はECL では400p秒のオーダーであるが、本 例では、 ファンアウト1の時 tpd≒135p秒 ファンアウト4の時 tpd≒170p秒 である。
【0034】 注意すべきことはトランジスタT5がしきい値を両側で入力電圧の変化の関数と しての出力レベルの安定性を確かなものにすることである。 明らかに、本考案の種々の変形例を作ることができる。特に半絶縁性基板の選 択、ジメンション並びに能動素子と受動素子を得る技術の選択について種々の変 形が可能である。これらは実用新案登録請求の範囲に規定された本考案の範囲を 逸脱するものではない。
【図1】1個の入力端子と2個の相補的な出力端子を有
し、簡単なインバータとして仂らく基本的論理回路の回
路図である。
し、簡単なインバータとして仂らく基本的論理回路の回
路図である。
【図2】2個の入力端子と2個の相補的な出力端子を有
し、NOR/OR論理回路として仂らく基本的論理回路の回路
図である。
し、NOR/OR論理回路として仂らく基本的論理回路の回路
図である。
【図3】簡単なインバータとして仂らく基本的論理回路
の伝達曲線のグラフ線図である。
の伝達曲線のグラフ線図である。
T1,T2,T3,T4 エンハンスメント形トランジスタ T5 ディプレッション形トランジスタ R1,R2 負荷抵抗 R3,R4 抵抗 D3,D4 ダイオード E 入力信号 S,〔外1〕 出力信号
Claims (6)
- 【請求項1】 ユニポーラのGaAsトランジスタによ
り実現される論理回路であって、第1及び第2の枝路を
有する差動増幅器と、この差動増幅器の第1及び第2の
枝路の出力信号(S1 及びS2 )によってそれぞれ制御
され、論理回路の出力信号(S及び 【外1】 ) をそれぞれ出力する第1及び第2のレベルトランスレ
ータ段とを具える論理回路において、 前記差動増幅器の第1の枝路の出力信号(S1 )を第1
のレベルトランスレータ段を介して第2の枝路の入力部
に結合して、論理回路としての出力信号(S)から形成
されると共に第1の枝路の入力信号(E)に対する相補
的な信号となる基準信号を前記第2の枝路の入力部に供
給するよう構成したことを特徴とする論理回路。 - 【請求項2】 前記差動増幅器の第1及び第2の枝路が
それぞれトランジスタ(T1 ,T2 )を有し、これらト
ランジスタをそれぞれ抵抗性負荷(R1 ,R 2 )を介し
て第1電圧源(VDD)によりバイアスし、これら第1及
び第2の枝路の結合部に、第2電圧源(VSS)に接続さ
れている電流源トランジスタ(T5 )から電流を供給
し、前記第1枝路のトランジスタ(T1 )を入力信号E
により制御することを特徴とする実用新案登録請求の範
囲第1項に記載の論理回路。 - 【請求項3】 前記第1及び第2のレベルトランスレー
タ段がそれぞれトランジスタ(T4,T3)を有し、これら
トランジスタを前記第1電圧源(VDD)により直接バイ
アスすると共に、それぞれダイオード(D4,D3)及びこ
れらダイオードにそれぞれ直列に接続した抵抗(R4,R
3)を介して前記第2の電圧源(VSS)に接続し、論理回
路の出力信号(S)及び(〔外1〕)を前記ダイオード
と抵抗との共通の接続部に発生させることを特徴とする
実用新案登録請求の範囲第2項に記載の論理回路。 - 【請求項4】 前記差動増幅器並びに第1及び第2のレ
ベルトランスレータ段に含まれるトランジスタ(T1,T
2,T3,T4 )をエンハアンスメント型の電界効果トラン
ジスタとし、前記差動増幅器の電流源トランジスタ(T
5)をデープレッション型の電界効果トランジスタとし、
このデープレッション型の電界効果トランジスタの相互
接続したゲートとソースを前記第2の電圧源(VSS)に
接続したことを特徴とする実用新案登録請求の範囲第3
項に記載の論理回路。 - 【請求項5】 前記差動増幅器の第1の枝路が別のトラ
ンジスタ(T6 )を有し、このトランジスタ(T6 )を
前記第1のトランジスタ(T1 )に並列に接続すると共
に第2の入力信号(EO )により制御して入力信号(E
1 とEO )間の論理NOR動作の結果となる出力信号
(S)を発生させ、この出力信号を差動増幅器の第2の
枝路の入力部に供給して前記基準信号として用いること
を特徴とする実用新案登録請求の範囲第2項から第4項
でのいずれか1項に記載の論理回路。 - 【請求項6】 前記第1の電圧源(VDD)の電圧をOV
とし、前記第2の電圧源(VSS)の電圧を−4.5 Vと
し、前記エンハアンスメント型トランジスタの閾値電圧
をOVとし、前記デープレッション型トランジスタの閾
値電圧を−1.5Vとして、ECL100K技術に基づく
回路との両立性を有する回路としたことを特徴とする実
用新案登録請求の範囲第2項から第5項までのいずれか
1項に記載の論理回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8401932 | 1984-02-08 | ||
FR8401932A FR2559323B1 (fr) | 1984-02-08 | 1984-02-08 | Circuit logique elementaire realise a l'aide de transistors a effet de champ en arseniure de gallium et compatible avec la technologie ecl 100 k |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0662640U true JPH0662640U (ja) | 1994-09-02 |
JP2532550Y2 JP2532550Y2 (ja) | 1997-04-16 |
Family
ID=9300876
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60022725A Pending JPS60203019A (ja) | 1984-02-08 | 1985-02-07 | 基本的論理回路 |
JP1993065088U Expired - Lifetime JP2532550Y2 (ja) | 1984-02-08 | 1993-12-06 | 論理回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60022725A Pending JPS60203019A (ja) | 1984-02-08 | 1985-02-07 | 基本的論理回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4661725A (ja) |
EP (1) | EP0153774B1 (ja) |
JP (2) | JPS60203019A (ja) |
DE (1) | DE3584680D1 (ja) |
FR (1) | FR2559323B1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4712022A (en) * | 1985-06-28 | 1987-12-08 | Honeywell Inc. | Multiple input OR-AND circuit for FET logic |
FR2594610A1 (fr) * | 1986-02-18 | 1987-08-21 | Labo Electronique Physique | Dispositif semiconducteur du type reseau de portes prediffuse pour circuits a la demande |
DE3789070T2 (de) * | 1986-04-23 | 1994-08-18 | Texas Instruments Inc | Breitbandiger Differenzverstärker. |
FR2599910B1 (fr) * | 1986-06-10 | 1988-09-02 | Labo Electronique Physique | Circuit amplificateur differentiel regenerateur de signaux complementaires de faible amplitude |
JPS62293820A (ja) * | 1986-06-13 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 論理ゲ−ト回路 |
US4844563A (en) * | 1987-05-19 | 1989-07-04 | Gazelle Microcircuits, Inc. | Semiconductor integrated circuit compatible with compound standard logic signals |
US4965863A (en) * | 1987-10-02 | 1990-10-23 | Cray Computer Corporation | Gallium arsenide depletion made MESFIT logic cell |
US5192876A (en) * | 1987-12-18 | 1993-03-09 | Hewlett-Packard Company | Flat pulse generator |
US4924116A (en) * | 1988-01-19 | 1990-05-08 | Honeywell Inc. | Feedback source coupled FET logic |
JPH01237807A (ja) * | 1988-03-18 | 1989-09-22 | Nec Corp | 半導体集積回路装置 |
US4831284A (en) * | 1988-03-22 | 1989-05-16 | International Business Machines Corporation | Two level differential current switch MESFET logic |
US4939390A (en) * | 1989-01-06 | 1990-07-03 | Vitesse Semiconductor Corporation | Current-steering FET logic circuit |
US5004938A (en) * | 1989-03-03 | 1991-04-02 | Acer Incorporated | MOS analog NOR amplifier and current source therefor |
US4914321A (en) * | 1989-04-10 | 1990-04-03 | Motorola, Inc. | BIMOS level convertor |
JPH03162130A (ja) * | 1989-11-21 | 1991-07-12 | Fujitsu Ltd | 半導体集積回路 |
US5177380A (en) * | 1990-02-09 | 1993-01-05 | Cray Research, Inc. | ECL latch with single-ended and differential inputs |
US5149992A (en) * | 1991-04-30 | 1992-09-22 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | MOS folded source-coupled logic |
US5162674A (en) * | 1991-05-10 | 1992-11-10 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Current-steering CMOS logic family |
US5514982A (en) * | 1994-08-18 | 1996-05-07 | Harris Corporation | Low noise logic family |
US5798658A (en) * | 1995-06-15 | 1998-08-25 | Werking; Paul M. | Source-coupled logic with reference controlled inputs |
JP4068022B2 (ja) * | 2003-07-16 | 2008-03-26 | Necエレクトロニクス株式会社 | 過電流検出回路及び負荷駆動回路 |
CN103117739B (zh) * | 2013-01-31 | 2015-06-17 | 西安电子科技大学 | 氮化镓基增强耗尽型电平转换电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640331A (en) * | 1979-09-11 | 1981-04-16 | Nec Corp | High-speed logical operation circuit |
JPS58145237A (ja) * | 1982-02-22 | 1983-08-30 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの論理回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7009090A (ja) * | 1970-06-20 | 1971-12-22 | ||
US4185211A (en) * | 1978-01-09 | 1980-01-22 | Rca Corporation | Electrical circuits |
US4438351A (en) * | 1981-06-09 | 1984-03-20 | Schuermeyer Fritz L | Gallium arsenide MIS integrated circuits |
GB2104747B (en) * | 1981-08-25 | 1984-12-12 | Standard Telephones Cables Ltd | Integrated circuit power supplies |
US4410815A (en) * | 1981-09-24 | 1983-10-18 | Sperry Corporation | Gallium arsenide to emitter coupled logic level converter |
JPS58114528A (ja) * | 1981-12-26 | 1983-07-07 | Toshiba Corp | GaAs論理集積回路 |
US4404480A (en) * | 1982-02-01 | 1983-09-13 | Sperry Corporation | High speed-low power gallium arsenide basic logic circuit |
-
1984
- 1984-02-08 FR FR8401932A patent/FR2559323B1/fr not_active Expired
-
1985
- 1985-02-07 EP EP85200131A patent/EP0153774B1/fr not_active Expired - Lifetime
- 1985-02-07 US US06/699,108 patent/US4661725A/en not_active Expired - Fee Related
- 1985-02-07 JP JP60022725A patent/JPS60203019A/ja active Pending
- 1985-02-07 DE DE8585200131T patent/DE3584680D1/de not_active Expired - Lifetime
-
1993
- 1993-12-06 JP JP1993065088U patent/JP2532550Y2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640331A (en) * | 1979-09-11 | 1981-04-16 | Nec Corp | High-speed logical operation circuit |
JPS58145237A (ja) * | 1982-02-22 | 1983-08-30 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの論理回路 |
Also Published As
Publication number | Publication date |
---|---|
US4661725A (en) | 1987-04-28 |
EP0153774A1 (fr) | 1985-09-04 |
FR2559323B1 (fr) | 1986-06-20 |
EP0153774B1 (fr) | 1991-11-21 |
JP2532550Y2 (ja) | 1997-04-16 |
DE3584680D1 (de) | 1992-01-02 |
FR2559323A1 (fr) | 1985-08-09 |
JPS60203019A (ja) | 1985-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0662640U (ja) | 論理回路 | |
CA1235462A (en) | Gallium arsenide differential amplifier with closed loop bias stabilization | |
US4400636A (en) | Threshold voltage tolerant logic | |
US4777451A (en) | Differential circuit | |
US5059829A (en) | Logic level shifting circuit with minimal delay | |
US4092548A (en) | Substrate bias modulation to improve mosfet circuit performance | |
US4883985A (en) | Mesfet latch circuit | |
JPH0783247B2 (ja) | インタフエース受信回路及びレベル変換回路 | |
EP0055341B1 (en) | Current controlled gate | |
CA1265590A (en) | Field effect digital logic circuits | |
US3956641A (en) | Complementary transistor circuit for carrying out boolean functions | |
US4712022A (en) | Multiple input OR-AND circuit for FET logic | |
US4900953A (en) | Logic circuit employing field effect transistor having junction with rectifying characteristic between gate and source | |
US4704544A (en) | Complementary current mirror logic | |
JP2579517B2 (ja) | 基準電圧発生回路 | |
GB2166312A (en) | Capacitor diode level shift circuit | |
US5051621A (en) | Area-efficient low-power bipolar current-mode logic | |
US5124591A (en) | Low power push pull driver | |
JP2666435B2 (ja) | 温度補償レベルシフト回路 | |
US5204553A (en) | Field effect transistor circuit | |
US4570086A (en) | High speed complementary NOR (NAND) circuit | |
JP2545712B2 (ja) | ガリウム砒素半導体集積回路 | |
Oguey et al. | Resistance-CMOS circuits | |
JP2853359B2 (ja) | 半導体集積回路 | |
JPH06252743A (ja) | 論理回路 |