JPH0661960B2

JPH0661960B2 - ドツト補間制御装置

Info

Publication number: JPH0661960B2
Application number: JP59086371A
Authority: JP
Inventors: 宏之青木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-04-28
Filing date: 1984-04-28
Publication date: 1994-08-17
Anticipated expiration: 2009-08-17
Also published as: KR850007708A; KR900004892B1; JPS60229765A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はドツトマトリクス構造の文字フオント情報を扱
う文書作成装置、文字出力装置等に用いられるドツト補
間制御装置に関する。

〔発明の技術的背景とその問題点〕

文書作成装置等、規定されたドツトマトリクス構成の文
字フオントを扱う装置に於いて、規定されたドツトマト
リクス構成の文字フオントを或る倍率で拡大・縮小する
ことのできる機能をもたせる場合、従来では、第１図
(a)乃至(b)に示すように、原文字パターンドツトｓｄ…
から、単純にドツトを増加、又は削除する、所謂、単純
拡大縮小方式が採られていた。

このような従来の拡大・縮小手段は、比較的簡単かつ安
価に実現できるが、例えば斜線部分に於ける階段状の形
成部（括れ）が目立つ等。出力されるパターン形状が本
来の表現すべき文字形態から逸れてしまい、認識し難い
不自然な文字表現になつてしまうという不都合があつ
た。

また、上記したような従来のドツト補間手段に於いて
は、原文字パターン、又は任意の拡大・縮小倍率をもつ
文字パターンを任意の角度をもつて斜形化、又は転回さ
せた変形字体を得たい際に、これを容易に得ることがで
きず、又その変形範囲を大幅に制約しても、変換された
文字パターンに歪みが生じ、変換精度が大幅に低下して
忠実性の高いパターン変換を行なうことができないとい
う不都合があつた。

〔発明の目的〕

本発明は上記実情に鑑みなされたもので、比較的簡単な
構成により、任意の文字を任意の倍率をもつて高い文字
品質を保ち拡大・縮小できるとともに、任意の文字を任
意の傾斜をもつて歪みなく忠実に回転、斜形化でき、文
字の拡大・縮小、転回、斜形化等の各種のパターン変換
を高精度のドツト補間処理により高速に行なうことので
きるドツト補間制御装置を提供することを目的とする。

〔発明の概要〕

本発明は、所定ドツトマトリクス構成の文字パターンを
少なくとも主走査方向又は副走査方向にドツト補間する
ドツト補間装置に於いて、補間ドツトのイニシヤルアド
レスを指定する一対のレジスタ、主走査方向のドツト刻
み幅を指定する一対のレジスタ、副走査方向のドツト刻
み幅を指定する一対のレジスタを持ち、これら各レジス
タに、指定された回転角、又は斜角に従う特定の三角関
数データを選択的に含むＸ成分、Ｙ成分の各データを対
にセツトして、これら各レジスタの内容に従う主走査、
副走査により、指定角度に従う転回文字、斜形化文字等
のドツト補間を行なう構成としたもので、これにより、
比較的簡単な構成にて、任意の文字を任意の拡大縮小倍
率をもつて高文字品質を損うことなく、拡大・縮小でき
るとともに、任意の文字を任意の斜傾をもつて歪みなく
忠実に、転回、斜形化でき、文字の拡大・縮小、転回、
斜形化等、各種のパターン変換を高精度のドツト補間に
より、高速に行なうことができる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を説明する。

第２図は本発明の一実施例を示す回路ブロツク図であ
る。図中、10はシステム全体の制御を司るＣＰＵ、１１
はメインメモリ（ＭＭ）、１２はＣＰＵバスである。１
３は表示制御回路（ＣＲＴ−Ｃ）、１４はフレームメモ
リ（ＦＭ）、１５はパラレルーシリアル変換回路、１６
はＣＲＴ表示部、１７は印字制御部、１８はラインバツ
フア、１９はシリアルドツトプリンタである。

２１はパターン変換時に於ける変換後の副走査方向（第
６図の符号Ｓｓ参照）の幅（主走査の間隔×回数）に相
当するサイズ（Vsize；第７図参照）を表わすレジス
タ、２２は同主走査方向（第６図の符号Ｓｍ参照の幅に
相当するサイズ（Hsize；第７図参照）を表わすレジス
タである。２３は上記レジスタ２１の内容に従う長さを
もつて下線、傍線のドツトパターンを発生し、ラインバ
ツフア１８に書込む下線／傍線制御部である。２４は文
字の斜形化、転回時等に於ける指定角度に応じた角度情
報（三角関数データ）を貯える三角関数テーブルであ
る。２５はパターン変換時に於いて基準文字高を越えた
変換処理後の文字パターンを上記基準文字高を単位にゾ
ーン分けするためのゾーン指定用のレジスタである。２
６及び２７は文字の拡大・縮小倍率に従うドツト刻み幅
（ｄｘ，ｄｙ）を貯えるレジスタ、２８はパターン変換
された文字に対し、０〜７ドツトの範囲で選択的にオフ
セツトを与えるためのオフセツトレジスタ、２９はオフ
セツトレジスタ２８のオフセツト値に従うドツト数をも
つてオフセツトデータ（非表示を表わす“０”）を生成
するオフセツトデータ生成部である。

３１乃至４９はそれぞれドツト補間アドレスを生成する
ための構成要素を成すもので、３１はｘ成分を含む副走
査方向のドツト刻み幅（ＤＸ１）を貯えるレジスタ、３
２はｘ成分を含む主走査方向のドツト刻み幅（ＤＸ２）
を貯えるレジスタ、３３はｘ成分を含む主走査方向の初
期値（イニシヤルアドレス；Ｘ１init）を貯えるレジス
タ、３４はｙ成分を含む副走査方向のドツト刻み幅（Ｄ
Ｙ１）を貯えるレジスタ、３５はｙ成分を含む主走査方
向のドツト刻み幅（ＤＹ２）を貯えるレジスタ、３６は
ｙ成分を含む副走査方向の初期値（イニシヤルアドレ
ス；Ｙinit）を貯えるレジスタである。上記各レジスタ
３１〜３６に貯えられるドツト補間アドレスはそれぞれ
整数部のデータと小数部のデータからなる。

３７は上記レジスタ３１の内容とｘ成分を含む副走査方
向のドツト位置を示すレジスタ４２の内容とを加算する
加算回路（ＡＤＤ−Ａ）、３８は上記レジスタ３２の内
容とｘ成分を含む主走査方向のドツト位置を示すレジス
タ４４の内容とを加算する加算回路（ＡＤＤ−Ｂ）、３
９は上記レジスタ３４の内容とｙ成分を含む副走査方向
のドツト位置を示すレジスタ４６の内容とを加算する加
算回路（ＡＤＤ−Ｃ）、４０は上記レジスタ３５の内容
とｙ成分を含む主走査方向のドツト位置を示すレジスタ
４８の内容とを加算する加算回路（ＡＤＤ−Ｄ）であ
る。

４１は１文字分のドツト補間処理の開始時に上記レジス
タ３３の内容を選択し、以後、一回の主走査が行われる
度に加算回路３７の出力を選択するデータセレクタ、４
２はデータセレクタ４１で選択されたｘ成分を含む整数
部と小数部で表わされるドツト補間時の新たなドツトア
ドレスを貯えるレジスタ、４３は主走査の開始時に上記
レジスタ４２の内容を選択し、以後、１ドツト分の補間
処理毎に加算回路３８の出力を選択するデータセレク
タ、４４はデータセレクタ４３で選択されたｘ成分を含
むドツト補間時の新たなドツトアドレスを貯えるレジス
タである。４５は１文字分のドツト補間処理の開始時に
上記レジスタ３６の内容を選択し、以後、一回の主走査
が行われる度に加算回路３９の出力を選択するデータセ
レクタ、４６はデータセレクタ４５で選択されたｙ成分
を含む整数部と小数部で表わされるドツト補間時の新た
なドツトアドレスを貯えるレジスタ、４７は主走査の開
始時に上記レジスタ４６の内容を選択し、以後、１ドツ
ト分の補間処理毎に加算回路４０の出力を選択するデー
タセレクタ、４８はデータセレクタ４７で選択されたｙ
成分を含むドツト補間時の新たなドツトアドレスを貯え
るレジスタである。４９は上記各データセレクタ４１，
４３，４５，４７を制御する選択制御回路（ＳＣ）であ
る。

５０は後述する補間値との比較を行なうための比較値、
すなわち、閾値（th）を貯えるレジスタである。

５１は漢字を含む所定ドツトマトリクス単位（１６×１
６ドツト）の文字パターンデータが格納された漢字パタ
ーンメモリ（ＫＰＭ）である。５２は漢字パターンメモ
リ５１より読出された１文字分のドツトパターンを貯え
る。高速ＲＡＭにより構成された１文字バツフアであ
り、ここでは１文字分のドツトパターンをその周囲をオ
フドツト（“0"）のビツトパターンで埋めた状態で記憶
する。５３は１文字バツフア５２に貯えられた文字パタ
ーンデータのうち、レジスタ４４，４８の各整数部の値
に従い、新たなドツトを囲む１格子４点のドツト情報を
選択的に出力するドツト選択回路である。５４はビツト
選択回路５３より出力される４ビツトの情報を貯えるレ
ジスタである。

５５乃至５７はビツト選択回路５３より出力されるドツ
ト情報のパターンを認識し、４点のドツトで囲まれる新
ドツトの補間値を選択的に切換え制御するドツトパター
ン認識部（DSP）の構成要素をなすもので、５５はレジ
スタ５４のビツト内容から４点のドツトパターン状態で
認識し、後述する特定のドツトパターン状態である際
に、更にその周囲の特定の２格子分のドツト情報を順次
選択すべくビツト選択回路５３を制御する判別制御回
路、５６はこの判別制御回路５５の制御でビツト選択回
路５３より読出された４ビツトの情報を貯えるレジス
タ、５７は判別制御回路５５の制御で読出された２格子
分のドツト情報とレジスタ５４のドツト情報とのドツト
パターン状態に応じた１ビツトの補間値切替選択信号を
出力するドツト判別回路である。

５８はレジスタ４４に貯えられた小数部の値（５ビツト
のｘ成分を含む主走査方向オフセツト値）とレジスタ５
４に貯えられた４点のドツト情報とドツト判別回路５７
より出力される１ビツトの補間値切替選択信号とを入力
情報として、前記４点のドツト情報で囲まれた領域内に
於ける新たなドツトの補間値（Qxy）を出力する補間テ
ーブルＲＯＭであり、ここでは256Ｋビツト（３２Ｋ×
８ビツト）のマスクＲＯＭを用い、前記した１５ビツト
の読出しアドレスに従い、８ビツト（０〜２５５レベ
ル）の補間値を出力する。

５９は補間テーブルＲＯＭ５８より出力される補間値と
レジスタ５０に貯えられた閾値との比較をとるコンパレ
ータであり、補間値が比較値、即ち閾値を越えた際にオ
ンドツト（輝点）を示す“１”レベルの信号を出力す
る。６０はコンパレータ５９より出力されたドツト情報
を順次貯え、文字パターンが展開されるメモリの書込み
ドツト単位（ここでは８ビツト単位とする）毎にＣＰＵ
バス１２上に出力するシフトレジスタである。

第３図乃至第１１図はそれぞれ上記一実施例の動作を説
明するための図である。

第３図(a)乃至(f)はそれぞれ補間処理により生成される
新たなドツトを囲む１格子４点のドツト情報（ドツトパ
ターン）と補間テーブルＲＯＭ５８に設定された補間値
のレベル区分とテーブルタイプとの関係を示す図であ
り、ここでは、補間値を０〜２５５段階の輝度（明暗レ
ベル）で表わし、その区分された一部の領域を等高線で
示している。

第４図は前記１格子４点のドツトパターンのうち、１ド
ツトのみがオン（“1"）又はオフ（“0"）である際のテ
ブルタイプの選択切換例を説明するためのもので、ドツ
トパターン認識部（ＤＳＰ）は、例えば周囲４点のドツ
ト（Ｄ０，Ｄ１，Ｄ２，Ｄ３）のうち、１点のみがオ
フ、即ち“０”（図では白抜きで示すＤ０）である際、
更にその周囲の格子の特定ドツト（Ｄａ，Ｄｂ）のオン
・オフ状態を認識し、Ｄａ，Ｄｂ＝“１”であれば、第
３図(d)に示すようなコーナタイプのテーブル（Ｔ１）
を選択し、又、Ｄａ，Ｄｂの少なくとも何れか一方が
“０”であれば、第３図(f)に示すような斜形タイプの
テーブル（Ｔ０）を選択する。このように、４点のドツ
ト領域内に位置する新たなドツトの補間値は、その４点
のドツトが第４図に示すような特定のパターンをなすと
き、更にその周囲のドツト状態によつて定められる。

第５図(a)乃至(d)は各種のパターン変換例を示すもの
で、図中、Ｓｍは主走査方向、Ｓｓは副走査方向をそれ
ぞれ示し、図(a)は正体（又は長体、平体）、図(b)は斜
体、図(c)は下揃え斜体、図(d)は回転体をそれぞれ示し
ている。

第６図(a)，(b)は、ドツト補間処理の出力対象即ちイメ
ージ出力対象と、その際のドツト補間時に於ける主走査
方向（Ｓｍ）及び副走査方向（Ｓｓ）との関係を説明す
るための図であり、図(a)はＣＲＴ表示の際のドツト補
間時に於ける主走査、及び副走査の方向、図(b)はプリ
ントアウトの際のドツト補間時に於ける主走査、及び副
走査の方向をそれぞれ示している。このように、ＣＲＴ
表示出力時のドツト補間処理と、プリントアウト時のド
ツト補間処理とでは主走査方向と副走査方向とが互に入
替わつた状態となる。

第７図は各種設定データの対応関係を示す図である。

第８図はドツト補間処理によりパターン変換された文字
と、その文字に外接する長方形（正方形を含む）との関
係を示す図である。

第９図は各種変形文字に対する文字ピツチ（ＣＰ）及び
行ピツチ（ＬＰ）の設定例を示す図である。

第１０図は各種変形文字に対する下線の展開例を示す図
である。

第１１図はゾーン指定動作を説明するための図である。

ここで、一実施例の動作を説明する。ドツト補間時に於
いて、ＣＰＵ10は、外部より入力されたドツト補間指定
情報に従い、各種レジスタの初期設定を行なう。即ち、
ＣＰＵ10は、補間テーブルＲＯＭ５８より生成される補
間値との比較を行なうための比較値即ち閾値（ｔｈ）を
レジスタ５０にセツトした後、指定された拡大縮小倍率
に従う基準となるドツト刻み幅（ｄｘ，ｄｙ；拡大縮小
倍率の逆数値）を算出して、これをレジスタ２６，２７
にセツトし、更に、回転又は斜体の際は、その指定角度
に従う三角関数データ（sin，cos，tan）を三角関数テ
ーブル２４にセツトする。その後、これらレジスタ２
６，２７、及び三角関数テーブル２４の設定データ（si
n，cos，tan）をもとに、ドツト補間アドレスを生成す
るための初期値（イニシヤルアドレス；Ｘ１init，Ｙ１
init）、及びドツト刻み幅（ＤＸ１，ＤＹ１，ＤＸ２，
ＤＹ２）を算出し、これらのデータをレジスタ３１乃至
３６にセツトするとともに、拡大、転回等のパターン変
換によつて生ずる文字高、文字幅の変動に伴うＶサイ
ズ、Ｈサイズの各データ（Ｖ size，Ｈ size）を算出
して、これをレジスタ２１，２２にセツトし、更に、ゾ
ーン分けが生ずる際は、そのゾーン数を算出して、この
データをレジスタ２５にセツトする。更に、ドツト補間
された文字をその出力時に１〜７ドツトの範囲内で移動
させる場合（例えばドツト補間されたルビ文字、半角文
字等を例えばプリントアウト時に１〜７ドツトの範囲を
もつて上下移動させる場合等）、又はパターン変換され
た文字の主走査方向ドツト数が、その出力対象となるイ
メージメモリの書込み幅（８ドツト）の倍数とならず、
イメージメモリ側のバイト境界（書込み幅）と合わせる
必要が生じた場合等に於いては、オフセツト用のレジス
タ２８に１〜７ドツトの範囲内でオフセツト値がセツト
される。

上記したような各レジスタの初期設定を終了した後、Ｃ
ＰＵ10は以下のようなドツト補間アドレスの生成処理を
開始する。

ここでは、先ず、ドツト補間が第５図(a)に示すような
正体（又は長体、平体）を出力対象として行われる場合
（例えば単純な拡大・縮小）を例にとり全体の動作を説
明する。このドツト補間時に於いては、レジスタ３１に
「０」、レジスタ３２のドツト刻み幅「dx」、レジスタ
３３に主走査方向（Ｓｍ）の初期値「sx」、レジスタ３
４にドツト刻み幅「dy」、レジスタ３５に「０」、レジ
スタ３６に副走査方向（Ｓｓ）の初期値「sy」がそれぞ
れセツトされる。

ここで上記レジスタ３２，３４にセツトされるドツト刻
み幅（dx,dy）は拡大縮小倍率の逆数値として与えられ
る。又、レジスタ３３には、〔Ｉｘ＝（dx-1）／２〕で
なるＩｘが初期値（sx）として与えられ、レジスタ３６
には、〔Ｉｙ＝（dy-1）／２〕でなるＩｙが初期値（s
y）として与えられるもので、ｄｘ又はｄｙが「1」以下
のとき（即ち拡大時）は、Ｉｘ又はＩｙが負となつて１
文字バツフア５２の原文字パターン格納領域外のアドレ
スを示し、ｄｘ又はｄｙが「１」以上のとき（即ち縮小
時）はＩｘ又はＩｙが正となって１文字バツフア５２の
原文字パターン格納領域内のアドレスを示す。又、レジ
スタ５０には補間テーブルＲＯＭ５８より出力される補
間値と比較をとり、新ドツトの何れのレベル以上のもの
を意味のあるドツトとするかを決定するための任意レベ
ル（０〜２５５レベル）の比較値即ち閾値（th）がセツ
トされる。

更にＣＰＵ10は、漢字パターンメモリ５１より、ドツト
補間対象となる１文字分のドツトパターンデータを読出
し、この文字パターンデータを１文字バツフア５２に書
込む。この際、１文字バツフア５２には、上述したよう
に、ドツト補間対象となる１文字分のドツトパターンデ
ータが、その周囲を意味の無い“０”のドツトで囲まれ
た状態で記憶される。

上記レジスタ３１〜３６へのデータセツト、及び１文字
バツフア５２への補間対象文字パターンの取出しが終了
した後、選択制御回路４９の制御の下に、レジスタ３
３，３６に貯えられたイニシヤルドツトアドレスとなる
データ（sx，sy）が選択回路４１，４５により選択さ
れ、それぞれ対応するレジスタ４２，４６に貯えられ
る。更に主走査の開始にあたつて、上記レジスタ４２，
４６に貯えられたデータ（sx，sy）が選択回路４３，４
７により選択され、それぞれ対応するレジスタ４４，４
８に貯えられる。

このレジスタ４４，４８に貯えられたデータ（sx，sy）
はその整数部の値がビツト選択回路５３に与えられ、小
数部の値が補間テーブルＲＯＭ５８に与えられる。

ビツト選択回路５３は上記入力された整数部の値にもと
づいて１文字バツフア５２より、１格子４点のドツト情
報を選択し、補間テーブルＲＯＭ５８に供給する。この
際、拡大時（dx，dy，＜１）に於いては、ビツト選択回
路５３に、１文字バツフア５２の原文字パターン格納領
域外のアドレスを示す負の値が与えられることから、原
文字パターン格納領域外のドツトを含む１格子４点のド
ツト情報よりドツト選択を開始する。又、縮小時（dx，
dy＞１）に於いては、ビツト選択回路５３に、１文字バ
ツフア５２の原文字パターン格納領域内のアドレスを示
す正の値が与えられることから、原文字パターン格納領
域内の１格子４点のドツト情報よりドツト選択を開始す
る。

補間テーブルＲＯＭ５８は、上記レジスタ４４，４８か
らの各オフセツト値（計１０ビツト）と、ビツト選択回
路５３からの周囲４点のドツト情報と、ドツトパターン
認識部（DSP）からの１ビツトの補間値切替選択信号と
を入力情報として、その内容に従う８ビツトの補間値
（Qxy）を出力する。この際、ビツト選択回路５３より
出力された１格子４点のドツトパターンがドツトパター
ン認識部（DSP）により認識され、第４図に示す如く、
特定のドツトパターンである際は、更にその周囲の格子
の特定ドツトのオン・オフ状態を認識して、そのドツト
状態に応じた１ビツトの補間値切替選択信号を出力す
る。即ち、例えば第４図に示す如く、周囲４点のドツト
（Ｄ０，Ｄ１，Ｄ２，Ｄ３）のうち、１点のみがオフ即
ち“０”（図では白抜きで示すＤ０）である際は、更に
その周囲の格子の特定ドツト（Ｄａ，Ｄｂ）のオン・オ
フ状態を認識し、Ｄａ，Ｄｂ＝“１”であれば、第３図
(d)に示すようなコーナタイプのテーブル（Ｔ１）を選
択し、又、Ｄａ，Ｄｂの少なくとも何れか一方が“０”
であれば、第３図(f)に示すような斜形タイプのテーブ
ル（Ｔ０）を選択すべく補間値切替選択信号を出力す
る。又、周囲４点のドツト（Ｄ０，Ｄ１，Ｄ２，Ｄ３）
のうち、１点のみがオン即ち“１”（図では黒点で示す
Ｄ０）である際は、更にその周囲の格子の特定ドツト
（Ｄａ，Ｄｂ）のオン・オフ状態を認識し、Ｄａ，Ｄｂ
＝“０”であれば、第３図(a)に示すようなコーナタイ
プのテーブル（Ｔ１）を選択し、又、Ｄａ，Ｄｂの少な
くとも何れか一方が“１”であれば、第３図(e)に示す
ような斜形タイプのテーブル（Ｔ０）を選択すべく補間
値切替選択信号を出力する。このように、４点のドツト
領域内に位置する新たなドツトの補間値は、その４点の
ドツトが上記したような特定のパターンをなすとき、更
にその周囲のドツト状態によつて定められる。そして上
記補間テーブルＲＯＭ５８より出力された８ビツト（０
〜２５５レベル）の補間値はコンパレータ５９に入力さ
れて、レジスタ３６に貯えられた比較値即ち閾値と比較
され、補間値が閾値を越えていれば、意味のあるドツト
であることを示す。“１”レベルの信号を出力し、又、
補間値が閾値を越えていなければ、意味の無いドツトで
あることを示す。“０”レベルの信号を出力する。

一方、補間テーブルＲＯＭ５８より１ドツトの補間値が
出力された後、レジスタ４４の内容とレジスタ３２の内
容とが加算回路３８により加算されるとともに、レジス
タ４８の内容とレジスタ３５の内容とが加算回路４０に
より加算され、その各加算結果のデータが選択制御回路
４９の制御のもとにそれぞれ対応するデータセレクタ４
３，４７により選択されて、レジスタ４４，４８に貯え
られる。この際、主走査方向のドツト刻み幅を示すレジ
スタ３２，３５のうち、レジスタ３２には、指定された
拡大縮小倍率に従うドツト刻み幅（dx）が設定されてい
るが、レジスタ３５には、正体（又は長体、平体）のド
ツト補間であることから上述した如く「０」が設定され
ており、従つて、レジスタ４４の内容（ドツトアドレ
ス）は、１ドツトの補間処理毎に、指定された拡大縮小
倍率に従うドツト刻み幅（dx）をもつて逐次更新される
が、レジスタ４８の内容は結果的に更新されず初期設定
時のデータがそのまま保持される。又、１回の主走査が
終了する毎に、レジスタ４２の内容とレジスタ３１の内
容とが加算回路３７により加算されるとともに、レジス
タ４６の内容とレジスタ３４の内容とが加算回路３９に
より加算され、その各加算結果のデータが選択制御回路
４９の制御のもとにそれぞれ対応するデータセレクタ４
１，４５により選択されて、レジスタ４２，４６に貯え
られる。この際、副走査方向のドツト刻み幅を示すレジ
スタ３１，３４のうち、レジスタ３４には、指定された
拡大縮小倍率に従うドツト刻み幅（dy）が設定されてい
るが、レジスタ３１には、正体（又は長体、平体）のド
ツト補間であることから上述した如く「０」が設定され
ており、従つて、レジスタ４６の内容（ドツトアドレ
ス）は、１回の主走査が行われる毎に、指定された拡大
縮小倍率に従うドツト刻み幅（dy）をもつて更新される
が、レジスタ４２の内容は結果的に更新されず初期設定
時のデータがそのまま保持される。

このようにして、順次、補間テーブルＲＯＭ５８より、
新たなドツトアドレスに対する補間値が出力され、この
補間値が、コンパレータ５９により、レジスタ５０の閾
値（th）と比較されて、新たなドツト情報が生成され
る。

そして上記コンパレータ５９より出力された補間処理後
の新ドツト情報は、順次、シフトレジスタ６０に貯えら
れ、１バイト単位でＣＰＵバス１２上に送出される。

この際、ＣＰＵバス１２上に送出されるドツト補間処理
された文字パターンデータが、例えばプリントアウト用
として印字制御部１７のラインバツフア１８に書込まれ
る場合であつて、かつオフセツトレジスタ２８に１〜７
ドツト範囲内のオフセツト値がセツトされている場合
（例えばドツト補間されたルビ文字をプリントアウト時
に（ｉ＝１，２，…，７）ドツト下方へ移動させる場
合）、又は、パターン変換された文字の主走査方向ドツ
ト数が、その出力対象となるイメージメモリの書込み幅
（８ドツト）の倍数とならず、イメージメモリ側のバイ
ト境界（書込み幅）と合わせる必要が生じ、オフセツト
レジスタ２８に、そのオフセツト値(i)が設定されてい
る場合等に於いては、そのオフセツトレジスタ２８のオ
フセツト値(i)に従い、オフセツトデータ生成部２９よ
りオフセツトデータ（ｉ個の“０”）が生成されて、該
データが主走査の開始に先立ち、シフトレジスタ６０に
セツトされ、その後に続いてドツト補間されたデータ即
ち、変換処理された文字パターンドツトが書込まれる。

上記した動作は正体（又は長体、平体）を出力対象とし
た場合であつたが、例えば回転体を出力対象とした場合
のドツト補間アドレスの生成処理時に於いては、レジス
タ３１〜３６の全てに、指定回転角に従う三角関数テー
ブル２４内の所定三角関数データが一要素として含まれ
るデータがセツトされる。

即ち、指定された回転角を〔θ_０〕、原フオントのｘ方
向ドツト数を〔ａ＋１〕、原フオントのｙ方向ドツト数
を〔ｂ＋１〕とすると、レジスタ３１には、ＤＸ１＝−ｄｙ・sinθ_０レジスタ３２には、ＤＸ２＝ｄｘ・cosθ_０レジスタ３４には、ＤＹ１＝ｄｙ・cosθ_０レジスタ３５には、ＤＹ２＝−ｄｘ・sinθ_０がそれぞれセツトされる。

又、レジスタ３３（Ｘ１init）、及びレジスタ３６（Ｙ
１init）には、 (1)、0゜≦θ_０≦９０゜のとき、 (2)、９０≦θ_０≦１８０゜のとき、 (3)、１８０゜≦θ_０≦２７０゜のとき、 (4)、２７０゜＜θ_０＜３６０゜のとき、をそれぞれセツトする。

上述の如くして、転回角度（θ_０）に従う三角関数デー
タを含むドツト刻み幅、イニシヤルアドレス等の各設定
値（ＤＸ１，ＤＸ２，ＤＹ１，ＤＹ２，Ｘ１init，Ｙ１
init）を算出し、それぞれ対応するレジスタ３１〜３６
にセツトした後、上述したような主走査方向、及び副走
査方向に対するドツト補間アドレス生成処理を順次実行
することにより、指定角度（θ_０）に従つた転回文字パ
ターンドツトが得られる。

又、斜形化文字を出力対象とした場合のドツト補間アド
レスの生成処理時に於いては、レジスタ３１〜３６のう
ちの特定のレジスタに、指定傾斜角に従う三角関数テー
ブル２４内の所定三角関数データを一要素として含んだ
データがセツトされる。

即ち、指定された斜体角〔θ_０〕、原フオントのｘ方向
ドツト数を〔ａ＋１〕、原フオントのｙ方向ドツト数を
〔ｂ＋１〕とすると、０゜＜θ_０＜９０゜の範囲で、レジスタ３１には、ＤＸ１＝ｄｘ・tanθ_０レジスタ３２には、ＤＸ２＝ｄｘレジスタ３４には、ＤＹ１＝ｄｙレジスタ３５には、ＤＹ２＝０がそれぞれセツトされ、又、レジスタ３３にはレジスタ３６には、がそれぞれセツトされる。

上述の如くして、傾斜角度〔θ_０〕に従う三角関数デー
タを含むドツト刻み幅、イニシヤルアドレス等の各設定
値（ＤＸ１，ＤＸ２，ＤＹ１，ＤＹ２，Ｘ１init，Ｙ１
init）を算出し、それぞれ対応するレジスタ３１〜３６
にセツトした後、上述したような主走査方向、及び副走
査方向に対するドツト補間アドレス生成処理を順次実行
することにより、指定角度（θ_０）に従つて斜形化され
た斜体文字パターンドツトが得られる。

上述したような、指定角度（θ_０）に従う三角関数デー
タを含むドツト刻み幅、イニシヤルアドレス等の各設定
値（ＤＸ１，ＤＸ２，ＤＹ１，ＤＹ２，Ｘ１init，Ｙ１
init）をもとに、上述したような主走査方向、及び副走
査方向に対するドツト補間アドレス生成処理を順次実行
して、その生成されたドツト補間アドレスをもとに新た
なドツト情報を得る。この新たなドツト情報は、上記同
様に、順次シフトレジスタ６０に貯えられ、バイト（８
ビツト）単位でＣＰＵバス１２を経由し、出力対象とな
る。例えば印字制御部１７のラインバツフア１８に書込
まれる。

この際、ラインバツフア１８は、通常印字文字高のドツ
ト構成に対応するビツト幅（例えば縦８×３＝２４ドツ
ト）で構成されており、従つて上述したような回転体文
字、斜体文字等の変形文字に対しては、縮小パターンの
場合を除き、２４ドツトのサイズには収まらない。そこ
で、このような場合は、上述したレジスタ初期設定の際
に、新たに生成される文字パターンを複数のゾーンに分
けるべく、ＣＰＵ10が、指定された変換字体及びその角
度、拡大縮小倍率等をもとに変換された文字に対しての
ゾーン数を算出し、このゾーン数を表わすデータをゾー
ン指定用のレジスタ２５にセツトして、ゾーン単位のパ
ターン書込み毎に上記レジスタ２５の内容をデクリメン
ト（−１）し、その内容が「0」となるまでは、各ゾー
ンデータを同一文字パターンとして扱う。即ち、ゾーン
指定用レジスタ２５により指定されたゾーンに対して
は、その各パターン間に空白エリア（即ち行間隔）を介
在させず、連続するビツト印字指定を行なう。この際の
ゾーン分けの一例を第１１図に示している。

上記ゾーン数の算出手段は、第７図、及び第８図に示す
ように、指定された、回転角度／斜体角度／拡大縮小倍
率等から、変換（変形）された文字に対して外接するｘ
・ｙ方向の長方形（正方形を含む）の大きさを求め、そ
の方形の互に接する２辺の各ドツト数（ｘ・ｙドツト
数）を求めて、これを前述したレジスタ初期設定の際
に、Ｖサイズ（Vsize）、Ｈサイズ（Hsize）のデータと
して、レジスタ２１，２２にセツトしておくことによ
り、容易に認識できる。即ち、或る角度をもつて変換さ
れた文字に対しては、その文字の書込み（取扱い）が、
当該文字に外接する水平・垂直線上の長方形のエリアを
ベースとして行われるもので、例えばプリントアウトの
際のドツト補間処理時に於いては、レジスタ２２に貯え
られたＨサイズ（Ｈsize）のデータをラインバツフア１
８のビツト幅「２４」で除算することにより、容易に上
記ゾーン数を求めることができ、又、表示出力の際のド
ツト補間処理時に於いては、レジスタ２１に貯えられた
Ｖサイズ（Ｖ size）のデータを１表示行のビツト幅
「２４」で除算することにより、容易にゾーン数を求め
ることができる。

又、上記ゾーン指定用のレジスタ２５に任意のゾーン指
定データを固定的に付与することにより、指定された同
一ゾーンのイメージデータを連続的に繰返しイメージ展
開することができる。これにより、上記ドツト補間処理
によつて変形された文字パターンを更に、その一部又は
全部を冗長化した変形文字パターンとして印字又は表示
出力することもできる。

又、上記したＶサイズ（Ｖsize）、Ｈサイズ（Ｈsize）
のデータは、文字ピツチの設定時、下線／傍線の処理時
等に於いても参照される。即ち、上記したような、走査
方向に任意の傾斜角度をもつドツト補間によつて得られ
る斜形、転回等の文字は、その文字全体の高さ（文字
高）及び幅（文字幅）が、傾斜角度、更にはそれに加え
た拡大縮小倍率等によつて様々に変化する。従つて上記
したような変形文字を通常の行、桁方向（ｘ，ｙ方向）
をもつてイメージ出力した際、文字ピツチ、更には下線
／傍線等を、既存の固定的なパラメータ指定手段で定め
ることができない。

そこで、ここでは、文字ピツチ、下線／傍線等の処理に
対しても上述したような外接する長方形を文字のボデイ
フエースとして取扱う。以下にこれらの処理手段を説明
する。

先ず文字ピツチの処理動作を説明する。上述の如くし
て、１文字分のドツト補間処理が行われ、その新たに生
成された１文字分のドツトイメージが、出力対象となる
例えば印字制御部１７内のラインバツフア１８に展開さ
れる（書込まれる）度に、ＣＰＵ10は、レジスタ２１の
内容（Ｖsize）が更新されたか否かを判断する。そし
て、上記レジスタ２１の内容が更新されていなければ、
レジスタ２１に貯えられたデータ（Ｖsize）に、更にそ
の１／２の値を加えたデータを文字ピツチを示す制御デ
ータとして印字制御部１７に供給し、ラインバツフア１
８上に展開される文字のピッチを制御する。又、上記レ
ジスタ２１の内容が更新される際は、その更新前のデー
タを特定レジスタ領域に保管しておき、その更新時に於
いて特定レジスタ領域に保管した更新前のデータと更新
されたデータとの和の１／４の値を、更に上記レジスタ
２１に貯えられた更新後のデータに加え、これを文字ピ
ツチを示す制御データとして印字制御部１７に供給し、
ラインバツフア１８上に展開される文字のピツチを制御
する。

このように、或る角度をもつて変換された文字に対して
は、その文字の書込み（取扱い）が当該文字に外接する
水平・垂直線上の長方形のエリアをベースとして行われ
ることから、その長方形の横幅（プリントアウトの場合
はＶsize、表示出力の場合はＨsize）をもとに、隣接す
る文字との間のピツチが定められる。行ピツチに対して
も上記同様のピツチ制御が行なわれる。この際の各種変
形文字に対する文字ピツチ（ＣＰ）、及び行ピツチ（Ｌ
Ｐ）の設定例を第９図に示している。

尚、上記したピツチ制御は、常に隣接する文字の占める
エリア（外接する長方形）を考慮しながらピツチを定め
たが、処理を簡素化するため、単純にその時々のレジス
タ２１（又はレジスタ２２）値をもとにピツチを定める
制御手段をとつてもよい。

次に、上記した外接する長方形をもとに、下線／傍線を
出力する際の動作を説明する。この際、プリントアウト
の場合は、レジスタ２１に貯えられたデータ（Ｖsize）
が参照され、表示出力の場合は、レジスタ２２に貯えら
れたデータ（Ｈsize）が参照される。ここではプリント
アウトの場場合を例にとつて下線／傍線の処理動作を説
明する。印字制御部１７に設けられた下線／傍線制御部
２３は、ＣＰＵバス１２を介して入力される印字制御情
報に含まれる下線／傍線の指示に従い、ラインバツフア
１８上に下線又は傍線のドツトを展開するが、上述した
ような転回、斜体等の変形文字に対しては通常の文字幅
によるライン展開では対応がとれない。そこでレジスタ
２１の内容（Ｖsize）を常時入力し、下線／傍線の指示
があると、そのときのレジスタ２１の更新データ内容に
従うライン長をもつて下線／傍線のドツトパターンを生
成し、ラインバツフア１８上に該当文字に対応させてパ
ターン展開する。この際の各種変形文字に対する下線の
展開例を第１０図に示す。

〔発明の効果〕

以上詳記したように本発明によれば、所定ドツトマトリ
クス構成の文字パターンを少なくとも主走査方向又は副
走査方向にドツト補間するドツト補間装置に於いて、補
間ドツトのイニシヤルアドレスを指定する一対のレジス
タ、主走査方向のドツト刻み幅を指定する一対のレジス
タ、副走査方向のドツト刻み幅を指定する一対のレジス
タを持ち、これら各レジスタに、指定された回転角、又
は斜角に従う特定の三角関数データを選択的に含むｘ成
分、ｙ成分の各データを対にセツトして、これら各レジ
スタの内容に従う主走査、副走査により、指定角度に従
う転回文字、斜形化文字等のドツト補間を行なう構成と
したことにより、比較的簡単な構成にて、任意の文字を
任意の拡大縮小倍率をもつて高文字品質を損うことな
く、拡大・縮小できるとともに、任意の文字を任意の傾
斜をもつて歪みなく、忠実に転回、斜形化でき、文字の
拡大・縮小、転回、斜形化等、各種のパターン変換を高
精度のドツト補間により、高速に行なうことができる。

【図面の簡単な説明】

第１図(a)乃至(c)は、それぞれ従来のドツト補間処理手
段を説明するための図、第２図は本発明の一実施例に於
ける要部の構成を示すブロツク図、第３図乃至第１１図
はそれぞれ上記実施例の動作を説明するためのもので、
第３図(a)乃至(f)はそれぞれドツト補間処理により生成
される新たなドツトを囲む１格子４点のドツト情報（ド
ツトパターン）と補間テーブルＲＯＭに設定された補間
値のレベル区分とテーブルタイプとの関係を示す図、第
４図はテーブルタイプの選択切替動作を説明するための
図、第５図(a)乃至(d)はそれぞれパターン変換例を示す
図、第６図(a)，(b)はＣＲＴ表示の際の主・副走査方向
とプリントアウトの際の主・副走査方向とを対比して示
す図、第７図は各種設定データの関係を示す図、第８図
はドツト補間処理によりパターン変換された文字と、そ
の文字に外接する長方形との関係を示す図、第９図は各
種変形文字に対するピツチ及び行ピツチの設定例を示す
図、第１０図は各種変形文字に対する下線の展開例を示
す図、第１１図はゾーン分け手段を説明するための図で
ある。 10……ＣＰＵ、１１……メインメモリ（ＭＭ）、１２…
…ＣＰＵバス、１３……表示制御回路（ＣＲＴ−Ｃ）、
１４……フレームメモリ（ＦＭ）、１５……パラレルー
シリアル変換回路（Ｐ−Ｓ）、１６……ＣＲＴ表示部、
１７……印字制御部、１８……ラインバツフア、１９…
…シリアルドツトプリンタ、２１，２２，２５，２６，
２７，２８，３１，３２，３３，３４，３５，３６，４
２，４４，４６，４８，５０，５４，５６……レジス
タ、２３……下線／傍線制御部、２４……三角関数テー
ブル、２９……オフセツトデータ生成部、３７，３８，
３９，４０……加算回路（ＡＤＤ−Ａ，ＡＤＤ−Ｂ，Ａ
ＤＤ−Ｃ，ＡＤＤ−Ｄ）、４１，４３，４５，４７……
データセレクタ、４９……選択制御回路（ＳＣ）、５１
……漢字パターンメモリ（ＫＰＭ）、５２……１文字バ
ツフア、５３……ビツト選択回路、５５……判別制御回
路、５７……ドツト判別回路、５８……補間テーブルＲ
ＯＭ、５９……コンパレータ、６０……シフトレジス
タ。

Claims

【特許請求の範囲】

【請求項１】所定ドットマトリクス構成の文字パターン
を少なくとも主走査方向又は副走査方向にドット補間す
るドット補間装置に於いて、文字のドット刻み幅、サイ
ズ、及び角度成分の情報をもとに主走査方向の初期値及
びドット刻み幅を算出する第１の演算手段と、この第１
の演算手段により算出された主走査方向の初期値を記憶
する第１の記憶手段と、前記第１の演算手段により算出
された主走査方向のドット刻み幅を記憶する第２の記憶
手段と、前記主走査方向のドット位置情報を貯える第３
の記憶手段と、前記第１の記憶手段に貯えられた情報を
前記第３の記憶手段に初期設定した後、前記第２，第３
の記憶手段の内容をもとに主走査方向のドット位置を算
出し前記第３の記憶手段に貯える第２の演算手段と、文
字のドット刻み幅、サイズ、及び角度成分の情報をもと
に副走査方向の初期値及びドット刻み幅を算出する第３
の演算手段と、この第３の演算手段により算出された副
走査方向の初期値を記憶する第４の記憶手段と、前記第
３の演算手段により算出された副走査方向のドット刻み
幅を記憶する第５の記憶手段と、前記副走査方向のドッ
ト位置情報を貯える第６の記憶手段と、前記第４の記憶
手段に貯えられた情報を前記第６の記憶手段に初期設定
した後、前記第５，第６の記憶手段の内容をもとに副走
査方向のドット位置を算出し前記第６の記憶手段に貯え
る第４の演算手段とを具備し、前記第３，第６の記憶手
段に貯えられた各ドット位置情報に従い斜体文字又は転
回文字のパターン変換処理を実行することを特徴とした
ドット補間制御装置。