JPH0661791A - フィルタ回路およびその制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 任意の特性を得ることのできるフィルタ回路
及びその制御方法を得ることを目的とする。 【構成】 Ｇｍアンプ１，２を制御する制御回路７，８
およびその制御内容を格納したレジスタ１０，１１をＧ
ｍアンプ毎に設ける。ＲＯＭ２０４に理想とすべき特性
を示す情報を予め格納する。基準信号発生回路２０１の
入力に対応した出力信号１５の振幅を振幅検出回路２０
２により検出し、その検出結果と、ＲＯＭ２０４に格納
されている情報とを比較する。そして、該比較結果に応
じてレジスタ１０，１１の内容を、書き替える。 【効果】 入力信号に応じた最適化、あるいは、各構成
素子のバラツキや、寄生容量の影響の補正が可能とな
り、理想的なフィルタ特性を実現することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、任意のフィルタ特性を
得ることのできるフィルタ回路およびその制御方法に関
し、特に磁気ディスク装置等のリードチャネルで、任意
の転送速度に対し、最適な波形整形処理を行い、再生マ
ージン向上を図るためのフィルタ回路およびその制御方
法に関する。

【０００２】

【従来の技術】以下、従来のフィルタ回路およびその制
御方法を説明する。

【０００３】フィルタには、大きく分けて、抵抗、容
量、インダクタ、等の受動素子を組合せた、いわゆるパ
ッシブフィルタと、オペアンプ等のアクティブ素子を組
み合わせた、いわゆるアクティブフィルタとがあり、用
途に応じたフィルタ特性を得るために、さまざまな構成
が考えられている。

【０００４】ところで、近年、装置の小型化の要求や、
扱う信号の多様化にともなって、ＬＳＩ化された、オン
チップフィルタの必要性がでてきている。この場合、Ｌ
ＳＩ上でインダクタを実現するのは難しいため、抵抗と
容量のみでフィルタを構成する必要がある。また、ＬＳ
Ｉ上で実現できる容量の大きさも制限される。従って、
これらの条件をすべて満たすことは容易ではないが、そ
れでも、いくつかのアクティブフィルタが考えだされて
いる。

【０００５】抵抗と容量で構成するフィルタのうち最も
簡単なものは、その時定数を利用したローパスフィルタ
であるが、その抵抗成分を、電流出力の可変コンダクタ
ンスアンプ（以下、単に”Ｇｍアンプ”という。また、
そのコンダクタンスを、単に”Ｇｍ”と示す場合があ
る。）で置き換えた構成のフィルタが、オンチップフィ
ルタに有利であるとして、実現され始めた。

【０００６】Ｇｍアンプを用いた１次ローパスフィルタ
を図１３に示す。差動電圧入力、片側電流出力のＧｍア
ンプ８０、及び、容量（以下、該容量の大きさを単に”
Ｃ”と示す場合がある。）８１からなる。該フィルタ
の、入力信号Ｖin８２に対する出力電圧Ｖout８３の伝
達特性Ｔ４（ｓ）は、下記数４に示すとおりであり、遮
断周波数ｆｃはＧｍ／（Ｃ・２π）となる。

【０００７】

【数４】

【０００８】 Ｇｍ：Ｇｍアンプ８０のコンダクタンス値 Ｃ：容量８１の大きさ ｓ：時間 同じく、Ｇｍアンプを用いた、２次のバイカットローパ
スフィルタを図１４に示す。該フィルタは、差動電圧入
力かつ片側電流出力のＧｍアンプ８４，８５と、容量８
６，８７とからなる。該フィルタにおける、入力信号Ｖ
in８８に対するＶout８９の伝達特性Ｔ５（ｓ）は、下
記数５に示すとおりである。

【０００９】

【数５】

【００１０】 Ｇｍ１ｂ：Ｇｍアンプ８４のコンダクタンス値 Ｇｍ２ｂ：Ｇｍアンプ８５のコンダクタンス値 Ｃ１ｂ：容量８６の大きさ Ｃ２ｂ：容量８７の大きさ ｓ：時間 このように、Ｇｍアンプと容量を組み合わせることで、
様々なフィルタ特性を得ることが出来る。

【００１１】次に従来のフィルタ制御回路について図１
５を用いて説明する。

【００１２】制御対象となるフィルタは、ｎ個のＧｍア
ンプ（１０１(1)，１０１(2)，…，１０１(n)）、およ
び、ｎ個の容量（１０４(1)，１０４(2)，…，１０４
(n)）からなるｎ次のアクティブフィルタである。そし
て、このアクティブフィルタを制御するため、各Ｇｍア
ンプ毎に設けられたｎ個の制御回路（１０７(1)，１０
７(2)，…，１０７(n)）と、各制御回路で使用する制御
情報を蓄えるレジスタ１１０と、該レジスタ１１０を書
換えるためのデータバス１１３とが設けられている。

【００１３】入力信号Ｖin１１４は、上記ｎ次のアクテ
ィブフィルタによって波形整形され、出力信号Ｖout１
１５として出力される。この時、制御回路（１０７
(1)，１０７(2)，…，１０７(n)）は、レジスタ１１０
の情報に従ってＧｍアンプ（１０１(1)，１０１(2)，
…，１０１(n)）のコンダクタンスを設定することによ
り、該フィルタを制御している。なお、該レジスタ１１
０の内容は、必要に応じて、データバス１１３を通じて
書換えられるものである。

【００１４】

【発明が解決しようとする課題】しかし、上記従来技術
では、レジスタ１１０を書き替えることによってＧｍを
制御し、遮断周波数を任意に設定することは出来たが、
フィルタ特性そのものは、あらかじめ定められた特性に
限定され、入力される信号の変化にたいして最適化した
り、システムに応じて、汎用性を持たせることが出来な
かった。すなわち、Ｇｍアンプ毎に制御内容を変えて、
別個独立してＧｍを変更することができなかった。

【００１５】また、実際の回路における、各構成素子の
特性のバラツキや寄生容量の影響を補正し、より理想的
なフィルタ特性に近づけることが出来なかった。磁気記
録装置等におけるデ−タの高速転送においては、わずか
な条件の違いで、読み出し波形の周波数成分が微妙に異
なる。そのため、磁気記録装置等においては、フィルタ
特性の最適化を可能とすること特に求められていた。こ
の場合、さらに、フィルタ特性の設定や、構成素子バラ
ツキ等の補正を自動的に精度よく行うシステムが求めら
れていた。

【００１６】本発明の第１の目的は、入力される信号に
応じてフィルタ特性の最適化が可能で、汎用性の高いフ
ィルタ回路およびその制御方法を実現することにある。

【００１７】本発明の第２の目的は、実際の回路におけ
る、各構成素子のバラツキや、寄生容量の影響を補正
し、より理想的なフィルタ特性に近づけることのできる
フィルタ回路およびその制御方法を実現することにある
本発明の第３の目的は、上記目的を達成する際のフィル
タ制御の自動化を図ることにある。

【００１８】

【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その一態様としては、可変
コンダクタンスアンプおよび容量を含んで構成されるフ
ィルタ手段と、上記可変コンダクタンスアンプのコンダ
クタンス値を制御する制御手段と、上記制御手段による
制御内容を蓄える記憶手段と、上記記憶手段に蓄えられ
る制御内容を更新する更新手段と、上記更新手段により
更新する新たな制御内容を決定する更新内容決定手段
と、を有することを特徴とするフィルタ回路が提供され
る。

【００１９】上記更新内容決定手段は、上記フィルタ手
段の出力信号の振幅を検出する振幅検出手段を含み、該
振幅検出手段の検出した振幅を用いて上記新たな制御内
容を決定するものであってもよい。

【００２０】上記更新内容決定手段は、上記フィルタ手
段が目標とするフィルタ特性を示す理想特性情報を記憶
した第２の記憶手段を有し、上記振幅検出手段の検出し
た振幅と該理想特性情報とを比較することにより、上記
新たな制御内容を決定するものであってもよい。

【００２１】上記更新内容決定手段は、ある特定の基準
信号を発生して上記フィルタ手段に入力する基準信号発
生手段を有し、上記振幅検出手段は、上記基準信号に対
応して出力された出力信号の振幅を検出するものであっ
てもよい。

【００２２】上記基準信号発生手段は、それぞれ単一周
波数成分からなる少なくとも３種類の基準信号を発生す
るものであってもよい。

【００２３】上記振幅検出手段は、少なくとも、上記フ
ィルタ手段の２次毎の位置における信号の振幅を検出す
るものであることが好ましい。

【００２４】本発明の他の態様としては、基板と、可変
コンダクタンスアンプおよび容量を含んで構成される上
記基板上および／または上記基板内に形成されたフィル
タ手段と、上記可変コンダクタンスアンプのコンダクタ
ンス値を制御する、上記基板上および／または上記基板
内に形成された制御手段と、上記制御手段による制御内
容を蓄える上記基板上および／または上記基板内に形成
された記憶手段と、を含んで構成されることを特徴とす
る集積回路が提供される。

【００２５】この場合、上記記憶手段に蓄えられる制御
内容を更新する、上記基板上および／または上記基板内
に形成された更新手段と、ある特定の基準信号を発生し
て上記フィルタ手段に入力する、上記基板上および／ま
たは上記基板内に形成された基準信号発生手段と、上記
基準信号に対応して上記フィルタ手段が出力する出力信
号の振幅を検出する、上記基板上および／または上記基
板内に形成された振幅検出手段と、上記更新手段により
更新する新たな制御内容を、上記振幅検出手段の検出し
た振幅を用いて決定する、上記基板上および／または上
記基板内に形成された更新内容決定手段と、のうち少な
くとも一つを有するものであってもよい。

【００２６】本発明の他の態様としては、可変コンダク
タンスアンプおよび容量を含んで構成されるフィルタ手
段と、上記可変コンダクタンスアンプのコンダクタンス
値を制御する制御手段と、を含んで構成されるｎ次のフ
ィルタ回路の制御方法において、上記フィルタ手段の２
次毎の位置における信号を検出し、その検出結果に基づ
いて上記制御手段による制御の内容を決定することを特
徴とするフィルタ回路の制御方法が提供される。

【００２７】

【作用】更新内容決定手段の基準信号発生手段は、基準
信号を発生しフィルタ手段に入力する。すると、更新内
容決定手段の振幅検出手段は、該フィルタからの出力信
号の振幅を検出する。そして、第２の記憶手段に記憶さ
れている理想特性情報と比較し、制御手段による制御内
容を決定する。すると、更新手段がこれを、記憶手段に
書き込む。制御手段は、該記憶手段に書き込まれている
情報に従ってフィルタ手段を制御し、そのコンダクタン
スを変更する。

【００２８】この場合、振幅情報検出手段による振幅の
検出は、フィルタ手段２次毎に行なえば、制御内容決定
の演算処理が複雑化することがない。

【００２９】これにより、フィルタ特性を任意に設定
し、入力される信号の変化にたいして最適化したり、シ
ステムに応じて、汎用性を持たせることができる。さら
に、実現回路における、各構成素子のバラツキや、寄生
容量の影響を補正することにより、より理想的なフィル
タ特性に近ずけることができる。

【００３０】

【実施例】本発明の一実施例を図面を用いて説明する。

【００３１】本実施例のフィルタ回路は、図１に示すと
おり、ｎ次のアクティブフィルタ部１００と、該アクテ
ィブイルタ部１００のフィルタ特性を制御する制御部２
００とから構成される。

【００３２】アクティブフィルタ部１００は、ｎ個のＧ
ｍアンプ（１(1)，１(2)，…，１(n)）と、ｎ個の容量
（４(1)，４(2)，…，４(n)）とからなるもので、該ア
クティブフィルタ部１００自体は、基本的には従来技術
と同様のものである。本実施例のＧｍアンプ（１(1)，
１(2)，…，１(n)）の内部構成については、後ほど図２
を用いて説明する。

【００３３】制御部２００は、制御回路（７(1)，７
(2)，…，７(n)）、レジスタ（１０(1)，１０(2)，…，
１０(n)）と、データバス１３とを含んで構成される。

【００３４】制御回路（７(1)，７(2)，…，７(n)）
は、Ｇｍアンプ（１(1)，１(2)，…，１(n)）を制御
し、そのコンダクタンスを変更する機能を有する。該制
御回路の内部構成については、後ほど図３を用いて説明
する。

【００３５】レジスタ（１０(1)，１０(2)，…，１０
(n)）は、制御回路（７(1)，７(2)，…，７(n)）による
制御の内容に関する情報を格納するものである。本実施
例においては、上述した制御回路（７(1)，７(2)，…，
７(n)）のみならず、該レジスタも、ｎ個、言い替えれ
ば、Ｇｍアンプ（１(1)，１(2)，…，１(n)）毎に設け
ている。従って、各Ｇｍアンプ（１(1)，１(2)，…，１
(n)）毎に異なる内容の制御を行なうことができる。

【００３６】なお、上記説明した構成はすべて同一基板
の上あるいは内部に形成している。

【００３７】動作を説明する。

【００３８】入力信号Ｖin１４は、アクティブフィルタ
部１００で波形整形され、出力信号Ｖout１５として出
力される。この場合該アクティブフィルタ部１００の、
フィルタ特性は、各Ｇｍアンプ（１(1)，１(2)，…，１
(n)）のコンダクタンス値（Ｇｍ）を用いて、次式で示
される伝達特性を持つ。

【００３９】

【数１】

【００４０】 Ｔ１（ｓ）：伝達特性 ｓ：時間 Ｇｍ１：Ｇｍアンプ１(1)のコンダクタンス値 Ｇｍ２：Ｇｍアンプ１(2)のコンダクタンス値 Ｇｍｎ：Ｇｍアンプ１(3)のコンダクタンス値 Ｃ１：容量４(1)の大きさ Ｃ２：容量４(2)の大きさ Ｃｎ：容量４(n)の大きさ この場合、各Ｇｍアンプ（１(1)，１(2)，…，１(n)）
のＧｍは、各制御回路（７(1)，７(2)，…，７(n)）に
より、各々任意の値に設定可能である。そして、該Ｇｍ
の設定は、各制御回路（７(1)，７(2)，…，７(n)）に
対応したレジスタ（１０(1)，１０(2)，…，１０(n)）
の情報に従って行なわれるものである。従って、レジス
タ（１０(1)，１０(2)，…，１０(n)）の内容を書換え
ることにより、任意のフィルタ特性を得ることが出来
る。

【００４１】レジスタの書換えは、必要に応じて、該デ
ータバス１３に接続されたＣＰＵ（図示せず）が、適時
に行なう。なお、その内容は、同じく該データバス１３
に接続された、ＲＯＭ、ＲＡＭ、あるいは、他のメディ
アの一部領域等に、予め定められた値、あるいは、必要
に応じて更新された値を使用する。

【００４２】図１に示した例は、ｎ次のアクティブフィ
ルタ部１００を、Ｇｍアンプによる抵抗成分と、容量
と、を梯子状に接続した、はしご型のｎ次ローパスフィ
ルタであった。しかし、フィルタの構成はこれに限定さ
れるものではなく、例えば、前述した２次フィルタを一
組としたバイカッド型で構成してもよい。また、ハイパ
スフィルタ、バンドパスフィルタ、ノッチフィルタ等の
各種フィルタ、あるいは、さらに、これらを組み合わせ
たものでもよい。また、Ｇｍアンプ自身についても、差
動出力、片側出力のいずれでも構わない。

【００４３】Ｇｍアンプ（１(1)，１(2)，…，１(n)）
の詳細を図２を用いて説明する。

【００４４】該Ｇｍアンプ１は、ギルバートマルチプラ
イヤ回路であり、入力段は、一組のバイポーラトランジ
スタ１６，１７と、そのエミッタ間に接続するエミッタ
抵抗２２と、一組の基準電流源２３，２４と、ダイオー
ド接続された一組のバイポーラトランジスタ１８，１９
とからなる。また、出力段は、一組のバイポーラトラン
ジスタ２０，２１と、基準電流源２５と、一組の電流源
２６，２７とからなる。

【００４５】該Ｇｍアンプ１においては、入力された差
動信号Ｖin２８は、バイポーラトランジスタ１６，１７
で差動電流に変換される。該変換後の信号は、さらに、
バイポーラトランジスタ１８，１９で、対数変換され、
出力段に渡される。

【００４６】出力段において、該信号はバイポーラトラ
ンジスタ２０，２１により逆対数変換され、差動電流Ｉ
out２９として出力される。

【００４７】この時、ＧｍアンプのＧｍは、下記数２に
示すようなものとなる。

【００４８】

【数２】

【００４９】 Ｇｍ：コンダクタンス値 Ｉout：差動電流２９ Ｖin：差動信号２８ Ｉ0：基準電流源２３，２４の電流値 Ｉ1：基準電流源２５の電流値 Ｒｅ：エミッタ抵抗２２の抵抗値 従って、基準電流源２３，２４の電流Ｉ0と、基準電流
源２５の電流Ｉ1との比を変更することにより、Ｇｍの
値を変化させることができる。

【００５０】本実施例のＧｍアンプ1では、Ｇｍの値
が、基準電流Ｉ0と基準電流Ｉ1との比で定まるため、該
基準電流を変化させる際に、Ｇｍのリニアリティが取り
やすい。また、基準電流の生成方法によっては、温度依
存性や、素子バラツキ等をキャンセルできることであ
る。

【００５１】なお、Ｇｍアンプ１の構成は、該図２に示
したものに限定されるものではなく、一般的な差動アン
プでも構成可能である。この場合には、基準電流を変化
させることでコンダクタンスを変更する。ただし、図２
の例に比べて、回路が簡略化される反面、基準電流を変
化させた場合のリニアリティや、入出力ダイナミックレ
ンジの点で不利となる。

【００５２】本実施例の制御回路（７(1)，７(2)，…，
７(n)）の詳細を図３を用いて説明する。

【００５３】制御回路７は、レジスタ１０に接続された
電流ＤＡＣ（電流 デジタル／アナログ コンバ−タ）３
８と、バイポーラトランジスタ（３０，３１，３２）お
よびエミッタ抵抗（３３，３４，３５）からなるカレン
トミラー回路と、で構成されている。なお、電流出力３
７が、図２に示したＧｍアンプの基準電流源２３，２４
の電流Ｉ0、基準電流源２５の電流Ｉ1、に該当する。

【００５４】動作を簡単に説明する。

【００５５】基準電圧Ｖｒｅｆ３６は、バイポーラトラ
ンジスタ３０、エミッタ抵抗３３で電流に変換されて、
ＤＡＣ３８に入力される。すると、ＤＡＣ３８は、該電
流を、レジスタ１０の内容に応じて決定されるミラー比
で折り返し、バイポ−ラトランジスタ３１のコレクタに
入力する。この出力電流は、該バイポーラトランジスタ
３１，３２、および、エミッタ抵抗３４，３５が構成す
るカレントミラーで折り返す。その結果、該エミッタ抵
抗３５のコレクタにおいて、制御された電流出力３７を
得る。

【００５６】従って、該レジスタ１０の内容を変更すれ
ば、ＤＡＣ３８のミラー比が変わり、電流出力３７、す
なわち、Ｇｍアンプ１のＧｍを変更することができる。

【００５７】なお、前述のように、本実施例のＧｍアン
プ１は、基準電流Ｉ0、または、基準電流Ｉ1のどちらか
一方を変化させるだけで、Ｇｍの値を変化させることが
出来る。そのため、他方は固定電流としても構わない。

【００５８】また、基準電圧Ｖｒｅｆ３６は、必要に応
じて最適な方法で発生させるのが好ましい。例えばバン
ドギャップ電圧源で生成し、温度や電源電圧依存性をな
くしてもよい。あるいは、逆抵抗バラツキを持たせて、
抵抗バラツキをキャンセルしてもよい。さらには、容量
バラツキ補償用ＰＬＬ回路を用いて容量補償をおこなっ
てもよい。

【００５９】電流ＤＡＣ３８は、カスコード型カレント
ミラーＤＡＣで構成する等により、電源電圧依存性をな
くすのが好ましい。

【００６０】表１にＧｍの具体的な設定例を示す。

【００６１】

【表１】

【００６２】この表１は、バイカット構成の４次のアク
テイブフィルタを用いて、応答特性として代表的な、バ
タワースフィルタ（Ｂｕｔｔｅｒｗｏｒｔｈ ｆｉｌｔ
ｅｒ）、チェビシェフフイルタ（Ｔｃｈｅｂｙｃｈｅｆ
ｆ ｆｉｌｔｅｒ、 ０．５ｄＢ）、ベッセルフィルタ
（Ｂｅｓｓｅｌ ｆｉｌｔｅｒ）を構成する場合の、各
次のＧｍの設定値を示したものである。なお、該設定値
は、遮断周波数ｆｃを１ＭＨｚに固定し、容量Ｃ＝１μ
Ｆとした場合のものである。

【００６３】このように、各ＧｍアンプのＧｍの値を任
意に設定することで、その扱う信号に応じて最適のフィ
ルタ特性を得ることが出来る。例えば、扱う信号の帯域
が広く、利得の平坦性が重要な場合は、バタワースフィ
ルタとなるようにする。遮断周波数付近の選択性が重要
な場合は、チェビシェフフィルタとする。また、後述す
るように、遮断周波数付近での利得を変化させ、イコラ
イザ機能を持たせるような場合は、群遅延特性に優れる
ベッセルフィルタとする。

【００６４】各Ｇｍの比率を一定にしたままで、その絶
対値変化させることにより、フィルタ特性を変えずに、
遮断周波数を任意に設定することも可能である。

【００６５】更に、各Ｇｍアンプ毎にＧｍを微調整する
ことにより、素子バラツキや、寄生容量等を補正し、よ
り理想的なフィルタ特性を得ることも可能である。

【００６６】次に、上記実施例のフィルタ回路の適応制
御、言い替えれば、レジスタ１０の書換えの具体的な例
を説明する。

【００６７】適応制御を行う場合のシステム構成図を図
４に示す。この例では、適応制御におけるレジスタ１０
(1)，１０(2)の書換えのために、上記実施例で説明した
フィルタ回路に加えて、基準信号発生回路２０１と、振
幅検出回路２０２と、データバス１３に接続するＣＰＵ
２０３、ＲＯＭ２０４と、を備えている。なお、図１で
アクティブフィルタ部１００をｎ次としていたが、該図
４では、適応制御の概要をより判り易くするため、２次
のアクティブフィルタ部１００’としている。

【００６８】基準信号発生回路２０１は、任意の周波数
の単一周波数成分の基準信号を発生する回路である。該
基準信号は、切り替えスイッチ２１４を介して、入力信
号Ｖin１４に代わって、Ｇｍアンプ１(1)に入力され
る。

【００６９】振幅検出回路２０２は、フィルタ出力信号
Ｖout１５の振幅を検出するものである。該振幅検出回
路２０２は、図５に示すとおり、ピークホールド回路２
０５、Ａ／Ｄ変換回路２０６、及び、レジスタ２０７か
らなる。ピークホールド回路２０５は、該フィルタ出力
信号Ｖout１５のピーク値を検出し、アナログ振幅情報
として出力するものである。Ａ／Ｄ変換回路２０６は、
該アナログ振幅情報をディジタル情報に変換して出力す
るものである。レジスタ２０７はデジタル化された振幅
情報を１つあるいは複数個蓄えるものである。なお、該
レジスタ２０７は、該データバス１３と接続されてお
り、ＣＰＵ２０３はその内容を読み出すことができる。

【００７０】ＲＯＭ２０４は、理想とするフィルタ特性
の情報が格納されている。また、該フィルタ特性を実現
するために、制御回路７等に与える制御値を、レジスタ
２０７の内容に基づいて算出するためのソフトウエアが
格納されている。なお、当然ながら、該理想とするフィ
ルタ特性は、該フィルタの用途、入力される信号の特性
等によって異なるものである。該ＲＯＭ２０４について
は、書換え可能なタイプ、いわゆるフラッシュ・メモリ
を使用すればシステムの汎用性が高まる。

【００７１】ＣＰＵ２０３は、レジスタ２０７、ＲＯＭ
２０４に格納されているプログラム等を実行することに
よって上記制御値を算出し、レジスタ１０(1)，１０(2)
に書き込む構成となっている。なお、該制御値は、制御
回路７(1),７(2)毎に、すなわちＧｍアンプ１(1),１(2)
毎に、異なるものとすることができる。

【００７２】なお、図には示していないが、本実施例に
おいては、基準信号発生回路２０１、振幅検出回路２０
２、デ−タバス１３、ＣＰＵ２０３、ＲＯＭ２０４につ
いても上記フィルタ回路と同一基板の上あるいは内部に
形成し、該システム全体を一つの集積回路としている。
但し、必ずしもすべてを同一の基板に形成する必要はな
い。

【００７３】適応制御の原理を図６を用いて説明する。
なお、具体的な制御動作については、後ほど詳細に述べ
る。

【００７４】図６は、従来技術の説明（図１３、数５）
において示した２次バイカットローパスフィルタの伝達
特性Ｔ５（ｓ）の遮断周波数ｆｃ付近の特性を表したも
のである。この図からわかるように、クオリティファク
タＱを変化させると遮断周波数ｆｃ付近の特性も変化す
る。具体的に言えば、遮断周波数ｆｃは、Ｇｍ１ｂとＧ
ｍ２ｂの積の平方根に、クオリティファクタＱは、Ｇｍ
１ｂとＧｍ２ｂの比の平方根に比例する。従って、Ｇｍ
１ｂとＧｍ２ｂの値を変化させるとでｆｃ付近の特性を
変化させることができる（注：ここに示したＧｍ１ｂ、
Ｇｍ２ｂの意味については、数５の記号説明を参照のこ
と。）また、図７に示すとおり、同じ入力信号Ｖin１４
でも、クオリティファクタＱを変化させると出力信号Ｖ
out１５の振幅が変化する。なお、図７は、遮断周波数
ｆ、および、その近傍のｆｃ±Δｆｃにおける、入力信
号Ｖin１４と出力信号Ｖout１５との振幅特性を示した
ものである。Ｑ＝０．７０７の時には振幅２１１ａ，
ｂ，ｃであったものが、Ｑ＝１．２５においては振幅２
１２ａ，ｂ，ｃとなり、振れが大きくなる。

【００７５】従って、フィルタ特性の理想値と振幅情報
とを比較し、その差分や大小関係等に基づいて、遮断周
波数ｆｃやクオリティファクタＱ、すなわちＧｍ１ｂと
Ｇｍ２ｂの積や比を変化させれば、適応制御を行うこと
ができる。

【００７６】適応制御の動作をより具体的に説明する。

【００７７】基準信号発生回路２０１は、遮断周波数ｆ
ｃの基準信号を発生しアクティブフィルタ部１００’に
入力する。すると、該基準信号は、該アクティブフィル
タ部１００’による処理を受けた後、出力信号Ｖout１
５として出力される。該振幅検出回路２０２は、この出
力信号Ｖout１５の振幅を検出し、該振幅検出回路２０
２自身の有するレジスタ２０７に振幅情報として蓄え
る。周波数ｆｃ＋Δｆｃ、およびｆｃ−Δｆｃについて
も同様に、基準信号発生回路２０１が基準信号を発生
し、その出力信号Ｖout１５の振幅情報がレジスタ２０
７に蓄えられる。

【００７８】ＣＰＵ２０３は、レジスタ２０７に蓄えら
れた該振幅情報と、該ＲＯＭ２０４に予め格納されてい
る理想値と比較し、その差分から該各Ｇｍアンプ１(1),
１(2)の制御量を算出する。そして、該制御量を制御部
２００’のレジスタ１０(1),１０(2)に書き込む。例え
ば、周波数ｆｃ−Δｆｃの振幅値が理想値に近く、ｆｃ
及びｆｃ＋Δｆｃの振幅値が理想値より大きい場合は、
フィルタの遮断周波数ｆｃが大きく設定されていると判
断し、理想値と振幅値の差分に応じてＧｍの値を全体的
に下げるようにする。なお、具体的なΔｆｃの値や、理
想値と振幅情報の差分から制御量を算出する算出式は、
必要とするフィルタ特性に応じて最適化するのが好まし
い。また、前述の２次バイカットフィルタのように、ク
オリティファクタＱを有するフィルタでは、より複雑な
制御を行うことになる。

【００７９】これらの動作を繰返し行い、振幅情報と理
想値の差分がある一定値より小さくなったところで適応
動作は終了する。

【００８０】この例では、アクティブフィルタ部１０
０’は２次であるため、遮断周波数ｆｃとその前後各１
点（ｆｃ−Δｆｃ，ｆｃ＋Δｆｃ）との合計３点におけ
る振幅情報に基づいて、適応性御を行っている。しか
し、３次、４次、あるいはさらに多次のフィルタを構成
している場合、あるいは、より精度の高い制御が必要な
場合は、より多くの周波数について振幅情報を検出・確
認することが好ましい。また、この場合、振幅検出回路
２０２の配置等については、図８、図９、図１０に示す
ような構成をとることができる。

【００８１】図８は、振幅検出回路２０２’をＧｍアン
プ１’の２段毎に設けたものである。この場合には、図
４と同様の２次のアクティブフィルタを１ユニットとし
て、これを直列に多段化したことに相当する。従って、
上記例と同じ制御アルゴリズムを、各ユニット毎に実行
すれば良い。

【００８２】図９は、図８に示した例に、振幅検出回路
２０２’および切り換えスイッチ２１４’をＧｍアンプ
１の２段毎に設けたものである。

【００８３】図１０は、振幅検出回路２０２”を、最終
出力位置１ヵ所だけに設けたものである。この場合に
は、適応制御の精度を高めるためには、より多くの周波
数点について振幅を確認する必要がある。また、ここで
は詳細には述べないが、その演算もより複雑なものとな
る。

【００８４】上記実施例のフィルタを磁気ディスク装置
に適用した場合のシステム概要を図１１を用いて説明す
る。

【００８５】該磁気ディスク装置は、ヘッド４６と、信
号の増幅を行うＲ／Ｗアンプ４７と、読み出した信号か
らコードパルスを生成する波形整形４８と、コードパル
スに同期したクロックを生成するデータセパレータ４９
と、記録符号への符号化／復号を行うエンコーダ・デコ
ーダ５０と、データのコントロールを行うＨＤＣ（ハー
ドディスクコントローラ）５１と、データのやり取りを
行うＩ／Ｆ（インタフェース）５２と、ＨＤＣ５１およ
びＩ／Ｆ５２の制御を行うＣＰＵ５３と、データの処理
を行うホスト５４とで構成される。また、本発明を適用
した可変アクティブフィルタ４４は、上記波形整形４８
に接続されており、コ−ドパルスの生成に際して使用さ
れている。

【００８６】該可変アクティブフィルタ４４は、図１２
に示すとおり、内部に複数のフィルタ（イコライザフィ
ルタ４１、ロ−パスフィルタ４２、ピ−ク検出フィルタ
４３）が構成されている。なお、他の構成要素について
は、特に特徴を有するものではないため詳細な説明は省
略する。

【００８７】可変アクティブフィルタ４４は、イコライ
ザフィルタ４１、ローパスフィルタ４２、ピーク検出フ
ィルタ４３、からなる。そして、その前側は波形成形回
路４８に内蔵されているＡＧＣ（Ａｕｔｏ Ｇａｉｎ
Ｃｏｎｔｒｏｌ）アンプ４０と、また、後側はピーク検
出回路４５と接続されている。なお、この図における、
ピ−ク検出フィルタ４３、ピ−ク検出回路４５は、上述
した振幅検出回路２０２とは全く関係はない。

【００８８】ヘッド４６によってディスクから読みださ
れたデータ信号は、リード／ライトアンプ４７で増幅さ
れた後、波形成形回路４８に入力される。

【００８９】波形成形回路４８においてはＡＧＣアンプ
４０により一定振幅に増幅される。そして、その後、可
変アクティブフィルタ４４に入力される。

【００９０】可変アクティブフィルタ４４では、イコラ
イザフィルタ４１でスリミングを、また、ローパスフィ
ルタ４２で高周波ノイズの除去を行なう。さらに、ピー
ク検出フィルタ４３で微分を行い、ピ−ク検出回路４５
に出力する。

【００９１】ピーク検出回路４５は、ピーク検出フィル
タ４３の出力が０となる点を検出することにより、ピー
ク検出を行なう。

【００９２】なお、イコライザフィルタ４１で、下記数
３に示すような伝達特性を持つ、二次微分によるスリミ
ングを行う場合は、遮断周波数ｆｃ付近の利得が増幅さ
れる。従って、該可変アクティブフィルタ４４全体を、
ベッセルフィルタで構成するのが好ましい。

【００９３】

【数３】

【００９４】 Ｔ２（ｓ）：伝達特性 ｓ：時間 ω0：特性周波数（＝２π・ｆc） ｋ：定数 Ｑ：クオリティファクタの値 また、読み出された信号波形の周波数成分によっては、
イコライザフィルタ４１のスリミング効果が小さい場合
もある。このような場合には、選択性の高い、チェビシ
ェフフィルタで構成することが好ましい。このように、
再生された信号波形の周波数成分に応じて、最適のフィ
ルタ特性を設定することにより、再生マージンを向上す
ることが出来る。

【００９５】該磁気ディスク装置においても、上述した
適応制御のシステムを併用すれば、フィルタ特性をより
理想的なものに近付けることができる。この場合、適応
動作は、出荷時、あるいは電源投入時に行うのが好まし
い。

【００９６】

【発明の効果】本発明によれば、使用するシステムに応
じてその特性を変更可能な汎用性の高いフィルタおよび
その制御方法が得られる。この場合、実際の回路におけ
る各構成素子のバラツキや、寄生容量の影響を補正し、
より理想的なフィルタ特性に近づけることが可能にな
る。

【００９７】また、フィルタ特性を入力信号の変化に応
じて最適化できるため、該フィルタを磁気ディスク装置
に適用すれば記録容量増大を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるフィルタ回路を示す構
成図である。

【図２】Ｇｍアンプの内部構成を示す回路図である。

【図３】制御部２００の内部構成を示す回路図である。

【図４】フィルタの適応制御を行なう場合のシステム構
成図である。

【図５】振幅検出回路２０２の内部構成図である。

【図６】２次バイカットロ−パスフィルタの遮断周波数
付近における特性を示す説明図である。

【図７】適応性御の原理を示す説明図である。

【図８】フィルタの適応制御を行なう場合の他のシステ
ム構成図である。

【図９】フィルタの適応制御を行なう場合の他のシステ
ム構成図である。

【図１０】フィルタの適応制御を行なう場合の他のシス
テム構成図である。

【図１１】本発明を磁気ディスク装置に適用した場合の
全体構成図である。

【図１２】波形成形回路の構成を示すブロック図であ
る。

【図１３】１次ローパスフィルタの構成図である。

【図１４】２次バイカットローパスフィルタの構成図で
ある。

【図１５】従来のフィルタ制御回路の構成図である。

【符号の説明】

１…Ｇｍアンプ、 ４…容量、 ７…制御回路、 １０
…レジスタ、 １３…デ−タバス、 １４…入力信号、
１５…出力信号、 １６…バイポ−ラトランジスタ、
１７…バイポ−ラトランジスタ、 １８…バイポ−ラ
トランジスタ、１９…バイポ−ラトランジスタ、 ２０
…バイポ−ラトランジスタ、 ２１…バイポ−ラトラン
ジスタ、 ２２…エミッタ抵抗、 ２３…基準電流源、
２４…基準電流源、 ２５…基準電流源、 ２６…電
流源、 ２７…電流源、 ２８…差動信号、 ２９…差
動電流、 ３０…バイポ−ラトランジスタ、 ３１…バ
イポ−ラトランジスタ、 ３２…バイポ−ラトランジス
タ、 ３３…エミッタ抵抗、 ３４…エミッタ抵抗、
３５…エミッタ抵抗、 ３６…基準電圧、 ３７…電流
出力、 ３８…電流ＤＡＣ、 ４０…ＡＧＣアンプ、
４１…イコライザフィルタ、 ４２…ロ−パスフィル
タ、 ４３…ピ−ク検出フィルタ、 ４４…可変アクテ
ィブフィルタ、 ４５…ピ−ク検出回路、 ４６…ヘッ
ド、 ４７…Ｒ／Ｗアンプ、 ４８…波形成形回路、
４９…デ−タセパレ−タ、 ５０…エンコ−ダ／デコ−
ダ、 ５１…ハ−ドディスクコントロ−ラ、 ５２…イ
ンタフェ−ス、 ５３…ＣＰＵ、 ５４…ホスト、 ８
０…Ｇｍアンプ、 ８１…容量、 ８２…入力信号、
８３…出力信号、 ８４…Ｇｍアンプ、 ８５…Ｇｍア
ンプ、 ８６…容量、 ８７…容量、 ８８…入力信
号、 ８９…出力信号、１００…アクティブフィルタ
部、 １０１…Ｇｍアンプ、 １０４…容量、 １０７
…制御回路、 １１０…レジスタ、 １１３…デ−タバ
ス、 １１４…入力信号、 １１５…出力信号、 ２０
０…制御部、 ２０１…基準信号発生回路、２０２…振
幅検出回路、 ２０３…ＣＰＵ、 ２０４…ＲＯＭ、
２０５…ピ−クホ−ルド回路、 ２０６…Ａ／Ｄ変換回
路、 ２０７…レジスタ、 ２１１…振幅、 ２１２…
振幅、 ２１４…切り替えスイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀田 龍太郎 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 平野 章彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 木村 博 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 浦上 憲 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所内

Claims (9)

【特許請求の範囲】
1. 【請求項１】可変コンダクタンスアンプおよび容量を含
   んで構成されるフィルタ手段と、 上記可変コンダクタンスアンプのコンダクタンス値を制
   御する制御手段と、 上記制御手段による制御内容を蓄える記憶手段と、 上記記憶手段に蓄えられる制御内容を更新する更新手段
   と、 上記更新手段により更新する新たな制御内容を決定する
   更新内容決定手段と、 を有することを特徴とするフィルタ回路。
2. 【請求項２】上記更新内容決定手段は、上記フィルタ手
   段の出力信号の振幅を検出する振幅検出手段を含み、該
   振幅検出手段の検出した振幅を用いて上記新たな制御内
   容を決定すること、 を特徴とする請求項１記載のフィルタ回路。
3. 【請求項３】上記更新内容決定手段は、上記フィルタ手
   段が目標とするフィルタ特性を示す理想特性情報を記憶
   した第２の記憶手段を有し、上記振幅検出手段の検出し
   た振幅と該理想特性情報とを比較することにより、上記
   新たな制御内容を決定すること、 を特徴とする請求項２記載のフィルタ回路。
4. 【請求項４】上記更新内容決定手段は、ある特定の基準
   信号を発生して上記フィルタ手段に入力する基準信号発
   生手段を有し、 上記振幅検出手段は、上記基準信号に対応して出力され
   た出力信号の振幅を検出するものであること、 を特徴とする請求項２または３記載のフィルタ回路。
5. 【請求項５】上記基準信号発生手段は、それぞれ単一周
   波数成分からなる少なくとも３種類の基準信号を発生す
   るものであること、 を特徴とする請求項３記載のフィルタ回路。
6. 【請求項６】上記振幅検出手段は、少なくとも、上記フ
   ィルタ手段の２次毎の位置における信号の振幅を検出す
   るものであること、 を特徴とする請求項１記載のフィルタ回路。
7. 【請求項７】基板と、 可変コンダクタンスアンプおよび容量を含んで構成され
   る、上記基板上および／または上記基板内に形成された
   フィルタ手段と、 上記可変コンダクタンスアンプのコンダクタンス値を制
   御する、上記基板上および／または上記基板内に形成さ
   れた制御手段と、 上記制御手段による制御内容を蓄える、上記基板上およ
   び／または上記基板内に形成された記憶手段と、 を含んで構成されることを特徴とする集積回路。
8. 【請求項８】請求項７記載の集積回路において、 上記記憶手段に蓄えられる制御内容を更新する、上記基
   板上および／または上記基板内に形成された更新手段
   と、 ある特定の基準信号を発生して上記フィルタ手段に入力
   する、上記基板上および／または上記基板内に形成され
   た基準信号発生手段と、 上記基準信号に対応して上記フィルタ手段が出力する出
   力信号の振幅を検出する、上記基板上および／または上
   記基板内に形成された振幅検出手段と、 上記更新手段により更新する新たな制御内容を、上記振
   幅検出手段の検出した振幅を用いて決定する、上記基板
   上および／または上記基板内に形成された更新内容決定
   手段と、 のうち少なくとも一つを有すること、 を特徴とする集積回路。
9. 【請求項９】可変コンダクタンスアンプおよび容量を含
   んで構成されるフィルタ手段と、上記可変コンダクタン
   スアンプのコンダクタンス値を制御する制御手段と、を
   含んで構成されるｎ次のフィルタ回路の制御方法におい
   て、 上記フィルタ手段の２次毎の位置における信号を検出
   し、その検出結果に基づいて上記制御手段による制御の
   内容を決定することを特徴とするフィルタ回路の制御方
   法。