JPH0765505A - イコライザ制御装置およびイコライザ制御方法 - Google Patents

Abstract

(57)【要約】 【目的】磁気ディスク装置に係わり、特に、磁気ディス
ク装置で円盤の内周と外周での記録、再生速度が異なる
システムの信号処理系において、読み出し波形に対し最
適な波形整形処理を行うことを目的とする。 【構成】２次のローパスフィルタと、ブースト量を設定
され当該ブースト量にしたがって信号を増幅する増幅器
とを備える信号処理用イコライザ４におけるイコライザ
制御方法であって、前記信号処理用イコライザと実質的
に同一の構成を有する制御用イコライザ５と、前記２次
のローパスフィルタと実質的に同一の構成を有する第３
の２次のローパスフィルタ７とを用い、前記２次のロー
パスフィルタのカットオフ周波数で発振した発振信号を
前記制御用イコライザ５および前記第３の２次のローパ
スフィルタ７に入力し、前記制御用イコライザ５の出力
と前記第３の２次のローパスフィルタ７の出力との振幅
差を検出し、前記検出された振幅差に基づいて、前記信
号処理用イコライザ４および前記制御用イコライザ５の
ブースト量を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気ディスク装置、光
ディスク装置、磁気テープ装置に係わり、特に、磁気デ
ィスク装置で円盤の内周と外周とでデータ記録再生速度
が異なるシステムの信号処理系において、読み出し波形
に対し最適な波形整形処理を行うイコライザ制御方法に
関する。

【０００２】

【従来の技術】磁気ディスクにおいて記録容量を増やす
方法として、「Constant Density Recording」（以下Ｃ
ＤＲと略す）方式が考案されている。ＣＤＲ方式では、
ディスクの内周と外周とで転送速度が変化するため、読
みだし波形を処理する波形整形回路のイコライザの特性
を転送速度に応じて可変とする必要がある。そこで波形
整形回路のイコライザとして、ブースト量を任意に設定
可能なイコライザが用いられている。

【０００３】従来のイコライザ制御方法は、Silicon Sy
stems,Inc,のSSI32F8010のデータシートに記載されてい
る方法がある。従来のイコライザ制御方法について図２
を参照して説明する。図２は、従来のイコライザ制御方
法の概略をブロック図に示したものある。図２におい
て、イコライザ制御装置は、制御を行うマイコン１と、
マイコン１から指示された情報を保持するレジスタ２
と、ディジタル信号をアナログ信号に変換するＤＡＣ
（Digital-Analogue Converter)３、信号処理用イコラ
イザ４と、基準電流源１４とを備える。イコライザ４
は、図２に示すように、例えば、２次のローパスフィル
タと増幅率がＫ倍の増幅器とを備える。Ｋは、マイコン
１により、レジスタ２およびＤＡＣ３を介して指示され
るブースト量であり、磁気ディスクにおいて利用される
場合には、磁気ディスクの外周および内周に対してそれ
ぞれブースト量の値が予め定められている。Ｋ倍の増幅
器は、抵抗やトランジスタなどの素子で構成される電流
制御の増幅器である。

【０００４】図２において、マイコン１は、外周および
内周のそれぞれの転送速度に応じレジスタ２の値を設定
する。ＤＡＣ３は、基準電流源１４の出力を入力とし、
レジスタ２の設定値に応じてブースト制御信号６０を出
力する。前記ブースト制御信号６０により信号処理用イ
コライザ４のブースト量を制御する。

【０００５】

【発明が解決しようとする課題】上記従来技術では、イ
コライザ４を構成するＫ倍の増幅器は、抵抗やトランジ
スタなどの素子で構成されるため、素子や寄生容量には
ばらつきがあるので、実際のブースト量が、設計値より
ずれてしまうことがある。このため、イコライザ特性の
精度が悪くなるという問題点がある。また、温度、電源
電圧等の変動により、素子や寄生容量が変動し、イコラ
イザ回路のブースト量が変動してしまうという問題点が
ある。

【０００６】一方、磁気ディスクは、高速化の傾向にあ
り、転送速度も速くなり、高精度なイコライザが求めら
れる。

【０００７】本発明は、ブースト量を適応制御するイコ
ライザ制御方法と、高精度なイコライザとを提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するために、２次のローパスフィルタと、ブースト量
を設定され当該ブースト量にしたがって信号を増幅する
増幅器とを備える信号処理用イコライザの前記ブースト
量を制御するためのイコライザ制御装置において、前記
信号処理用イコライザと実質的に同一の構成を有する制
御用イコライザと、前記２次のローパスフィルタと実質
的に同一の構成を有する第３の２次のローパスフィルタ
と、予め定めた基準信号の入力を受け付け、当該受け付
けた基準信号を、前記制御用イコライザおよび前記第３
の２次のローパスフィルタに入力させる入力部と、前記
制御用イコライザの出力と前記第３の２次のローパスフ
ィルタの出力との振幅差を検出する振幅差検出回路と、
前記振幅差検出回路により検出された振幅差に基づい
て、前記信号処理用イコライザの前記設定されたブース
ト量を修正する修正手段を備える。前記入力部は、前記
２次のローパスフィルタのカットオフ周波数と同じ周波
数で発振した基準信号を受け付け、前記振幅差検出回路
は、前記制御用イコライザの出力と前記第３の２次のロ
ーパスフィルタの出力とのそれぞれに対応して設けら
れ、それぞれの振幅の最大値を保持する第１および第２
のピークホールド回路と、それぞれ、前記第１および第
２のピークホールド回路の出力に対する第１および第２
の増幅率を有し、該第２の増幅率が、前記第１の増幅率
に対して、前記２次のローパスフィルタのカットオフ周
波数におけるブースト量倍になるように定められた第１
および第２の固定ゲインアンプと、前記第１および第２
の固定ゲインアンプによりそれぞれ増幅された値の差を
求め、振幅差として出力する比較器とを備え、前記修正
手段は、前記比較器において求められた振幅差分を前記
設定されたブースト量に加えることにより、ブースト量
を修正することができる。

【０００９】また、２次のローパスフィルタと、ブース
ト量を設定され当該ブースト量にしたがって信号を増幅
する増幅器とを備える信号処理用イコライザにおけるイ
コライザ制御方法であって、前記信号処理用イコライザ
と実質的に同一の構成を有する制御用イコライザと、前
記２次のローパスフィルタと実質的に同一の構成を有す
る第３の２次のローパスフィルタとを用い、前記２次の
ローパスフィルタのカットオフ周波数と同じ周波数で発
振した発振信号を前記制御用イコライザおよび前記第３
の２次のローパスフィルタに入力し、前記制御用イコラ
イザの出力と前記第３の２次のローパスフィルタの出力
との振幅差を検出し、前記検出された振幅差に基づい
て、前記信号処理用イコライザおよび前記制御用イコラ
イザのブースト量を制御することができる。

【００１０】さらに、イコライザ制御システムとして、
２次のローパスフィルタと、ブースト量を設定され当該
ブースト量にしたがって信号を増幅する増幅器とを備
え、信号処理を行う信号処理用イコライザと、前記信号
処理用イコライザと実質的に同一の構成を有する制御用
イコライザと、前記２次のローパスフィルタと実質的に
同一の構成を有する第３の２次のローパスフィルタと、
予め規定されたブースト量に基づいて、前記信号処理用
イコライザおよび前記制御用イコライザのブースト量を
指示する制御手段と、予め定めた基準信号の入力を受け
付け、当該受け付けた基準信号を、前記制御用イコライ
ザおよび前記第３の２次のローパスフィルタに入力させ
る入力部と、前記制御用イコライザの出力と前記第３の
２次のローパスフィルタの出力との振幅差を検出する振
幅差検出回路と、前記制御手段により指示されたブース
ト量を、前記振幅差検出回路により検出された振幅差に
基づいて、前記イコライザおよび前記制御用イコライザ
のブースト量を修正する修正手段とを有することができ
る。前記イコライザと前記制御用イコライザとを同一の
集積回路に搭載する。

【００１１】

【作用】本発明においては、イコライザを制御するため
の制御用イコライザと２次のローパスフィルタとを設け
る。制御用イコライザは、信号処理用イコライザと実質
的に同一の構成を有する。また、第３の２次のローパス
フィルタは、前記２次のローパスフィルタと実質的に同
一の構成を有する。

【００１２】入力部では、基準信号の入力を受け付け、
当該受け付けた基準信号を、前記制御用イコライザおよ
び前記第３の２次のローパスフィルタに入力させる。

【００１３】制御用イコライザおよび前記第３の２次の
ローパスフィルタは、入力部により入力された信号をそ
れぞれ信号処理して出力する。

【００１４】振幅差検出回路では、前記制御用イコライ
ザの出力と前記第３の２次のローパスフィルタの出力と
の振幅差を検出する。この検出された振幅差は、前記制
御用イコライザの増幅器での増幅による。修正手段で
は、前記振幅差検出回路により検出された振幅差に基づ
いて、前記イコライザおよび前記制御用イコライザのブ
ースト量を修正する。すなわち、実際に検出した振幅差
は、素子等の設計値のバラツキや温度変化により増幅器
の増幅率が異なるので、設定した増幅率による振幅差と
異なる。このため、実際に検出した振幅差から希望する
増幅率になるようにブースト量を修正する。

【００１５】このように、イコライザを制御するための
制御用イコライザと２次のローパスフィルタとを介して
信号処理後、実際に振幅差を求めることにより、設定し
たブースト量になるようにブースト量を変更するように
できる。

【００１６】また、前記振幅差検出回路は、第１および
第２のピークホールド回路と、第１および第２の固定ゲ
インアンプと、比較器とを備える場合には、以下に示す
ように動作する。

【００１７】入力部は、前記２次のローパスフィルタの
カットオフ周波数と同じ周波数で発振した基準信号を、
前記制御用イコライザおよび前記第３の２次のローパス
フィルタに入力させる。第１および第２のピークホール
ド回路は、前記制御用イコライザの出力と前記第３の２
次のローパスフィルタの出力とのそれぞれに対応して設
けられ、それぞれの振幅の最大値を保持する。第１およ
び第２の固定ゲインアンプは、第２の増幅率が、前記第
１の増幅率に対して、前記２次のローパスフィルタのカ
ットオフ周波数におけるブースト量倍になるように定め
られている。第１および第２の固定ゲインアンプの増幅
率の比を、前記制御用イコライザの増幅器の増幅率を等
しくなるように設定することで、固定アンプにおける素
子等のバラツキは打ち消しあうことができ、固定アンプ
における増幅率の比は理論的な増幅率の比となる。

【００１８】比較器では、前記第１および第２の固定ゲ
インアンプによりそれぞれ増幅された値の差を求め、振
幅差として出力する。理論的に増幅された出力と実際の
増幅器によって増幅された出力との差を検出することに
より、結局増幅器のバラツキに対応した振幅値が検出で
きる。前記修正手段は、前記比較器において求められた
振幅差分を前記設定されたブースト量に加えることによ
り、ブースト量を修正する。これにより、ブースト量
は、増幅器のバラツキに対応した振幅値分を打ち消しあ
うように設定されるので、希望するブースト量に設定で
きる。また、増幅器の増幅率が電流制御できる場合に
は、基準電流源を修正することによりブースト量を修正
できる。

【００１９】

【実施例】本発明によるイコライザ制御装置のブロック
図を図１に示し、図１を参照して説明する。

【００２０】本システムは、マイコン１、レジスタ２、
ＤＡＣ３、信号処理用イコライザ４、制御用イコライザ
５、発振器６、２次ローパスフィルタ７、振幅差検出回
路８、ループフィルタ５３を有する。信号処理用イコラ
イザ４は、２次のローパスフィルタと、ブースト量を設
定され当該ブースト量にしたがって信号を増幅する増幅
器とを備える。信号処理用イコライザ４のブースト量を
制御するための制御部１００を有する。制御部１００
は、前記２次のローパスフィルタと前記増幅器との同一
の素子により構成される、第２の２次のローパスフィル
タと増幅器とを備える制御用イコライザ５と、前記２次
のローパスフィルタと同一の素子により構成される第３
の２次のローパスフィルタ７と、信号の入力を受け付
け、当該受け付けた信号を、前記制御用イコライザおよ
び前記第３の２次のローパスフィルタに入力させる入力
部１０１と、前記制御用イコライザ５の出力と前記第３
の２次のローパスフィルタ７の出力との振幅差を検出す
る振幅検出回路８と、前記振幅検出回路により検出され
た振幅差に基づいて、前記信号処理用イコライザ４およ
び前記制御用イコライザ５のブースト量を修正する修正
手段とを備える。修正手段は、ブースト量を制御するた
めのマイコン１と、マイコン１からのブースト量を一時
的に蓄積するレジスタ２と、指示されたブースト量をデ
ィジタル値からアナログ値に変換するＤＡＣ３と、振幅
検出回路８からの出力を受けて、ＤＡＣ３に指示する、
ブースト量制御ループの位相補償用のループフィルタ５
３とを備える。信号処理用イコライザ４、制御用イコラ
イザ５および２次ローパスフィルタ７は同一チップ上に
構成することで、温度条件等の外部条件が同じになるよ
うにする。また、制御用イコライザ５、２次ローパスフ
ィルタ７のポール周波数は、信号処理用イコライザ４の
ポール周波数と等しくする。ポール周波数とは、２次ロ
ーパスフィルタのカットオフ周波数である。発振器６
は、制御用イコライザ５および２次ローパスフィルタ７
のポール周波数と同じ周波数の正弦波を出力し、発振器
６の出力信号を基準信号として入力部１０１において受
け付け、制御用イコライザ５および２次ローパスフィル
タ７の入力とする。振幅差検出回路８は、制御用イコラ
イザ５の出力と２次ローパスフィルタ７の出力を入力と
し、制御用イコライザ５の出力振幅と２次ローパスフィ
ルタ７の出力振幅の差を電流に変換して出力する。振幅
差検出回路８は、ピークホールド回路９および１０、固
定ゲインアンプ１１および１２、電圧／電流変換回路１
３、基準電流源１４、電流加算器１５を備える。ピーク
ホールド回路９および１０は、制御用イコライザ５の出
力と前記第３の２次のローパスフィルタ７の出力とのそ
れぞれに対応して設けられ、それぞれの振幅の最大値を
保持する。固定ゲインアンプ１１および１２は、前記ピ
ークホールド回路によりそれぞれ保持された振幅の最大
値をそれぞれ増幅する。また、固定ゲインアンプ１１お
よび１２の増幅率を、前記第３の２次のローパスフィル
タの出力の最大値を増幅する増幅率が、前記制御用イコ
ライザの出力の最大値を増幅する増幅率に対して、前記
２次のローパスフィルタのカットオフ周波数におけるブ
ースト量倍になるように定めておく。電圧／電流変換回
路１３は、ここでは比較器として作用し、固定ゲインア
ンプによりそれぞれ増幅された値の差を求め、振幅差を
電流値に変換して出力する。基準電流源１４は、信号処
理用イコライザ４および制御用イコライザ５のブースト
量に応じて予め定めた電流値を出力する。電流加算器１
５では、基準電流源１４からの電流値と電圧／電流変換
回路１３とを加算して出力する。振幅差検出回路８の出
力をループフィルタ５３を通し、制御用イコライザ５の
ブースト量を制御する。マイコン１は、信号処理用イコ
ライザ４のブースト量をレジスタ２に書き込む。マイコ
ン１からのブースト量の指示は、信号処理用イコライザ
４に入力する入力信号の周波数に従って予め定められて
いるブースト量を指示する。例えば、磁気ディスクシス
テムにおいてイコライザを利用する場合には、磁気ディ
スクの内周と外周により周波数および振幅が異なるの
で、それに対応させてブースト量をあらかじめ規定して
おく。ＤＡＣ３は、振幅差検出回路８からの基準電流値
を入力し、レジスタ２の設定値に応じたブースト量制御
信号６０を出力する。ＤＡＣ３は、振幅差検出回路８か
らの基準電流値にレジスタ２の設定値を乗じて、ブース
ト制御信号６０として信号処理用イコライザ４のブース
ト量を制御する。

【００２１】以下、本発明の実施例を図１、図３〜図７
を参照して説明する。

【００２２】図１において、イコライザ制御装置の各ブ
ロックは、図３、図４、図５および図７に示すような回
路により構成される。まず、各回路の構成を説明した後
で全体の作用を説明する。

【００２３】まず、ブースト量について説明しておく。
図６に、制御用イコライザ５および信号処理用イコライ
ザ４の周波数−ゲイン特性を示す。図６において、実線
は、ブースト量にしたがって増幅した場合のゲイン特性
を示し、一点鎖線は、増幅しない場合の２次ローパスフ
ィルタのみのゲイン特性を示す。一点鎖線で示す増幅し
ない場合のゲイン特性において、−３ｄＢとなる周波数
をカットオフ周波数ｆｃとし、カットオフ周波数ｆｃに
おける増幅時と増幅しない場合のゲイン差がブースト量
である。このブースト量は、図３に示すような回路構成
の場合には、以下に示す数式により求めることができ
る。

【００２４】図３は、図１における信号処理用イコライ
ザ４および制御用イコライザ５の構成例を示している。
図３に示すイコライザ回路は、トランスコンダクタンス
アンプ１６、１７、１８および１９と、容量２０、２
１、２２および２３と、可変ゲインアンプ２４とを有す
る。トランスコンダクタンスアンプ１６、１７、１８お
よび１９の相互コンダクタンスをｇｍ１、可変ゲインア
ンプ２４のゲインをｋ、容量２０〜２３の容量値をｃ１
とする。図３に示すイコライザ回路の伝達関数Ｔ（Ｓ）
は次式のようになる。

【００２５】

【数１】

【００２６】また、図３におけるイコライザのブースト
量Ｂは、イコライザ特性から決まる定数αを用いて、

【００２７】

【数２】

【００２８】となる。イコライザのブースト量Ｂは、可
変ゲインアンプ２４のゲインｋを制御することで可変す
ることができる。

【００２９】また、図４は、図３に示す可変ゲインアン
プ２４の構成例を示している。図４における可変ゲイン
アンプは、バイポーラトランジスタ２５および２６、抵
抗２７および２８、可変電流源２９を備える。抵抗２７
および２８の抵抗値をＲＬ、可変電流源２９の電流をｉ
４、電子の電荷をｑ、ボルツマン定数をｋ１、絶対温度
をＴとする。可変ゲインアンプのゲインｋは次式のよう
に表される。

【００３０】

【数３】

【００３１】このように、可変ゲインアンプのゲインｋ
は、可変電流源２９の電流値ｉ４を制御することで可変
となる。

【００３２】また、図５は、図３におけるトランスコン
ダクタンスアンプの構成例を示す。トランスコンダクタ
ンスアンプは、バイポーラトランジスタ３０および３
１、電流源３２、３３および３４を備える。図５におい
て、トランスコンダクタンスアンプは、入力信号ＩＮＸ
およびＩＮＹを入力し、ＯＵＴＸおよびＯＵＴＹを出力
する。電流源３３および３４の電流値をｉ５、電流源３
２の電流値をｉ５の２倍の２×ｉ５とすると、トランス
コンダクタンスアンプの相互コンダクタンスｇｍは、

【００３３】

【数４】

【００３４】と表される。

【００３５】図７に、図１におけるピークホールド回路
９および１０の構成例を示す。ピークホールド回路は、
全波整流回路６１、バッファ６２およびローパスフィル
タ６３を備える。全波整流回路６１は、バイポーラトラ
ンジスタ４１、４２および電流源４４から構成される。
バッファ６２は、バイポーラトランジスタ４３および抵
抗４５から構成される。ローパスフィルタ６３は、抵抗
４６および容量４７から構成される。ピークホールド回
路の入力信号は、全波整流回路６１を通して全波整流さ
れ、バッファ６２、ローパスフィルタ６３を通して入力
信号のピーク値を出力する。この場合、ピークホールド
回路９では、制御用イコライザ５からの出力の最大値を
保持し、ピークホールド回路１０では、２次のローパス
フィルタ７からの出力の最大値を保持する。

【００３６】つぎに、本発明の作用について図１を参照
して説明する。

【００３７】図１において、信号処理用イコライザ４
は、前述したような回路を構成し、処理すべき信号を入
力し、設定されたブースト量にしたがってイコライジン
グを行う。制御部では、マイコン１がブースト量を出力
し、レジスタ２とＤＡＣ３とを介して信号処理用イコラ
イザ４および制御用イコライザ５にブースト量を修正す
る。入力部１０１では、発振器６から安定した、ポール
周波数と同じ周波数の正弦波の信号を受け付け、制御用
イコライザ７および２次のローパスフィルタ７に入力す
る。制御用イコライザ７および２次のローパスフィルタ
７では、ポール周波数の信号を信号処理しそれぞれ出力
する。ピークホールド回路９は、制御用イコライザ５か
らの信号を入力とし、制御用イコライザ５の出力信号の
振幅値Ｖｂを出力する。ピークホールド回路１０は、２
次ローパスフィルタ７からの信号を入力とし、２次ロー
パスフィルタの出力信号の振幅値Ｖａを出力する。

【００３８】固定ゲインアンプ１１および１２では、固
定ゲインアンプ１１のゲインｂと、固定ゲインアンプ１
２のゲインａとを以下に示すように設定しておく。制御
用イコライザ５の設定ブースト量をＢ倍とすると、

【００３９】

【数５】

【００４０】となるようにあらかじめ設定しておく。固
定ゲインアンプは、２次のローパスフィルタ７の出力を
増幅する増幅率ａが、制御用イコライザ５の出力を増幅
する増幅率ｂに対して、前記２次のローパスフィルタの
カットオフ周波数におけるブースト量Ｂに等しくなるよ
うに定める。固定ゲインアンプの増幅率の比を、増幅器
の増幅率と等しくなるように設定することで、固定アン
プにおける素子等のバラツキは打ち消しあうことがで
き、固定アンプにおける増幅は理論的な増幅となる。
ここで、素子等のバラツキにより設定値と異なる、実回
路上における制御用イコライザ５の実際のブースト量を
Ｂ´倍とすると、振幅値Ｖａと振幅値Ｖｂとは以下に示
すの関係になる。

【００４１】

【数６】

【００４２】固定ゲインアンプ１１は、ピークホールド
回路９の出力Ｖｂを入力とし、入力をｂ倍にして出力す
る。固定ゲインアンプ１２はピークホールド回路１０の
出力Ｖａを入力とし、入力をａ倍にして出力する。

【００４３】電圧／電流変換回路１３では、固定ゲイン
アンプ１１および１２の出力を入力とし、２つの入力の
差電圧を電流に変換して出力する。電圧／電流変換回路
１３の変換係数を正の定数Ｇとし、電圧／電流変換回路
１３の出力信号をｉ１とすると、出力信号ｉ１以下に示
す式で表すことができる。

【００４４】

【数７】

【００４５】数１および数２を数３に代入すると、

【００４６】

【数８】

【００４７】となる。

【００４８】電流加算器１５では、基準電流源１４の出
力電流と電圧／電流変換回路１３の出力電流との差を出
力する。電流加算器１５の出力電流をｉ３、基準電流源
１４の出力電流をｉ２とすると、電流加算器１５の出力
電流ｉ３は以下に示すように表せる。

【００４９】

【数９】

【００５０】この電流加算器１５の出力電流ｉ３をルー
プフィルタ５３を通し、ループフィルタ５３の出力で制
御用イコライザ５のブースト量をフィードバック制御す
る。ループフィルタ５３は、ブースト量制御ループの位
相補償用である。数５に示すように、制御用イコライザ
５のブースト量Ｂ´が設定ブースト量Ｂより大きいと
き、電流加算器１５の出力電流ｉ３は小さくなり、制御
用イコライザ５および信号処理用イコライザ４のブース
ト量を小さくするように制御がかかる。また、制御用イ
コライザ５のブースト量Ｂ´が設定ブースト量Ｂより小
さいとき、電流加算器１５の出力電流ｉ３は大きくな
り、制御用イコライザ５および信号処理用イコライザ４
のブースト量を大きくするように制御がかかる。したが
って、素子ばらつき、寄生容量、温度、電源電圧変動に
より制御用イコライザ５および信号処理用イコライザ４
のブースト量Ｂ´が設定ブースト量Ｂからずれても設定
ブースト量Ｂになるようにフィードバック制御がかか
る。従ってブースト量の精度は、設定ブースト量の精
度、すなわち固定ゲインアンプ１１、１２のゲインの比
精度で決めることができる。

【００５１】ＤＡＣ３は、電流加算器１５の出力電流ｉ
３を入力とし、レジスタ２の設定値に応じてｉ３を任意
倍し、ブースト制御信号６０を出力する。ブースト制御
信号６０により信号処理用イコライザ４のブースト量を
制御する。制御用イコライザ５では、ポール周波数にお
けるブースト量を設定するために、ループフィルタ５３
を介してそのまま基準電流値にしたがってブースト量が
設定される。信号処理用イコライザ４では、入力する信
号を処理するためにマイコン１から指示されるブースト
量に従い、素子等のバラツキによる変動は、基準電流値
を変更することにより補償することができる。

【００５２】以上説明したように、振幅差検出回路８
は、制御用イコライザ５と２次ローパスフィルタ７との
出力信号の振幅差を検出することで制御用イコライザ５
のブースト量を検出し、ブースト量設定値からのばらつ
き量を出力する。振幅差検出回路８の出力で制御用イコ
ライザ５のブースト量をフィードバック制御することで
制御用イコライザ５のブースト量は素子、寄生容量ばら
つき、温度、電源電圧変動によらず設定ブースト量と等
しくなるように制御される。また、信号処理用イコライ
ザ４を制御用イコライザ５、２次ローパスフィルタ７と
同一チップ上で構成することで信号処理用イコライザ４
と制御用イコライザ５のばらつきは同じとなる。ＤＡＣ
３は振幅差検出回路８の出力を基準としてブースト制御
信号６０を生成し、前記ブースト制御信号６０で信号処
理用イコライザ４のブースト量を制御することで信号処
理用イコライザ４のブースト量は、制御用イコライザ５
のブースト量と同じように、素子、寄生容量ばらつき、
温度、電源電圧変動によらないように制御される。

【００５３】つぎに、図８を参照して第２の実施例を説
明する。図８は、図１における構成における、固定ゲイ
ンアンプ１１、１２、電圧／電流変換回路１３、基準電
流源１４、電流加算器１５およびループフィルタ５３の
代わりに、ＡＤＣ６４および６５、ＲＡＭ６６、レジス
タ６７およびＤＡＣ６８を備えている。

【００５４】図８において、ＡＤＣ６４は、ピークホー
ルド回路９の出力をディジタル値に変換し、ＡＤＣ６５
は、ピークホールド回路１０の出力をディジタル値に変
換する。ＲＡＭ６６には、制御用イコライザ５のブース
ト量設定値を記録しておく。マイコン１は、ＡＤＣ６４
および６５の出力を入力とし、ＡＤＣ６４と、ＡＤＣ６
５との出力の差分を計算することで制御用イコライザの
ブースト量の設定値からのずれを検出し、ＲＡＭ６６の
記録されたブースト量設定値から差し引いた値をレジス
タ６７に書き込む。ＤＡＣ６８は、レジスタ６７に書き
込まれた値をアナログ値に変換し、制御用イコライザ５
のブースト量を制御することで、制御用イコライザ５の
ブースト量はブースト量設定値Ｂになるように制御がか
かる。ＤＡＣ３は、ＤＡＣ６８の出力を基準とし、信号
処理用イコライザ４のブースト量を制御することで信号
処理用イコライザ４のブースト量を安定にすることがで
きる。

【００５５】また、図９は、本発明を磁気ディスクに適
用した場合のシステム構成図を示す。図９におけるシス
テムは、データを記録しておくディスク円盤４８、信号
の増幅を行うRead/Writeアンプ４９、信号処理を行う信
号処理ブロック５０、データのコントロールを行うハー
ドディスクコントローラ（以下ＨＤＣと略す）５１、デ
ータのやり取りを行うインターフェイス（以下Ｉ／Ｆと
略す）５２、ＨＤＣ５１およびＩ／Ｆ５２の制御を行う
マイコン１、ボイスコイルモータ（以下ＶＣＭと略す）
５４、ＶＣＭ５４の制御を行うＶＣＭ制御回路５５、お
よび、データの処理を行うホスト５６で構成される。ま
た、信号処理ブロック５０は、信号振幅を一定にするオ
ートマチックゲインコントロール（以下ＡＧＣと略す）
アンプ５７、本発明の制御対象となる信号処理用イコラ
イザ４、信号処理用イコライザ４のブースト量を制御す
る制御部１００、制御部１００に発振信号を入力するた
めの発振器６、データに同期したクロックを生成するデ
ータセパレータ５８、および、記録符号の符号化／復号
化を行うエンコーダ／デコーダ（以下ＥＮＤＥＣと略
す）５９を備える。

【００５６】ディスク円盤４８に記録されているデータ
は、Read/Writeアンプ４９で増幅され信号処理ブロック
５０に入力される。信号処理ブロック５０に入力された
信号は、ＡＧＣアンプ５７で一定振幅に増幅され、信号
処理用イコライザ４で波形整形処理し、データセパレー
タ５８でデータとクロックに分離し、ＥＮＤＥＣ５９で
復号して、データをＨＤＣ５１に送る。信号処理用イコ
ライザ４は、前述のように、制御部によりブースト量が
制御される。

【００５７】以上のように構成することで、磁気ディス
クシステムに本発明のイコライザを適用できる。

【００５８】つぎに、本発明のイコライザを信号処理用
ＬＳＩに配置する場合の配置例を図１０および図１１に
示す。

【００５９】図１０に示すＬＳＩは、信号処理ブロック
を１チップにまとめたものであり、入力信号を一定振幅
に増幅するＡＧＣアンプ５７、前述の信号処理用イコラ
イザ４、制御用イコライザ５、データに同期したクロッ
クを生成するデータセパレータ５８、記録符号の符号化
／復号化を行うＥＮＤＥＣ５９、および、ライトクロッ
ク生成用シンセサイザ６０を備える。図１０において
は、制御用イコライザ５に外部リファレンス信号を入力
するための入力ピンＲＥＦＣＬＫ６１を備える。ＲＥＦ
ＣＬＫ６１は、前述の入力部１０１に相当し、発振器６
からの安定した周波数の発振信号を入力する。制御用イ
コライザ５は、ＲＥＦＣＬＫ６１に入力された信号によ
りブースト量制御信号を発生させて信号処理用イコライ
ザ４のブースト量を制御する。

【００６０】また、図１１に示すＬＳＩは、信号処理ブ
ロックを１チップにまとめたものであり、入力信号を一
定振幅に増幅するＡＧＣアンプ５７、前述の信号処理用
イコライザ４、制御用イコライザ５、データに同期した
クロックを生成するデータセパレータ５８、記録符号の
符号化／復号化を行うＥＮＤＥＣ５９、および、ライト
クロック／リファレンス信号生成用シンセサイザ６０を
備える。図１１においては、制御用イコライザ５はシン
セサイザ６０の出力信号をリファレンス信号として入力
する。この場合、制御用イコライザ５は、ＬＳＩ内部で
リファレンス信号を受けることができるため外部リファ
レンス信号の入力ピンを必要としない。

【００６１】以上のように、信号処理ブロックを１チッ
プにまとめてＬＳＩにすることができ、同一チップ上に
構成することで、温度条件等の外部条件が同じにでき
る。

【００６２】

【発明の効果】本発明に依れば、イコライザを構成する
素子、寄生容量ばらつき、温度、電源電圧変動によるブ
ースト量の変動を抑えることができ、それにより高精度
なブースト特性を得るイコライザ制御方法およびイコラ
イザを実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成図。

【図２】従来のイコライザ制御方法の構成図。

【図３】図１のイコライザの構成図。

【図４】図３の可変ゲインアンプの構成図。

【図５】図３におけるトランスコンダクタンスアンプの
構成図。

【図６】イコライザにおける周波数−ゲイン特性を示す
グラフ。

【図７】図１におけるピークホールド回路の構成図。

【図８】本発明の一実施例の構成図。

【図９】本発明を用いたシステムの構成図。

【図１０】本発明を用いた信号処理ＬＳＩのピン配列
図。

【図１１】本発明を用いた信号処理ＬＳＩのブロック構
成図。

【符号の説明】

１…マイコン、２…レジスタ、３…ＤＡＣ、４…信号処
理用イコライザ、５…制御用イコライザ、６…発振器、
７…２次ローパスフィルタ、８…振幅差検出回路、９、
１０…ピークホールド回路、１１、１２…固定ゲインア
ンプ、１３…電圧／電流変換回路、１４…基準電流源、
１５…電流加算器、５３…ループフィルタ、６０…ブー
スト制御信号。

フロントページの続き (72)発明者 長谷 健一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 淡野 公一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 渡辺 国夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 広岡 嗣喜 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 奈良 孝 群馬県高崎市西横手町111番地 株式会社 日立製作所汎用半導体本部内 (72)発明者 白石 和久 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

Claims (5)

【特許請求の範囲】
1. 【請求項１】２次のローパスフィルタと、ブースト量を
   設定され当該ブースト量にしたがって信号を増幅する増
   幅器とを備える信号処理用イコライザの前記ブースト量
   を制御するためのイコライザ制御装置において、 前記信号処理用イコライザと実質的に同一の構成を有す
   る制御用イコライザと、 前記２次のローパスフィルタと実質的に同一の構成を有
   する第３の２次のローパスフィルタと、 予め定めた基準信号の入力を受け付け、当該受け付けた
   基準信号を、前記制御用イコライザおよび前記第３の２
   次のローパスフィルタに入力させる入力部と、 前記制御用イコライザの出力と前記第３の２次のローパ
   スフィルタの出力との振幅差を検出する振幅差検出回路
   と、 前記振幅差検出回路により検出された振幅差に基づい
   て、前記信号処理用イコライザの前記設定されたブース
   ト量を修正する修正手段を備えることを特徴とするイコ
   ライザ制御装置。
2. 【請求項２】請求項１において、前記入力部は、前記２
   次のローパスフィルタのカットオフ周波数と同じ周波数
   で発振した基準信号を受け付け、 前記振幅差検出回路は、 前記制御用イコライザの出力と前記第３の２次のローパ
   スフィルタの出力とのそれぞれに対応して設けられ、そ
   れぞれの振幅の最大値を保持する第１および第２のピー
   クホールド回路と、 それぞれ、前記第１および第２のピークホールド回路の
   出力に対する第１および第２の増幅率を有し、該第２の
   増幅率が、前記第１の増幅率に対して、前記２次のロー
   パスフィルタのカットオフ周波数におけるブースト量倍
   になるように定められた第１および第２の固定ゲインア
   ンプと、 前記第１および第２の固定ゲインアンプによりそれぞれ
   増幅された値の差を求め、振幅差として出力する比較器
   とを備え、 前記修正手段は、前記比較器において求められた振幅差
   を前記設定されたブースト量に加えることにより、ブー
   スト量を修正することを特徴とするイコライザ制御装
   置。
3. 【請求項３】２次のローパスフィルタと、ブースト量を
   設定され当該ブースト量にしたがって信号を増幅する増
   幅器とを備える信号処理用イコライザにおけるイコライ
   ザ制御方法であって、 前記信号処理用イコライザと実質的に同一の構成を有す
   る制御用イコライザと、前記２次のローパスフィルタと
   実質的に同一の構成を有する第３の２次のローパスフィ
   ルタとを用い、 前記２次のローパスフィルタのカットオフ周波数と同じ
   周波数で発振した発振信号を前記制御用イコライザおよ
   び前記第３の２次のローパスフィルタに入力し、 前記制御用イコライザの出力と前記第３の２次のローパ
   スフィルタの出力との振幅差を検出し、 前記検出された振幅差に基づいて、前記信号処理用イコ
   ライザおよび前記制御用イコライザのブースト量を制御
   することを特徴とするイコライザ制御方法。
4. 【請求項４】２次のローパスフィルタと、ブースト量を
   設定され当該ブースト量にしたがって信号を増幅する増
   幅器とを備え、信号処理を行う信号処理用イコライザ
   と、 前記信号処理用イコライザと実質的に同一の構成を有す
   る制御用イコライザと、 前記２次のローパスフィルタと実質的に同一の構成を有
   する第３の２次のローパスフィルタと、 予め規定されたブースト量に基づいて、前記信号処理用
   イコライザおよび前記制御用イコライザのブースト量を
   指示する制御手段と、 予め定めた基準信号の入力を受け付け、当該受け付けた
   基準信号を、前記制御用イコライザおよび前記第３の２
   次のローパスフィルタに入力させる入力部と、 前記制御用イコライザの出力と前記第３の２次のローパ
   スフィルタの出力との振幅差を検出する振幅差検出回路
   と、 前記制御手段により指示されたブースト量を、前記振幅
   差検出回路により検出された振幅差に基づいて、前記イ
   コライザおよび前記制御用イコライザのブースト量を修
   正する修正手段とを有することを特徴とするイコライザ
   制御システム。
5. 【請求項５】請求項４において、前記信号処理用イコラ
   イザと前記制御用イコライザとを同一の集積回路に搭載
   したことを特徴とするイコライザ制御システム。