JPH0661350A - 半導体集積回路のレイアウト処理方法 - Google Patents

Abstract

(57)【要約】 【目的】標準セル列上を通過する配線数に対して標準セ
ル列上の配線通過可能位置数が足りている場合、配線が
迂回せず配線長が長くならないような半導体集積回路の
レイアウト処理方法を提供する。 【構成】ステップ１で標準セルを配置後、ステップ２で
標準セルを並べて配置することによって、標準セル列を
構成する。次にステップ３で、各標準セル列上を通過す
る配線に必要な位置数を算出し、ステップ４で各標準セ
ル列上の配線通過可能位置数を算出する。そしてステッ
プ５で、フィードスルーセルを挿入する。このとき、ス
テップ３で算出した配線に必要な位置数と、ステップ４
で算出した配線通過可能位置数とを比較し、配線に必要
な位置数に対して配線通過可能位置数が足りている場合
でも、フィードスルーセルを挿入する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路のレイ
アウト処理方法に関し、特にスタンダードセルにおいて
標準セル列上を配線が通過する場合のレイアウト処理方
法に関する。

【０００２】

【従来の技術】従来の半導体集積回路のレイアウト処理
方法では、スタンダードセルにおいて標準セル列上を配
線が通過する場合、以下のようにして処理していた。

【０００３】標準セル列上には、配線が通過可能な位置
と、配線が通過不可能な位置とがある。配線が通過不可
能な位置とは、デザインルール上配線が通過できない場
所や、標準セル列上の標準セル内で既に配線層が使用さ
れている部分をいう。

【０００４】そこで、標準セル列上を通過する配線数
と、標準セル列上の配線通過可能な位置数とを算出し、
標準セル列上を通過する配線数に対して、標準セル列上
の配線通過可能な位置数が足りている場合、配線長がで
きるだけ小さくなるような配線通過可能位置で配線を行
っていた。

【０００５】また、上記標準セル列上に、標準セル列上
を通過する配線数に対して配線通過可能な位置数が足り
ない場合には、セル上通過の配線を行うためのダミーセ
ルとして使用するフィードスルーセルを、配線通過可能
な位置が不足している分だけ、配線長ができるだけ小さ
くなるような標準セル列上の位置へ挿入し、そのフィー
ドスルーセル上で配線を行っていた。

【０００６】しかし、標準セル列上を通過する配線数に
対して、標準セル列上の配線通過可能な位置数が等し
い、あるいは若干多い場合には、配線通過可能位置が端
子から離れた場所にあってもその上を通過させるので、
結果的に配線が迂回してしまっていた。

【０００７】図４を用いて説明する。図４は、標準セル
を配置し標準セルを並べて配置することによって標準セ
ル列１０１，１０２，１０３を構成するスタンダードセ
ルである。今、標準セル列１０１上の標準セル上の端子
１０８〜１１５から、標準セル列１０３上の端子１１６
〜１２３までを配線する。

【０００８】このとき、標準セル列１０２上を通過する
配線数は８本なので、標準セル列１０２上の配線に必要
な位置数は、８ケ所である。それに対し、標準セル列１
０２上の配線通過可能な位置数は１２４〜１３１の８ケ
所である。つまり、標準セル列上を通過する配線に必要
な位置数に対して、標準セル列上の配線通過可能な位置
数は満足している。よって、配線長ができるだけ小さく
なるよな標準セル列上の配線通過可能位置上を通過して
各配線を行う。

【０００９】例えば、標準セル１０４上の端子１１１か
ら、標準セル１０６上の端子１１９までを配線する。そ
こで、配線長ができるだけ小さくなる配線通過可能位置
を上記８ケ所の中から探し、その中で配線長が最小にな
る配線通過可能位置１２４上で配線を行う。しかし、標
準セル列１０４上の端子１１１は、標準セル列１０６上
の端子１１９と直線上にありながら、標準セル列１０２
の中央部が配線通過不可能な位置のため、端子から離れ
た配線通過可能位置１２４でセル上通過配線を行ってい
た。

【００１０】

【発明が解決しようとする課題】この従来の半導体集積
回路のレイアウト処理方法では、標準セル列上を配線が
通過する場合、標準セル列上を通過する配線数に対し
て、標準セル列上の配線通過可能な位置数が足りている
場合、配線通過可能位置で配線を行っていた。

【００１１】しかし、このような方法では、標準セル上
を通過する配線数に対して、標準セル列上の配線通過可
能位置数が等しい、あるいは若干多い場合には、端子か
ら配線通過可能位置が端子から離れた場所にあっても、
その上を通過させるので、配線経路は迂回し、配線長は
大きくなってしまった。このため、配線領域幅が拡大す
るという問題点があった。

【００１２】

【課題を解決するための手段】本発明は、標準セル列を
含むスタンダードセルのレイアウト設計において、標準
セルを配置する手段と、各標準セル列上を通過する配線
に必要な位置数を算出する手段と、各標準セル列上の配
線通過可能位置数を算出する手段と、上記算出された、
配線に必要な位置数と配線通過可能位置数とを比較する
手段と、標準セル上通過の配線を行うためのダミーセル
として使用するフィードスルーセル数を算出する手段
と、上記標準セルを配置する手段の中で、上記フィード
スルーセルを標準セル列に挿入する手段と、上記標準セ
ル間を配線する手段とを有し、上記標準セル列上を通過
する配線を行う場合、標準セル列上を通過する配線数よ
り、配線通過可能位置数が多くなるように、上記フィー
ドスルーセルを挿入する手段とを有している。

【００１３】

【実施例】次に本発明について図面を参照して説明す
る。

【００１４】図１は、本発明の第１の実施例を説明する
フロー図である。図２は、本実施例を用いた半導体チッ
プのレイアウト図である。

【００１５】本実施例のフィードスルーセル挿入方法
は、図１に示すフロー図のように、ステップ１で標準セ
ルを配置後、ステップ２で標準セルを並べて配置するこ
とによっで、標準セル列を構成する。次にステップ３
で、各標準セル列上を通過する配線に必要な位置数を算
出し、ステップ４で各標準セル列上の配線通過可能位置
数を算出する。そしてステップ５で、フィードスルーセ
ルを挿入する。このとき、ステップ３で算出した配線に
必要な位置数と、ステップ４で算出した配線通過可能位
置数とを比較し、配線に必要な位置数に対して配線通過
可能位置数が足りている場合でも、フィードスルーセル
を挿入する。ステップ６で、全ての標準セル列について
配線に必要な位置数、および配線通過可能位置数を算出
したかどうかを判断し、全ての標準セル列について算出
するまで処理を実行する。全ての標準セル列について処
理を実行したら、ステップ７で配線を行う。

【００１６】図２は、本第１の実施例を用いた半導体チ
ップのレイアウト図で、Ａは配線前、Ｂは配線後の図で
ある。

【００１７】両図とも標準セルを並べて配置することに
よって、標準セル列１１〜１３を構成している。

【００１８】まずＡ図において、標準セル列１１上の端
子１８〜２５から、標準セル列１３上の端子２６〜３３
までを配線しようとする。このとき、標準セル列１２上
を通過する配線数は８本なので、配線に必要な標準セル
列１２上の位置数は８ケ所である。それに対し、標準セ
ル列１２上の配線通過可能な位置数は３４〜４１の８ケ
所ある。つまり、標準セル列上を通過する配線に必要な
位置数に対して、標準セル列上の配線通過可能な位置数
は満足している。

【００１９】しかし、標準セル列上を通過する配線に必
要な位置数より、標準セル列上の配線通過可能な位置数
を多くするため、標準セル列上１２上へフィードスルー
セル５１〜５８を挿入する。すると、標準セル列１１上
の端子１８〜２５から標準セル列１３上の端子２６〜３
３までの各配線は、配線長ができるだけ小さくなるよう
な配線通過可能位置上を通過して配線を行うので、挿入
したフィードスルーセル上を通過する。

【００２０】例えば、標準セル１４上の端子２１から、
標準セル１６上の端子２９までを配線する。そこで、配
線長ができるだけ小さくなる配線通過可能位置を、元々
存在した標準セル列上の配線通過可能位置８ケ所と、挿
入したフィードスルーセル８ケ所の計１６ケ所の中から
探し、その中で配線長が最小になるフィードスルーセル
５１上で配線を行う。これにより、フィードスルーセル
を挿入した配線では、配線長がより最小となる配線を行
うことが可能であるといえる。よって配線の引き回しを
するこたがなく、配線領域幅を縮小する効果がある。

【００２１】図３は、本発明の第２の実施例のフロー図
である。本第２の実施例では、図３に示すフロー図のよ
うに、ステップ６１で標準セルを配置後、ステップ６２
で標準セルを並べて配置することによって、標準セル列
を構成する。次にステップ６３で、各標準セル列上を通
過する配線に必要な位置数を、またステップ６４で各標
準セル列上の配線通過可能位置数をチップ内の全ての標
準セル列において算出する。そしてステップ６５で、ス
テップ６３で算出した各標準セル列上の配線に必要な位
置数から、ステップ６４で算出した各標準セル列上の配
線通過可能位置数を引いた数を算出し、その数が既定値
を越えるかどうかを判断する。 既定値を越えるという
ことは、その標準セル列上の配線通過可能位置数が大量
に不足していることを意味する。そしてさらに、その標
準セル列上に大量のフィードスルーセルが挿入されるこ
とが予想される。

【００２２】このように、特定の標準セル列上に大量の
フィードスルーセルが挿入されると、そのセル列の幅が
拡大し、それにあわせてチップ面積も拡大してしまう。
そこでステップ６６で、上記のような標準セル列上の標
準セルを、他の標準セル列上に移し、配置し直す。

【００２３】そして、再度各標準セル列上を通過する配
線に必要な位置数、および標準セル列上の配線通過可能
位置数を算出し、標準セル列上の配線に必要な位置数か
ら標準セル列上の配線通過可能位置数を引いた数が既定
値を越えるセル列がなくなるまで、繰り返す。上記のよ
うな標準セル列がなくなったら、ステップ６７でフィー
ドスルーセルを挿入し、ステップ６８で配線を行う。

【００２４】これにより一部の標準セル列の幅が拡大す
ることがなくなり、チップ面積を縮小する。

【００２５】

【発明の効果】以上説明したように本発明は、標準セル
列を含むスタンダードセルのレイアウト設計において、
標準セル列上を通過する配線数に対して、標準セル列上
の配線通過可能な位置数が足りている場合でも、適量の
フィードスルーセルを挿入することにより、配線長を小
さくする配線を行うことが可能となる。

【００２６】つまり、標準セル列上に配線通過可能位置
があっても、端子から離れている場所はあえて使用しな
いで、より配線長が小さくなる位置で配線を行うことが
可能となる。

【００２７】このため、配線経路を迂回せずに配線を行
うことが可能となり、配線領域幅を縮小するという効果
を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するフロー図。

【図２】本発明の第１の実施例を用いた半導体チップの
レイアウト図。

【図３】本発明の第２の実施例のフロー図。

【図４】従来技術で作成された半導体チップのレイアウ
ト図。

【符号の説明】

１ 標準セル配置ステップ ２ 標準セル列生成ステップ ３ 各標準セル列上を通過する配線に必要な位置数を
抽出するステップ ４ 各標準セル列上の配線通過可能位置数を抽出する
ステップ ５ フィードスルーセル挿入ステップ ６ 全ての標準セル列について実行したかチェックす
るステップ ７ 配線ステップ １１〜１３ 標準セル列 １４〜１７ 標準セル １８〜３３ 端子 ３４〜４１ 配線通過可能位置 ５１〜５８ フィードスルーセル ６１ 標準セル配置ステップ ６２ 標準セル列生成ステップ ６３ 各標準セル列上を通過する配線に必要な位置数
を抽出するステップ ６４ 各標準セル列上の配線通過可能位置数を抽出す
るステップ ６５ 必要な位置数−可能位置数が既定値を越えるか
判断するステップ ６６ 該当する標準セル列上の標準セルを他の標準セ
ル列上に移動するステップ ６７ フィードスルーセル挿入ステップ ６８ 配線ステップ １０１〜１０３ 標準セル列 １０４〜１０７ 標準セル １０８〜１２３ 端子 １２４〜１３１ 配線通過可能位置

Claims (1)

【特許請求の範囲】
1. 【請求項１】 標準セル列を含むスタンダードセルのレ
   イアウト設計において、 標準セルを配置する手段と、 各標準セル列上を通過する配線に必要な位置数を算出す
   る手段と、 各標準セル列上の配線通過可能位置数を算出する手段
   と、 上記算出された配線に必要な位置数と、配線通過可能位
   置数とを比較する手段と、 標準セル上通過の配線を行うためのダミーセルとして使
   用するフィードスルーセル数を算出する手段と、 上記標準セルを配置する手段の中で、上記フィードスル
   ーセルを標準セル列に挿入する手段と、 上記標準セル間を配線する手段とを有し、 上記標準セル列上を通過する配線を行う場合、標準セル
   列上を通過する配線数より、配線通過可能位置数が多く
   なるように、上記フィードスルーセルを挿入することを
   特徴とする半導体集積回路のレイアウト処理方法。