JPH0661350A - 半導体集積回路のレイアウト処理方法 - Google Patents
半導体集積回路のレイアウト処理方法Info
- Publication number
- JPH0661350A JPH0661350A JP12480592A JP12480592A JPH0661350A JP H0661350 A JPH0661350 A JP H0661350A JP 12480592 A JP12480592 A JP 12480592A JP 12480592 A JP12480592 A JP 12480592A JP H0661350 A JPH0661350 A JP H0661350A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- standard cell
- positions
- cell row
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】標準セル列上を通過する配線数に対して標準セ
ル列上の配線通過可能位置数が足りている場合、配線が
迂回せず配線長が長くならないような半導体集積回路の
レイアウト処理方法を提供する。 【構成】ステップ1で標準セルを配置後、ステップ2で
標準セルを並べて配置することによって、標準セル列を
構成する。次にステップ3で、各標準セル列上を通過す
る配線に必要な位置数を算出し、ステップ4で各標準セ
ル列上の配線通過可能位置数を算出する。そしてステッ
プ5で、フィードスルーセルを挿入する。このとき、ス
テップ3で算出した配線に必要な位置数と、ステップ4
で算出した配線通過可能位置数とを比較し、配線に必要
な位置数に対して配線通過可能位置数が足りている場合
でも、フィードスルーセルを挿入する。
ル列上の配線通過可能位置数が足りている場合、配線が
迂回せず配線長が長くならないような半導体集積回路の
レイアウト処理方法を提供する。 【構成】ステップ1で標準セルを配置後、ステップ2で
標準セルを並べて配置することによって、標準セル列を
構成する。次にステップ3で、各標準セル列上を通過す
る配線に必要な位置数を算出し、ステップ4で各標準セ
ル列上の配線通過可能位置数を算出する。そしてステッ
プ5で、フィードスルーセルを挿入する。このとき、ス
テップ3で算出した配線に必要な位置数と、ステップ4
で算出した配線通過可能位置数とを比較し、配線に必要
な位置数に対して配線通過可能位置数が足りている場合
でも、フィードスルーセルを挿入する。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路のレイ
アウト処理方法に関し、特にスタンダードセルにおいて
標準セル列上を配線が通過する場合のレイアウト処理方
法に関する。
アウト処理方法に関し、特にスタンダードセルにおいて
標準セル列上を配線が通過する場合のレイアウト処理方
法に関する。
【0002】
【従来の技術】従来の半導体集積回路のレイアウト処理
方法では、スタンダードセルにおいて標準セル列上を配
線が通過する場合、以下のようにして処理していた。
方法では、スタンダードセルにおいて標準セル列上を配
線が通過する場合、以下のようにして処理していた。
【0003】標準セル列上には、配線が通過可能な位置
と、配線が通過不可能な位置とがある。配線が通過不可
能な位置とは、デザインルール上配線が通過できない場
所や、標準セル列上の標準セル内で既に配線層が使用さ
れている部分をいう。
と、配線が通過不可能な位置とがある。配線が通過不可
能な位置とは、デザインルール上配線が通過できない場
所や、標準セル列上の標準セル内で既に配線層が使用さ
れている部分をいう。
【0004】そこで、標準セル列上を通過する配線数
と、標準セル列上の配線通過可能な位置数とを算出し、
標準セル列上を通過する配線数に対して、標準セル列上
の配線通過可能な位置数が足りている場合、配線長がで
きるだけ小さくなるような配線通過可能位置で配線を行
っていた。
と、標準セル列上の配線通過可能な位置数とを算出し、
標準セル列上を通過する配線数に対して、標準セル列上
の配線通過可能な位置数が足りている場合、配線長がで
きるだけ小さくなるような配線通過可能位置で配線を行
っていた。
【0005】また、上記標準セル列上に、標準セル列上
を通過する配線数に対して配線通過可能な位置数が足り
ない場合には、セル上通過の配線を行うためのダミーセ
ルとして使用するフィードスルーセルを、配線通過可能
な位置が不足している分だけ、配線長ができるだけ小さ
くなるような標準セル列上の位置へ挿入し、そのフィー
ドスルーセル上で配線を行っていた。
を通過する配線数に対して配線通過可能な位置数が足り
ない場合には、セル上通過の配線を行うためのダミーセ
ルとして使用するフィードスルーセルを、配線通過可能
な位置が不足している分だけ、配線長ができるだけ小さ
くなるような標準セル列上の位置へ挿入し、そのフィー
ドスルーセル上で配線を行っていた。
【0006】しかし、標準セル列上を通過する配線数に
対して、標準セル列上の配線通過可能な位置数が等し
い、あるいは若干多い場合には、配線通過可能位置が端
子から離れた場所にあってもその上を通過させるので、
結果的に配線が迂回してしまっていた。
対して、標準セル列上の配線通過可能な位置数が等し
い、あるいは若干多い場合には、配線通過可能位置が端
子から離れた場所にあってもその上を通過させるので、
結果的に配線が迂回してしまっていた。
【0007】図4を用いて説明する。図4は、標準セル
を配置し標準セルを並べて配置することによって標準セ
ル列101,102,103を構成するスタンダードセ
ルである。今、標準セル列101上の標準セル上の端子
108〜115から、標準セル列103上の端子116
〜123までを配線する。
を配置し標準セルを並べて配置することによって標準セ
ル列101,102,103を構成するスタンダードセ
ルである。今、標準セル列101上の標準セル上の端子
108〜115から、標準セル列103上の端子116
〜123までを配線する。
【0008】このとき、標準セル列102上を通過する
配線数は8本なので、標準セル列102上の配線に必要
な位置数は、8ケ所である。それに対し、標準セル列1
02上の配線通過可能な位置数は124〜131の8ケ
所である。つまり、標準セル列上を通過する配線に必要
な位置数に対して、標準セル列上の配線通過可能な位置
数は満足している。よって、配線長ができるだけ小さく
なるよな標準セル列上の配線通過可能位置上を通過して
各配線を行う。
配線数は8本なので、標準セル列102上の配線に必要
な位置数は、8ケ所である。それに対し、標準セル列1
02上の配線通過可能な位置数は124〜131の8ケ
所である。つまり、標準セル列上を通過する配線に必要
な位置数に対して、標準セル列上の配線通過可能な位置
数は満足している。よって、配線長ができるだけ小さく
なるよな標準セル列上の配線通過可能位置上を通過して
各配線を行う。
【0009】例えば、標準セル104上の端子111か
ら、標準セル106上の端子119までを配線する。そ
こで、配線長ができるだけ小さくなる配線通過可能位置
を上記8ケ所の中から探し、その中で配線長が最小にな
る配線通過可能位置124上で配線を行う。しかし、標
準セル列104上の端子111は、標準セル列106上
の端子119と直線上にありながら、標準セル列102
の中央部が配線通過不可能な位置のため、端子から離れ
た配線通過可能位置124でセル上通過配線を行ってい
た。
ら、標準セル106上の端子119までを配線する。そ
こで、配線長ができるだけ小さくなる配線通過可能位置
を上記8ケ所の中から探し、その中で配線長が最小にな
る配線通過可能位置124上で配線を行う。しかし、標
準セル列104上の端子111は、標準セル列106上
の端子119と直線上にありながら、標準セル列102
の中央部が配線通過不可能な位置のため、端子から離れ
た配線通過可能位置124でセル上通過配線を行ってい
た。
【0010】
【発明が解決しようとする課題】この従来の半導体集積
回路のレイアウト処理方法では、標準セル列上を配線が
通過する場合、標準セル列上を通過する配線数に対し
て、標準セル列上の配線通過可能な位置数が足りている
場合、配線通過可能位置で配線を行っていた。
回路のレイアウト処理方法では、標準セル列上を配線が
通過する場合、標準セル列上を通過する配線数に対し
て、標準セル列上の配線通過可能な位置数が足りている
場合、配線通過可能位置で配線を行っていた。
【0011】しかし、このような方法では、標準セル上
を通過する配線数に対して、標準セル列上の配線通過可
能位置数が等しい、あるいは若干多い場合には、端子か
ら配線通過可能位置が端子から離れた場所にあっても、
その上を通過させるので、配線経路は迂回し、配線長は
大きくなってしまった。このため、配線領域幅が拡大す
るという問題点があった。
を通過する配線数に対して、標準セル列上の配線通過可
能位置数が等しい、あるいは若干多い場合には、端子か
ら配線通過可能位置が端子から離れた場所にあっても、
その上を通過させるので、配線経路は迂回し、配線長は
大きくなってしまった。このため、配線領域幅が拡大す
るという問題点があった。
【0012】
【課題を解決するための手段】本発明は、標準セル列を
含むスタンダードセルのレイアウト設計において、標準
セルを配置する手段と、各標準セル列上を通過する配線
に必要な位置数を算出する手段と、各標準セル列上の配
線通過可能位置数を算出する手段と、上記算出された、
配線に必要な位置数と配線通過可能位置数とを比較する
手段と、標準セル上通過の配線を行うためのダミーセル
として使用するフィードスルーセル数を算出する手段
と、上記標準セルを配置する手段の中で、上記フィード
スルーセルを標準セル列に挿入する手段と、上記標準セ
ル間を配線する手段とを有し、上記標準セル列上を通過
する配線を行う場合、標準セル列上を通過する配線数よ
り、配線通過可能位置数が多くなるように、上記フィー
ドスルーセルを挿入する手段とを有している。
含むスタンダードセルのレイアウト設計において、標準
セルを配置する手段と、各標準セル列上を通過する配線
に必要な位置数を算出する手段と、各標準セル列上の配
線通過可能位置数を算出する手段と、上記算出された、
配線に必要な位置数と配線通過可能位置数とを比較する
手段と、標準セル上通過の配線を行うためのダミーセル
として使用するフィードスルーセル数を算出する手段
と、上記標準セルを配置する手段の中で、上記フィード
スルーセルを標準セル列に挿入する手段と、上記標準セ
ル間を配線する手段とを有し、上記標準セル列上を通過
する配線を行う場合、標準セル列上を通過する配線数よ
り、配線通過可能位置数が多くなるように、上記フィー
ドスルーセルを挿入する手段とを有している。
【0013】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0014】図1は、本発明の第1の実施例を説明する
フロー図である。図2は、本実施例を用いた半導体チッ
プのレイアウト図である。
フロー図である。図2は、本実施例を用いた半導体チッ
プのレイアウト図である。
【0015】本実施例のフィードスルーセル挿入方法
は、図1に示すフロー図のように、ステップ1で標準セ
ルを配置後、ステップ2で標準セルを並べて配置するこ
とによっで、標準セル列を構成する。次にステップ3
で、各標準セル列上を通過する配線に必要な位置数を算
出し、ステップ4で各標準セル列上の配線通過可能位置
数を算出する。そしてステップ5で、フィードスルーセ
ルを挿入する。このとき、ステップ3で算出した配線に
必要な位置数と、ステップ4で算出した配線通過可能位
置数とを比較し、配線に必要な位置数に対して配線通過
可能位置数が足りている場合でも、フィードスルーセル
を挿入する。ステップ6で、全ての標準セル列について
配線に必要な位置数、および配線通過可能位置数を算出
したかどうかを判断し、全ての標準セル列について算出
するまで処理を実行する。全ての標準セル列について処
理を実行したら、ステップ7で配線を行う。
は、図1に示すフロー図のように、ステップ1で標準セ
ルを配置後、ステップ2で標準セルを並べて配置するこ
とによっで、標準セル列を構成する。次にステップ3
で、各標準セル列上を通過する配線に必要な位置数を算
出し、ステップ4で各標準セル列上の配線通過可能位置
数を算出する。そしてステップ5で、フィードスルーセ
ルを挿入する。このとき、ステップ3で算出した配線に
必要な位置数と、ステップ4で算出した配線通過可能位
置数とを比較し、配線に必要な位置数に対して配線通過
可能位置数が足りている場合でも、フィードスルーセル
を挿入する。ステップ6で、全ての標準セル列について
配線に必要な位置数、および配線通過可能位置数を算出
したかどうかを判断し、全ての標準セル列について算出
するまで処理を実行する。全ての標準セル列について処
理を実行したら、ステップ7で配線を行う。
【0016】図2は、本第1の実施例を用いた半導体チ
ップのレイアウト図で、Aは配線前、Bは配線後の図で
ある。
ップのレイアウト図で、Aは配線前、Bは配線後の図で
ある。
【0017】両図とも標準セルを並べて配置することに
よって、標準セル列11〜13を構成している。
よって、標準セル列11〜13を構成している。
【0018】まずA図において、標準セル列11上の端
子18〜25から、標準セル列13上の端子26〜33
までを配線しようとする。このとき、標準セル列12上
を通過する配線数は8本なので、配線に必要な標準セル
列12上の位置数は8ケ所である。それに対し、標準セ
ル列12上の配線通過可能な位置数は34〜41の8ケ
所ある。つまり、標準セル列上を通過する配線に必要な
位置数に対して、標準セル列上の配線通過可能な位置数
は満足している。
子18〜25から、標準セル列13上の端子26〜33
までを配線しようとする。このとき、標準セル列12上
を通過する配線数は8本なので、配線に必要な標準セル
列12上の位置数は8ケ所である。それに対し、標準セ
ル列12上の配線通過可能な位置数は34〜41の8ケ
所ある。つまり、標準セル列上を通過する配線に必要な
位置数に対して、標準セル列上の配線通過可能な位置数
は満足している。
【0019】しかし、標準セル列上を通過する配線に必
要な位置数より、標準セル列上の配線通過可能な位置数
を多くするため、標準セル列上12上へフィードスルー
セル51〜58を挿入する。すると、標準セル列11上
の端子18〜25から標準セル列13上の端子26〜3
3までの各配線は、配線長ができるだけ小さくなるよう
な配線通過可能位置上を通過して配線を行うので、挿入
したフィードスルーセル上を通過する。
要な位置数より、標準セル列上の配線通過可能な位置数
を多くするため、標準セル列上12上へフィードスルー
セル51〜58を挿入する。すると、標準セル列11上
の端子18〜25から標準セル列13上の端子26〜3
3までの各配線は、配線長ができるだけ小さくなるよう
な配線通過可能位置上を通過して配線を行うので、挿入
したフィードスルーセル上を通過する。
【0020】例えば、標準セル14上の端子21から、
標準セル16上の端子29までを配線する。そこで、配
線長ができるだけ小さくなる配線通過可能位置を、元々
存在した標準セル列上の配線通過可能位置8ケ所と、挿
入したフィードスルーセル8ケ所の計16ケ所の中から
探し、その中で配線長が最小になるフィードスルーセル
51上で配線を行う。これにより、フィードスルーセル
を挿入した配線では、配線長がより最小となる配線を行
うことが可能であるといえる。よって配線の引き回しを
するこたがなく、配線領域幅を縮小する効果がある。
標準セル16上の端子29までを配線する。そこで、配
線長ができるだけ小さくなる配線通過可能位置を、元々
存在した標準セル列上の配線通過可能位置8ケ所と、挿
入したフィードスルーセル8ケ所の計16ケ所の中から
探し、その中で配線長が最小になるフィードスルーセル
51上で配線を行う。これにより、フィードスルーセル
を挿入した配線では、配線長がより最小となる配線を行
うことが可能であるといえる。よって配線の引き回しを
するこたがなく、配線領域幅を縮小する効果がある。
【0021】図3は、本発明の第2の実施例のフロー図
である。本第2の実施例では、図3に示すフロー図のよ
うに、ステップ61で標準セルを配置後、ステップ62
で標準セルを並べて配置することによって、標準セル列
を構成する。次にステップ63で、各標準セル列上を通
過する配線に必要な位置数を、またステップ64で各標
準セル列上の配線通過可能位置数をチップ内の全ての標
準セル列において算出する。そしてステップ65で、ス
テップ63で算出した各標準セル列上の配線に必要な位
置数から、ステップ64で算出した各標準セル列上の配
線通過可能位置数を引いた数を算出し、その数が既定値
を越えるかどうかを判断する。 既定値を越えるという
ことは、その標準セル列上の配線通過可能位置数が大量
に不足していることを意味する。そしてさらに、その標
準セル列上に大量のフィードスルーセルが挿入されるこ
とが予想される。
である。本第2の実施例では、図3に示すフロー図のよ
うに、ステップ61で標準セルを配置後、ステップ62
で標準セルを並べて配置することによって、標準セル列
を構成する。次にステップ63で、各標準セル列上を通
過する配線に必要な位置数を、またステップ64で各標
準セル列上の配線通過可能位置数をチップ内の全ての標
準セル列において算出する。そしてステップ65で、ス
テップ63で算出した各標準セル列上の配線に必要な位
置数から、ステップ64で算出した各標準セル列上の配
線通過可能位置数を引いた数を算出し、その数が既定値
を越えるかどうかを判断する。 既定値を越えるという
ことは、その標準セル列上の配線通過可能位置数が大量
に不足していることを意味する。そしてさらに、その標
準セル列上に大量のフィードスルーセルが挿入されるこ
とが予想される。
【0022】このように、特定の標準セル列上に大量の
フィードスルーセルが挿入されると、そのセル列の幅が
拡大し、それにあわせてチップ面積も拡大してしまう。
そこでステップ66で、上記のような標準セル列上の標
準セルを、他の標準セル列上に移し、配置し直す。
フィードスルーセルが挿入されると、そのセル列の幅が
拡大し、それにあわせてチップ面積も拡大してしまう。
そこでステップ66で、上記のような標準セル列上の標
準セルを、他の標準セル列上に移し、配置し直す。
【0023】そして、再度各標準セル列上を通過する配
線に必要な位置数、および標準セル列上の配線通過可能
位置数を算出し、標準セル列上の配線に必要な位置数か
ら標準セル列上の配線通過可能位置数を引いた数が既定
値を越えるセル列がなくなるまで、繰り返す。上記のよ
うな標準セル列がなくなったら、ステップ67でフィー
ドスルーセルを挿入し、ステップ68で配線を行う。
線に必要な位置数、および標準セル列上の配線通過可能
位置数を算出し、標準セル列上の配線に必要な位置数か
ら標準セル列上の配線通過可能位置数を引いた数が既定
値を越えるセル列がなくなるまで、繰り返す。上記のよ
うな標準セル列がなくなったら、ステップ67でフィー
ドスルーセルを挿入し、ステップ68で配線を行う。
【0024】これにより一部の標準セル列の幅が拡大す
ることがなくなり、チップ面積を縮小する。
ることがなくなり、チップ面積を縮小する。
【0025】
【発明の効果】以上説明したように本発明は、標準セル
列を含むスタンダードセルのレイアウト設計において、
標準セル列上を通過する配線数に対して、標準セル列上
の配線通過可能な位置数が足りている場合でも、適量の
フィードスルーセルを挿入することにより、配線長を小
さくする配線を行うことが可能となる。
列を含むスタンダードセルのレイアウト設計において、
標準セル列上を通過する配線数に対して、標準セル列上
の配線通過可能な位置数が足りている場合でも、適量の
フィードスルーセルを挿入することにより、配線長を小
さくする配線を行うことが可能となる。
【0026】つまり、標準セル列上に配線通過可能位置
があっても、端子から離れている場所はあえて使用しな
いで、より配線長が小さくなる位置で配線を行うことが
可能となる。
があっても、端子から離れている場所はあえて使用しな
いで、より配線長が小さくなる位置で配線を行うことが
可能となる。
【0027】このため、配線経路を迂回せずに配線を行
うことが可能となり、配線領域幅を縮小するという効果
を有する。
うことが可能となり、配線領域幅を縮小するという効果
を有する。
【図1】本発明の第1の実施例を説明するフロー図。
【図2】本発明の第1の実施例を用いた半導体チップの
レイアウト図。
レイアウト図。
【図3】本発明の第2の実施例のフロー図。
【図4】従来技術で作成された半導体チップのレイアウ
ト図。
ト図。
1 標準セル配置ステップ 2 標準セル列生成ステップ 3 各標準セル列上を通過する配線に必要な位置数を
抽出するステップ 4 各標準セル列上の配線通過可能位置数を抽出する
ステップ 5 フィードスルーセル挿入ステップ 6 全ての標準セル列について実行したかチェックす
るステップ 7 配線ステップ 11〜13 標準セル列 14〜17 標準セル 18〜33 端子 34〜41 配線通過可能位置 51〜58 フィードスルーセル 61 標準セル配置ステップ 62 標準セル列生成ステップ 63 各標準セル列上を通過する配線に必要な位置数
を抽出するステップ 64 各標準セル列上の配線通過可能位置数を抽出す
るステップ 65 必要な位置数−可能位置数が既定値を越えるか
判断するステップ 66 該当する標準セル列上の標準セルを他の標準セ
ル列上に移動するステップ 67 フィードスルーセル挿入ステップ 68 配線ステップ 101〜103 標準セル列 104〜107 標準セル 108〜123 端子 124〜131 配線通過可能位置
抽出するステップ 4 各標準セル列上の配線通過可能位置数を抽出する
ステップ 5 フィードスルーセル挿入ステップ 6 全ての標準セル列について実行したかチェックす
るステップ 7 配線ステップ 11〜13 標準セル列 14〜17 標準セル 18〜33 端子 34〜41 配線通過可能位置 51〜58 フィードスルーセル 61 標準セル配置ステップ 62 標準セル列生成ステップ 63 各標準セル列上を通過する配線に必要な位置数
を抽出するステップ 64 各標準セル列上の配線通過可能位置数を抽出す
るステップ 65 必要な位置数−可能位置数が既定値を越えるか
判断するステップ 66 該当する標準セル列上の標準セルを他の標準セ
ル列上に移動するステップ 67 フィードスルーセル挿入ステップ 68 配線ステップ 101〜103 標準セル列 104〜107 標準セル 108〜123 端子 124〜131 配線通過可能位置
Claims (1)
- 【請求項1】 標準セル列を含むスタンダードセルのレ
イアウト設計において、 標準セルを配置する手段と、 各標準セル列上を通過する配線に必要な位置数を算出す
る手段と、 各標準セル列上の配線通過可能位置数を算出する手段
と、 上記算出された配線に必要な位置数と、配線通過可能位
置数とを比較する手段と、 標準セル上通過の配線を行うためのダミーセルとして使
用するフィードスルーセル数を算出する手段と、 上記標準セルを配置する手段の中で、上記フィードスル
ーセルを標準セル列に挿入する手段と、 上記標準セル間を配線する手段とを有し、 上記標準セル列上を通過する配線を行う場合、標準セル
列上を通過する配線数より、配線通過可能位置数が多く
なるように、上記フィードスルーセルを挿入することを
特徴とする半導体集積回路のレイアウト処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12480592A JPH0661350A (ja) | 1992-05-18 | 1992-05-18 | 半導体集積回路のレイアウト処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12480592A JPH0661350A (ja) | 1992-05-18 | 1992-05-18 | 半導体集積回路のレイアウト処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0661350A true JPH0661350A (ja) | 1994-03-04 |
Family
ID=14894564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12480592A Withdrawn JPH0661350A (ja) | 1992-05-18 | 1992-05-18 | 半導体集積回路のレイアウト処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0661350A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09262191A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Steel Mfg Co Ltd | 立上り補助装置付き便座装置 |
-
1992
- 1992-05-18 JP JP12480592A patent/JPH0661350A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09262191A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Steel Mfg Co Ltd | 立上り補助装置付き便座装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001044288A (ja) | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 | |
US6951007B2 (en) | Wire layout design apparatus and method for integrated circuits | |
JPH0661350A (ja) | 半導体集積回路のレイアウト処理方法 | |
US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
JP2874518B2 (ja) | 半導体装置及びその配線設計方法 | |
JP2938068B2 (ja) | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体 | |
JPH05181936A (ja) | 配線方法 | |
JP3029206B2 (ja) | 半導体装置の配線方法 | |
JP2005275783A (ja) | 半導体集積回路のタイミング解析方法 | |
JP2833886B2 (ja) | 半導体集積回路の自動レイアウト手法 | |
JP2529342B2 (ja) | チャネル配線方法 | |
JP3017181B1 (ja) | 半導体集積回路の配線方法 | |
JPH031558A (ja) | 半導体集積回路装置の多層配線方法 | |
US20030135837A1 (en) | Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor | |
JPH05343519A (ja) | 半導体装置の配線方法 | |
JPS62140430A (ja) | 半導体集積回路の配線方法 | |
JP2001034646A (ja) | 半導体集積回路最適化装置及び方法 | |
JP2692608B2 (ja) | 集積回路配置装置および方法 | |
JP2682423B2 (ja) | Lsiの複数線幅の配線方法 | |
JP2827988B2 (ja) | 集積回路のレイアウト設計方法 | |
JP5035003B2 (ja) | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム | |
JPH04162648A (ja) | 半導体集積回路装置のレイアウト方式 | |
JP2002342401A (ja) | 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム | |
JPS6354744A (ja) | 論理回路装置の自動配置配線方法 | |
JPS63260150A (ja) | 集積回路の配置設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |