JPH065609A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JPH065609A
JPH065609A JP4183111A JP18311192A JPH065609A JP H065609 A JPH065609 A JP H065609A JP 4183111 A JP4183111 A JP 4183111A JP 18311192 A JP18311192 A JP 18311192A JP H065609 A JPH065609 A JP H065609A
Authority
JP
Japan
Prior art keywords
plating
current density
bump
forming method
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4183111A
Other languages
English (en)
Inventor
Takashi Nishimori
尚 西森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP4183111A priority Critical patent/JPH065609A/ja
Publication of JPH065609A publication Critical patent/JPH065609A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【目的】 ウェハー上に多数区画形成された半導体素子
の電極部のみを開口させたレジストパターンの開口部に
湿式メッキによりバンプを形成するメッキ時間を短縮で
きて、生産性を向上でき、またバンプ上部の硬度を低く
して、リード端子とボンディングした際、ボンディング
不良を少なくできるバンプを形成する方法を提供する。 【構成】 予めバンプ形成用のレジストパターンが形成
されたウェハー上に、湿式メッキによりバンプを形成す
るに於いて、初めに高電流密度にてメッキを行い、続い
て電流密度を次第に下げながらメッキを行い、最後に比
較的低い電流密度でメッキを行うことを特徴とするバン
プ形成方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ウェハー上に多数区画
形成された半導体素子の電極部上に、素子実装に好適な
バンプを形成する方法に関する。
【0002】
【従来の技術】図12に示すようにウェハー1上に多数形
成された半導体素子2は、切断エリア3で区画され、図
13に示すように電極部4以外には配線保護膜5が形成さ
れている。電極部4上に素子実装の為のバンプを形成す
る従来の方法は、先ず図14に示すように半導体素子2が
多数区画形成されたウェハー1上の全面に、バリアメタ
ル6をスパッタリングにより被着した後、図15に示すよ
うにストレートバンプ用に厚膜の感光性レジスト7を全
面に塗布する。次に電極部4のみを開口させるようにフ
ォトリソグラフにより図16に示すように感光性レジスト
7をパターニングする。次いで図17に示すようにバリア
メタル6をメッキ用電極として湿式メッキ法により開口
部にバンプ8を形成する。次に図18に示すように感光性
レジスト7を剥離し、ウェハー1を純水で洗浄する。次
いで図19に示すように全面に感光性レジスト9を塗布
し、バンプ8を覆うようにフォトリソグラフにより図20
に示すように感光性レジスト9をパターニングする。次
にバンプ8を変質、溶解させない為にパターニングされ
た感光性レジスト9をマスクに、バリアメタル6を図21
に示すようにエッチングし、個々のバンプ8の電気的短
絡を断つ。次いで図22に示すようにバンプ8を覆ってい
た感光性レジスト9を剥離する。然る後バンプアニール
を行って、バンプ8の形成を完了させる。
【0003】ところで、かかる従来のバンプ形成方法で
は、図17に示すように感光性レジスト7をパターニング
して電極部4のみを開口させた開口部に、バリアメタル
6をメッキ用電極として湿式メッキ法によりバンプ8を
形成する際、定電流にて湿式メッキを行っていた為、メ
ッキに要する時間が長くかかり、バンプ形成能率が悪か
った。これは湿式メッキの電流密度を上げると、メッキ
物であるバンプの硬度が上がり、バンプとそれに接合さ
せるリード端子をボンディングした際、ボンディング不
良を起こす為、定電流にて湿式メッキを行わざるを得な
かったからである。
【0004】
【発明が解決しようとする課題】そこで本発明は、電極
部のみを開口させたレジストパターンの開口部に湿式メ
ッキによりバンプを形成する際、メッキ時間を短縮し、
且つリード端子とのボンディングに適した硬度を持つメ
ッキ部分をバンプ上部に形成することのできるバンプ形
成方法を提供しようとするものである。
【0005】
【課題を解決するための手段】上記課題を解決するため
の本発明のバンプ形成方法は、予めバンプ形成用のレジ
ストパターンが形成されたウェハー上に、湿式メッキに
よりバンプを形成するに於いて、初めは高電流密度にて
メッキを行い、続いて電流密度を次第に下げながらメッ
キを行い、最後に比較的低い電流密度でメッキを行うこ
とを特徴とするものである。
【0006】
【作用】上記のように本発明のバンプ形成方法では、湿
式メッキにより予めバンプ形成用のレジストパターンが
形成されたウェハー上にバンプを形成するに於いて、初
めに高電流密度にてメッキを行うので、短時間でバンプ
のメッキ高さを得ることができ、また最後に比較的低い
電流密度でメッキを行うので、この時成長するバンプの
硬度は低くなり、バンプとリード端子とのボンディング
の際、ボンディング不良を起こすことが少なくなる。そ
して初めの高電流密度のメッキから最後の比較的低い電
流密度のメッキまでの間、次第に電流密度を下げながら
メッキを行うので、バンプ下部とバンプ上部のストレス
を緩和することができ、リード端子とのボンディングの
際に加わる圧力でバンプが破壊するのを防ぐことができ
る。
【0007】
【実施例】本発明のバンプ形成方法の一実施例を図によ
って説明すると、先ず図1に示すように半導体素子2が
多数区画形成されたウェハー1上の全面に、バリアメタ
ル6(下層よりTi1000Å、Pd3000Å)をスパッタリ
ングにより被着した後、図2に示すようにストレートバ
ンプ用に厚膜(膜厚23μm)の感光性レジスト7を全面
に塗布した。次に電極部4のみを開口させるようにフォ
トリソグラフにより図3に示すように感光性レジスト7
をパターニングした。次いで図4に示すようにバリアメ
タル6をメッキ用電極として、メッキ液:EEJAミク
ロファブAu 100を用いて最初にメッキ温度60℃、電流
密度0.75A/dm2 、メッキ時間32分の条件で湿式メッキ
法により開口部に高さ15μmメッキした。引き続き図5
に示すように電流密度を 0.042mA/dm2 /分の下降速
度で次第に下げながら6分間で高さ2μmメッキした。
最後に図6に示すように電流密度 0.4A/dm2 、メッキ
時間12分で高さ3μmメッキして、高さ20μmのバンプ
8′を形成した。次に図7に示すように感光性レジスト
7を剥離し、ウェハー1を純水で洗浄した。次いで図8
に示すように全面に感光性レジスト9を塗布し、バンプ
8′を覆うようにフォトリソグラフにより図9に示すよ
うに感光性レジスト9をパターニングした。次にバンプ
8′を変質、溶解させない為にパターニングされた感光
性レジスト9をマスクに、バリアメタル6を図10に示す
ようにエッチングし、個々のバンプ8′の電気的短絡を
断った。次いで図11に示すようにバンプ8′を覆ってい
た感光性レジスト9を剥離した。然る後 250℃、30分間
バンプアニールを行って、バンプ8′の形成を完了させ
た。
【0008】一方、従来のバンプ形成方法を図によって
説明すると、図14〜図16までの工程は前記実施例の図1
〜図3までの工程と全く同じである。そして図17に示す
ようにバリアメタル6をメッキ用電極として、実施例と
同じメッキ液:EEJAミクロファブAu 100を用いて
メッキ温度60℃、電流密度 0.5A/dm2 、メッキ時間64
分の条件で湿式メッキ法により感光性レジスト7の開口
部に高さ20μmのバンプ8を形成した。その後図18〜図
22を経て 250℃、30分間バンプアニールを行ってバンプ
8の形成を完了させる工程は前記実施例の図7以降と全
く同じである。
【0009】上記のようにして形成した実施例及び従来
例のバンプの上部の硬度を測定した処、従来例のバンプ
8はHV85であったのに対し、実施例のバンプ8′はH
V76と低かった。また上記従来例では湿式メッキにより
高さ20μmのバンプ8を形成するのに64分もかかったの
に対し、実施例では湿式メッキにより高さ20μmのバン
プ8′を形成するのに50分で済み、バンプ形成時間が短
縮された。然して実施例及び従来例のバンプにリード端
子をボンディングした処、従来例のバンプ8は50,000個
中 125個がボンディング不良を起こしたが、実施例のバ
ンプ8′は50,000個中98個しかボンディング不良を起こ
さなかった。
【0010】
【発明の効果】以上の通り本発明のバンプ形成方法によ
れば、電極部のみを開口させたレジストパターンの開口
部に湿式メッキによりバンプを形成するメッキ時間を短
縮できるので、生産性が向上する。またバンプ上部の硬
度を低くできるので、リード端子とボンディングした際
ボンディング不良を起こすことが少なくなる。
【図面の簡単な説明】
【図1】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図2】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図3】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図4】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図5】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図6】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図7】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図8】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図9】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図10】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図11】本発明のバンプ形成方法の一実施例の工程を示
す図である。
【図12】半導体素子が多数区画形成されたウェハーの上
面図である。
【図13】図12のウェハーの上面における半導体素子の電
極部を示す拡大斜視図である。
【図14】従来のバンプ形成方法の工程を示す図である。
【図15】従来のバンプ形成方法の工程を示す図である。
【図16】従来のバンプ形成方法の工程を示す図である。
【図17】従来のバンプ形成方法の工程を示す図である。
【図18】従来のバンプ形成方法の工程を示す図である。
【図19】従来のバンプ形成方法の工程を示す図である。
【図20】従来のバンプ形成方法の工程を示す図である。
【図21】従来のバンプ形成方法の工程を示す図である。
【図22】従来のバンプ形成方法の工程を示す図である。
【符号の説明】
1 ウェハー 4 電極部 5 配線保護膜 6 バリアメタル 7 感光性レジスト 8′バンプ 9 感光性レジスト

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 予めバンプ形成用のレジストパターンが
    形成されたウェハー上に、湿式メッキによりバンプを形
    成するに於いて、初めは高電流密度にてメッキを行い、
    続いて電流密度を次第に下げながらメッキを行い、最後
    に比較的低い電流密度でメッキを行うことを特徴とする
    バンプ形成方法。
JP4183111A 1992-06-17 1992-06-17 バンプ形成方法 Pending JPH065609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4183111A JPH065609A (ja) 1992-06-17 1992-06-17 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4183111A JPH065609A (ja) 1992-06-17 1992-06-17 バンプ形成方法

Publications (1)

Publication Number Publication Date
JPH065609A true JPH065609A (ja) 1994-01-14

Family

ID=16129972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4183111A Pending JPH065609A (ja) 1992-06-17 1992-06-17 バンプ形成方法

Country Status (1)

Country Link
JP (1) JPH065609A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111043A (ja) * 2007-10-29 2009-05-21 Sony Chemical & Information Device Corp 電気的接続体及びその製造方法
JPWO2019150825A1 (ja) * 2018-02-01 2020-02-06 パナソニックIpマネジメント株式会社 半導体装置
DE112015004884B4 (de) 2014-10-28 2021-12-02 Denso Corporation Wärmetauscher
CN114277410A (zh) * 2022-01-19 2022-04-05 宁波市信泰科技有限公司 一种钕铁硼磁铁的电镀工艺

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111043A (ja) * 2007-10-29 2009-05-21 Sony Chemical & Information Device Corp 電気的接続体及びその製造方法
DE112015004884B4 (de) 2014-10-28 2021-12-02 Denso Corporation Wärmetauscher
JPWO2019150825A1 (ja) * 2018-02-01 2020-02-06 パナソニックIpマネジメント株式会社 半導体装置
US11183615B2 (en) 2018-02-01 2021-11-23 Nuvoton Technology Corporation Japan Semiconductor device
US11417805B2 (en) 2018-02-01 2022-08-16 Nuvoton Technology Corporation Japan Semiconductor device
US11742461B2 (en) 2018-02-01 2023-08-29 Nuvoton Technology Corporation Japan Semiconductor device
CN114277410A (zh) * 2022-01-19 2022-04-05 宁波市信泰科技有限公司 一种钕铁硼磁铁的电镀工艺
CN114277410B (zh) * 2022-01-19 2023-08-18 宁波市信泰科技有限公司 一种钕铁硼磁铁的电镀工艺

Similar Documents

Publication Publication Date Title
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
JP2809088B2 (ja) 半導体装置の突起電極構造およびその突起電極形成方法
EP0538064A2 (en) Method of fabricating wiring on a semiconductor substrate using a plating process
JPH065609A (ja) バンプ形成方法
JP2751242B2 (ja) 半導体装置の製造方法
JPH0574780A (ja) バンプ形成方法
JPH03198342A (ja) 半導体装置の製造方法
JPH1092830A (ja) 半導体装置の製造方法
JP3119352B2 (ja) 半導体装置のメッキ構造体形成方法
JPS628943B2 (ja)
JPH0758132A (ja) 半導体装置の製造方法
EP0396276A2 (en) Method of manufacturing semiconductor device
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JPH04217324A (ja) 半導体装置の製造方法
JPH065606A (ja) 半導体装置の製造方法
JPH0350733A (ja) 半導体装置の製造方法
JP3049872B2 (ja) 半導体装置の製造方法
JP3074023B2 (ja) 半導体装置の製造方法
JPS63114145A (ja) 半導体装置の製造方法
JPH0590271A (ja) バンプ電極形成方法
JPH06112209A (ja) 半導体装置の製造方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
JPH05121403A (ja) 半導体装置の製造方法
JPH0629300A (ja) バンプ電極の電解めっき方法
JPH04307737A (ja) 半導体装置の製造方法