JPH065476B2 - Ｃｒｔデイスプレイ装置の制御装置 - Google Patents
Ｃｒｔデイスプレイ装置の制御装置Info
- Publication number
- JPH065476B2 JPH065476B2 JP61235377A JP23537786A JPH065476B2 JP H065476 B2 JPH065476 B2 JP H065476B2 JP 61235377 A JP61235377 A JP 61235377A JP 23537786 A JP23537786 A JP 23537786A JP H065476 B2 JPH065476 B2 JP H065476B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- interlace
- interlaced
- terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 11
- 238000002591 computed tomography Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 206010051602 Laziness Diseases 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Vehicle Body Suspensions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣＲＴデイスプレイ装置の制御装置に係り、特
にラスタ走査形ＣＲＴデイスプレイ装置の制御装置に関
する。
にラスタ走査形ＣＲＴデイスプレイ装置の制御装置に関
する。
従来より、医学界ではＸ線写真を撮ったり医師が螢光板
のＸ線像を直視することによって診断をしてきたが、現
今では、Ｘ線ＴＶデイスプレイシステムを用いて医師が
被爆することなく検診を続けることができるようになっ
ているものがある。このシステムでは、必要な画面につ
いてはカメラでＣＲＴ画像を撮影して記録するようにな
っている。このＣＲＴとしてはラスタ走査型のものが採
用されており、カメラでＣＲＴ画像を撮影すると走査線
が鮮明に写ることがあるので、ラスタを垂直方向に移動
させて走査線の間隔を埋めるラスタイレーズモードで画
像を表示するＣＲＴデイスプレイ装置が採用されてい
る。また、Ｘ線を使ったＣＴ（Computer Tomography）
等の診断装置では、ＣＲＴデイスプレイ装置の画像が光
によってちらつくことがあるため、カメラによって撮影
するときには走査線を飛び越して垂直走査を行なうイン
タレースモードで画像を表示し、撮影を行なわないとき
には飛び越し走査を行なわないノンインタレースモード
で画像を表示するようにする場合がある。また、近時活
用が期待されているＸ線ＴＶシステム装置系のデジタル
サブトラクシヨンシステム（画像情報の差をとって必要
な画像のみを表示するシステム）では、検体として頭部
のように比較的動きが少ない部位や心臓のように比較的
動きの大きい部位の表示を対象とするため、画像の空間
解像度と時間的な動きが重要視されることになる。この
とき、最も重要なフアクタはＸ線ＴＶシステム装置の撮
像系の解像度であり、特にＳＮ比を上げることが重要と
なるが、ＳＮ比を上げることは検体の動きと相反するこ
とになる。このため、比較的動きの少ない部位について
はスロースキヤンモード（例えば、７．５フイールド／
sec）でＳＮ比を上げて、例えば１０２４×１０２４ピ
クセルで読込み、１０２４のインタレースで表示して空
間解像度を上げるようにしている。一方、比較的動きの
大きい部位については高速スキヤンモード（例えば、３
０フイールド／sec）で、例えば５１２×５１２ピクセ
ルで読込み、５１２のノンインタレースモードで表示し
て動的な動きを視察し易いようにしている。従って、同
一の診断装置からインタレース用の映像信号とノンイン
タレース用の映像信号とが出力されることになる。この
ため、インタレースモードとノンインタレースモードと
で画線を切換えて表示しかつラスタイレーズモードで画
像を表示するＣＲＴデイスプレイ装置においては、イン
タレースモードのラスタイレーズモードとノンインタレ
ースモードのラスタイレーズモードとでモードを切換え
る必要がある。従来ではこのモードの切換えをオペレー
タがカメラ側とＣＲＴ側のスイツチを操作することによ
り行なっていた。
のＸ線像を直視することによって診断をしてきたが、現
今では、Ｘ線ＴＶデイスプレイシステムを用いて医師が
被爆することなく検診を続けることができるようになっ
ているものがある。このシステムでは、必要な画面につ
いてはカメラでＣＲＴ画像を撮影して記録するようにな
っている。このＣＲＴとしてはラスタ走査型のものが採
用されており、カメラでＣＲＴ画像を撮影すると走査線
が鮮明に写ることがあるので、ラスタを垂直方向に移動
させて走査線の間隔を埋めるラスタイレーズモードで画
像を表示するＣＲＴデイスプレイ装置が採用されてい
る。また、Ｘ線を使ったＣＴ（Computer Tomography）
等の診断装置では、ＣＲＴデイスプレイ装置の画像が光
によってちらつくことがあるため、カメラによって撮影
するときには走査線を飛び越して垂直走査を行なうイン
タレースモードで画像を表示し、撮影を行なわないとき
には飛び越し走査を行なわないノンインタレースモード
で画像を表示するようにする場合がある。また、近時活
用が期待されているＸ線ＴＶシステム装置系のデジタル
サブトラクシヨンシステム（画像情報の差をとって必要
な画像のみを表示するシステム）では、検体として頭部
のように比較的動きが少ない部位や心臓のように比較的
動きの大きい部位の表示を対象とするため、画像の空間
解像度と時間的な動きが重要視されることになる。この
とき、最も重要なフアクタはＸ線ＴＶシステム装置の撮
像系の解像度であり、特にＳＮ比を上げることが重要と
なるが、ＳＮ比を上げることは検体の動きと相反するこ
とになる。このため、比較的動きの少ない部位について
はスロースキヤンモード（例えば、７．５フイールド／
sec）でＳＮ比を上げて、例えば１０２４×１０２４ピ
クセルで読込み、１０２４のインタレースで表示して空
間解像度を上げるようにしている。一方、比較的動きの
大きい部位については高速スキヤンモード（例えば、３
０フイールド／sec）で、例えば５１２×５１２ピクセ
ルで読込み、５１２のノンインタレースモードで表示し
て動的な動きを視察し易いようにしている。従って、同
一の診断装置からインタレース用の映像信号とノンイン
タレース用の映像信号とが出力されることになる。この
ため、インタレースモードとノンインタレースモードと
で画線を切換えて表示しかつラスタイレーズモードで画
像を表示するＣＲＴデイスプレイ装置においては、イン
タレースモードのラスタイレーズモードとノンインタレ
ースモードのラスタイレーズモードとでモードを切換え
る必要がある。従来ではこのモードの切換えをオペレー
タがカメラ側とＣＲＴ側のスイツチを操作することによ
り行なっていた。
しかしながら、従来ではスイツチの切換えによってモー
ドを切換えているため、操作が複雑になり、また誤操作
によって解像度が悪い写真が撮影されることがある、と
いう問題があった。
ドを切換えているため、操作が複雑になり、また誤操作
によって解像度が悪い写真が撮影されることがある、と
いう問題があった。
本発明は上記問題点を解決すべく成されたもので、イン
タレースモードかノンインタレースモードかを自動的に
検出してこれらのモードに自動的に切換えると共にこれ
らのモードに適合したラスタイレーズモードに自動的に
切換えるようにしたＣＲＴデイスプレイ装置の制御装置
を提供することを目的とする。
タレースモードかノンインタレースモードかを自動的に
検出してこれらのモードに自動的に切換えると共にこれ
らのモードに適合したラスタイレーズモードに自動的に
切換えるようにしたＣＲＴデイスプレイ装置の制御装置
を提供することを目的とする。
上記目的を達成するために本発明は、入力された映像信
号に基づいて走査線を飛び越して垂直走査を行なうイン
タレースモードと飛び越し走査を行なわないノンインタ
レースモードとを切換えて画像表示が可能であると共
に、ラスタの垂直方向に移動させて走査線の間隔を埋め
るラスタイレーズモードで画像表示が可能なＣＲＴデイ
スプレイ装置の制御装置において、映像信号から垂直同
期パルスと水平同期パルスとを分離する分離手段と、前
記分離された垂直同期パルスと水平同期パルスとに基づ
いてインタレースモードかノンインタレースモードかを
判定する判定手段と、前記判定手段の判定結果に基づい
てインタレースモードとノンインタレースモードとで切
換えて画像表示させると共にインタレースモードとノン
インタレースモードとでラスタイレーズモードを切換え
て画像表示させる制御手段と、を設けたことを特徴とす
る。
号に基づいて走査線を飛び越して垂直走査を行なうイン
タレースモードと飛び越し走査を行なわないノンインタ
レースモードとを切換えて画像表示が可能であると共
に、ラスタの垂直方向に移動させて走査線の間隔を埋め
るラスタイレーズモードで画像表示が可能なＣＲＴデイ
スプレイ装置の制御装置において、映像信号から垂直同
期パルスと水平同期パルスとを分離する分離手段と、前
記分離された垂直同期パルスと水平同期パルスとに基づ
いてインタレースモードかノンインタレースモードかを
判定する判定手段と、前記判定手段の判定結果に基づい
てインタレースモードとノンインタレースモードとで切
換えて画像表示させると共にインタレースモードとノン
インタレースモードとでラスタイレーズモードを切換え
て画像表示させる制御手段と、を設けたことを特徴とす
る。
本発明によれば分離手段によって映像信号から垂直同期
パルスと水平同期パルスとが分離される。この分離され
た垂直同期パルスと水平同期パルスは判定手段に入力さ
れ、判定手段はこの垂直同期パルスと水平同期パルスと
からインタレースモードかノンインタレースモードかを
判定する。インタレースモードでは、１フレームを２フ
イールドに分割してＣＲＴ画面の最上部左端から走査を
開始する奇数フイールドと奇数フイールドの走査開始点
からＨ／２（Ｈは水平走査の間隔）水平方向に離れた位
置から走査を開始する偶数フイールドとで１フレームを
表示し、また奇数フイールドと偶数フイールドとで垂直
同期パルスと水平同期パルスとの位相がＨ／２異なって
いるため、垂直同期パルスと水平同期パルスとに基づい
てインタレースモードかノンインタレースモードかを判
定することができる。そして、制御手段は、この判定手
段の判定結果に基づいてインタレースモードとノンイン
タレースモードとで切換えて画像表示を行なうと共にイ
ンタレースモードとノンインタレースモードとでラスタ
イレーズモードを切換えて画像表示を行なう。このよう
に制御する結果、自動的にインタレースモードとノンイ
ンタレースモードとに切換えられると共に、インタレー
スモード用のラスタイレーズモードとノンインタレース
モード用のラスタイレーズモードとが自動的に選択され
誤動作が発生しなくなる。
パルスと水平同期パルスとが分離される。この分離され
た垂直同期パルスと水平同期パルスは判定手段に入力さ
れ、判定手段はこの垂直同期パルスと水平同期パルスと
からインタレースモードかノンインタレースモードかを
判定する。インタレースモードでは、１フレームを２フ
イールドに分割してＣＲＴ画面の最上部左端から走査を
開始する奇数フイールドと奇数フイールドの走査開始点
からＨ／２（Ｈは水平走査の間隔）水平方向に離れた位
置から走査を開始する偶数フイールドとで１フレームを
表示し、また奇数フイールドと偶数フイールドとで垂直
同期パルスと水平同期パルスとの位相がＨ／２異なって
いるため、垂直同期パルスと水平同期パルスとに基づい
てインタレースモードかノンインタレースモードかを判
定することができる。そして、制御手段は、この判定手
段の判定結果に基づいてインタレースモードとノンイン
タレースモードとで切換えて画像表示を行なうと共にイ
ンタレースモードとノンインタレースモードとでラスタ
イレーズモードを切換えて画像表示を行なう。このよう
に制御する結果、自動的にインタレースモードとノンイ
ンタレースモードとに切換えられると共に、インタレー
スモード用のラスタイレーズモードとノンインタレース
モード用のラスタイレーズモードとが自動的に選択され
誤動作が発生しなくなる。
以上説明したように本発明によれば、インタレースモー
ドとノンインタレースモードとに応じて自動的にラスタ
イレーズモードが切換えて選択されるためモードに合っ
たラスタイレーズが自動的にできる、という効果が得ら
れる。
ドとノンインタレースモードとに応じて自動的にラスタ
イレーズモードが切換えて選択されるためモードに合っ
たラスタイレーズが自動的にできる、という効果が得ら
れる。
以下図面を参照して本発明の実施例を詳細に説明する。
第１図は本発明の第１実施例にかかる制御装置のブロツ
ク図を示すもので、映像信号はコントラスト制御回路１
０及びブライトネス制御用の直流再生回路１２を介して
ＣＲＴデイスプレイ装置１４のＣＲＴ電極（グリツド）
に入力されている。このコントラスト制御回路１０と直
流再生回路１２とによってＣＲＴ画像のコントラストと
ブライトネスが制御される。また、映像信号はこの映像
信号から垂直同期パルスＶ．ＳＹＮＣと水平同期パルス
Ｈ．ＳＹＮＣとを分離する同期分離回路１６に入力され
ている。同期分離回路１６で分離された水平同期パルス
Ｈ．ＳＹＮＣは水平偏向回路１８を介してＣＲＴデイス
プレイ装置１４の水平偏向コイルに入力されると共にフ
イールド検出回路２２に入力されている。また、同期分
離回路１６で分離された垂直同期パルスＶ．ＳＹＮＣは
垂直偏向回路２０を介してＣＲＴデイスプレイ装置１４
の垂直偏向コイルに入力されると共にフイールド検出回
路２２に入力されている。フイールド検出回路２２は再
トリガが可能なタイマ２４を介して切換スイツチ３２に
接続されている。
第１図は本発明の第１実施例にかかる制御装置のブロツ
ク図を示すもので、映像信号はコントラスト制御回路１
０及びブライトネス制御用の直流再生回路１２を介して
ＣＲＴデイスプレイ装置１４のＣＲＴ電極（グリツド）
に入力されている。このコントラスト制御回路１０と直
流再生回路１２とによってＣＲＴ画像のコントラストと
ブライトネスが制御される。また、映像信号はこの映像
信号から垂直同期パルスＶ．ＳＹＮＣと水平同期パルス
Ｈ．ＳＹＮＣとを分離する同期分離回路１６に入力され
ている。同期分離回路１６で分離された水平同期パルス
Ｈ．ＳＹＮＣは水平偏向回路１８を介してＣＲＴデイス
プレイ装置１４の水平偏向コイルに入力されると共にフ
イールド検出回路２２に入力されている。また、同期分
離回路１６で分離された垂直同期パルスＶ．ＳＹＮＣは
垂直偏向回路２０を介してＣＲＴデイスプレイ装置１４
の垂直偏向コイルに入力されると共にフイールド検出回
路２２に入力されている。フイールド検出回路２２は再
トリガが可能なタイマ２４を介して切換スイツチ３２に
接続されている。
切換スイツチ３２は、自動端子２６、手動端子２８及び
接触子３０を備えており、自動端子２６はタイマ２４に
接続され、手動端子２８はインタレースとノンインタレ
ースとを手動で切換えることが可能なインタレース／ノ
ンインタレース手動切換スイツチ３４に接続されてい
る。また、切換スイツチ３２の接触子３０はモード設定
回路４０に接続されている。モード設定回路４０には、
ラスタイレーズを行なうか行なわないかを選択するイレ
ーズオンスフスイツチ３６が接続されると共に、ラスタ
イレーズを行なったときの走査線の増加数を選択するイ
レーズ数選択スイツチ３８が接続されている。このイレ
ーズ数選択スイツチ３８をオンオフさせることにより走
査線の数を４倍または８倍にすることができる。そし
て、モード設定回路４０は垂直偏向回路２０に接続さ
れ、イレーズオンスフスイツチ３６及びイレーズ数選択
スイツチ３８の状態に応じて垂直同期パルスを順次一定
量づつ遅延させるかまたは一定のシーケンスに従って遅
延させてラスタイレーズを行なうように構成されてい
る。
接触子３０を備えており、自動端子２６はタイマ２４に
接続され、手動端子２８はインタレースとノンインタレ
ースとを手動で切換えることが可能なインタレース／ノ
ンインタレース手動切換スイツチ３４に接続されてい
る。また、切換スイツチ３２の接触子３０はモード設定
回路４０に接続されている。モード設定回路４０には、
ラスタイレーズを行なうか行なわないかを選択するイレ
ーズオンスフスイツチ３６が接続されると共に、ラスタ
イレーズを行なったときの走査線の増加数を選択するイ
レーズ数選択スイツチ３８が接続されている。このイレ
ーズ数選択スイツチ３８をオンオフさせることにより走
査線の数を４倍または８倍にすることができる。そし
て、モード設定回路４０は垂直偏向回路２０に接続さ
れ、イレーズオンスフスイツチ３６及びイレーズ数選択
スイツチ３８の状態に応じて垂直同期パルスを順次一定
量づつ遅延させるかまたは一定のシーケンスに従って遅
延させてラスタイレーズを行なうように構成されてい
る。
上記フイールド検出回路２２の詳細を第２図を参照して
説明する。フイールド検出回路２２は、水平同期パルス
Ｈ．ＳＹＮＣが入力されてこの水平同期パルスの周波数
を逓倍した信号を出力するＰＬＬ回路４２と、クロツク
端子ＣＫにＰＬＬ回路４２の出力が入力されると共に
Ａ、Ｂ端子に水平同期パルスＨ．ＳＹＮＣが入力されて
この水平同期パルスを所定時間遅延させて出力するシフ
トレジスタ４４と、シフトレジスタ４４の出力信号がＤ
端子に入力されると共にクロツク端子ＣＫに垂直同期パ
ルスＶ．ＳＹＮＣが入力されて垂直同期パルス入力時に
おけるＤ端子入力のレベルによって映像信号が奇数フイ
ールドに属するか偶数フイールドに属するかを判定して
Ｑ端子から判別信号を出力するＤ−フリツプフロツプ４
６とを備えている。垂直同期パルス、水平同期パルス、
シフトレジスタ４４出力及びＤ−フリツプフロツプ４６
のＱ端子出力の波形を第３図に示す。なお、第３図は走
査線数を５２２本とすると共にフイールド周波数を６０
Hz（フレーム周波数を３０Hz）で走査した場合の例を示
すものである。第３図から理解されるように奇数フイー
ルドの場合はＤ−フリツプフロツプ４６のＱ端子出力が
ハイレベルになり、偶数フイールドの場合はＤ−フリツ
プフロツプ４６のＱ端子出力がローレベルになる。従っ
て、タイマ２４によってＤ−フリツプフロツプ４６のＱ
端子出力の立上がりまたは立下がりをカウントすること
によりインタレースであることを判別することができ
る。なお、ノンインタレースの場合にはＤ−フリツプフ
ロツプ４６のＱ端子出力が変化しないためこれによって
ノンインタレースであることを判別することができる。
説明する。フイールド検出回路２２は、水平同期パルス
Ｈ．ＳＹＮＣが入力されてこの水平同期パルスの周波数
を逓倍した信号を出力するＰＬＬ回路４２と、クロツク
端子ＣＫにＰＬＬ回路４２の出力が入力されると共に
Ａ、Ｂ端子に水平同期パルスＨ．ＳＹＮＣが入力されて
この水平同期パルスを所定時間遅延させて出力するシフ
トレジスタ４４と、シフトレジスタ４４の出力信号がＤ
端子に入力されると共にクロツク端子ＣＫに垂直同期パ
ルスＶ．ＳＹＮＣが入力されて垂直同期パルス入力時に
おけるＤ端子入力のレベルによって映像信号が奇数フイ
ールドに属するか偶数フイールドに属するかを判定して
Ｑ端子から判別信号を出力するＤ−フリツプフロツプ４
６とを備えている。垂直同期パルス、水平同期パルス、
シフトレジスタ４４出力及びＤ−フリツプフロツプ４６
のＱ端子出力の波形を第３図に示す。なお、第３図は走
査線数を５２２本とすると共にフイールド周波数を６０
Hz（フレーム周波数を３０Hz）で走査した場合の例を示
すものである。第３図から理解されるように奇数フイー
ルドの場合はＤ−フリツプフロツプ４６のＱ端子出力が
ハイレベルになり、偶数フイールドの場合はＤ−フリツ
プフロツプ４６のＱ端子出力がローレベルになる。従っ
て、タイマ２４によってＤ−フリツプフロツプ４６のＱ
端子出力の立上がりまたは立下がりをカウントすること
によりインタレースであることを判別することができ
る。なお、ノンインタレースの場合にはＤ−フリツプフ
ロツプ４６のＱ端子出力が変化しないためこれによって
ノンインタレースであることを判別することができる。
次に第１図を参照して本実施例の動作を説明する。切換
スイツチ３２の接触子３０を手動端子２８に接続して手
動モードにすると、インタレース／ノンインタレース手
動切換スイツチ３４のオンオフによってインタレースモ
ードかノンインタレースモードかを手動で設定すること
ができる。また、この手動モードの状態でイレーズオン
オフスイツチ３６を操作することによりラスタイレーズ
を行なうか行なわないかを選択することができる。そし
て、イレーズオンスフスイツチ３６を操作してラスタイ
レーズモードに設定した後イレーズ数選択スイツチ３８
を操作すれば、走査線を４倍または８倍に増加させるこ
とができる。上記のようにスイツチを操作したときの走
査線の変化を第４図の(1)〜(7)に示す。なお、各図の左
側の数字は走査順序を示す。第４図の(1)〜(4)は映像信
号がノンインタレースの場合を示し、第４図(1)は映像
信号をそのままＣＲＴデイスプレイ装置１４に入力した
場合（スイツチ３４はオフ）の走査線を示し、第４図
(2)はインタレース／ノンインタレース手動切換スイツ
チ３４をインタレース側に操作したときすなわち映像信
号がノンインタレースモードでスイツチ３４をオンした
ときの走査線の変化を示し、第４図(3)はラスタイレー
ズモードで走査線の数を４倍にした場合の走査線の変化
を示し、第４図(4)はラスタイレーズモードで走査線の
数を８倍にした場合の走査線の変化を示すものである。
また、第４図(5)〜(7)は映像信号がインタレースの場合
を示し、第４図(5)はインタレース／ノンインタレース
手動切換スイツチ３４をオンしてインタレース側に操作
したときの操作線の変化を示し、第４図(6)はラスタイ
レーズモードで走査線の数を４倍にした場合の走査線の
変化を示し、第４図(7)はラスタイレーズモードで走査
線の数を８倍にした場合の走査線の変化を示すものであ
る。
スイツチ３２の接触子３０を手動端子２８に接続して手
動モードにすると、インタレース／ノンインタレース手
動切換スイツチ３４のオンオフによってインタレースモ
ードかノンインタレースモードかを手動で設定すること
ができる。また、この手動モードの状態でイレーズオン
オフスイツチ３６を操作することによりラスタイレーズ
を行なうか行なわないかを選択することができる。そし
て、イレーズオンスフスイツチ３６を操作してラスタイ
レーズモードに設定した後イレーズ数選択スイツチ３８
を操作すれば、走査線を４倍または８倍に増加させるこ
とができる。上記のようにスイツチを操作したときの走
査線の変化を第４図の(1)〜(7)に示す。なお、各図の左
側の数字は走査順序を示す。第４図の(1)〜(4)は映像信
号がノンインタレースの場合を示し、第４図(1)は映像
信号をそのままＣＲＴデイスプレイ装置１４に入力した
場合（スイツチ３４はオフ）の走査線を示し、第４図
(2)はインタレース／ノンインタレース手動切換スイツ
チ３４をインタレース側に操作したときすなわち映像信
号がノンインタレースモードでスイツチ３４をオンした
ときの走査線の変化を示し、第４図(3)はラスタイレー
ズモードで走査線の数を４倍にした場合の走査線の変化
を示し、第４図(4)はラスタイレーズモードで走査線の
数を８倍にした場合の走査線の変化を示すものである。
また、第４図(5)〜(7)は映像信号がインタレースの場合
を示し、第４図(5)はインタレース／ノンインタレース
手動切換スイツチ３４をオンしてインタレース側に操作
したときの操作線の変化を示し、第４図(6)はラスタイ
レーズモードで走査線の数を４倍にした場合の走査線の
変化を示し、第４図(7)はラスタイレーズモードで走査
線の数を８倍にした場合の走査線の変化を示すものであ
る。
切換スイツチ３２の接触子３０を自動端子２６に接続し
て自動設定モードにするとフイールド検出回路２２によ
って映像信号がインタレースモードかノンインタレース
モードかが判定され、この判定結果によって自動的にモ
ード設定回路４０の設定モードがインタレース／ノンイ
ンタレース手動切換スイツチを操作した場合と同様に切
換わり、上記で説明したようにインタレースモードとノ
ンインタレースモードが切換わると共にイレーズオンオ
フスイツチが操作されてイレーズ数が選択されていれば
ノンインタレースモードとインタレースモードとに応じ
てラスタイレーズモードが切換わる。
て自動設定モードにするとフイールド検出回路２２によ
って映像信号がインタレースモードかノンインタレース
モードかが判定され、この判定結果によって自動的にモ
ード設定回路４０の設定モードがインタレース／ノンイ
ンタレース手動切換スイツチを操作した場合と同様に切
換わり、上記で説明したようにインタレースモードとノ
ンインタレースモードが切換わると共にイレーズオンオ
フスイツチが操作されてイレーズ数が選択されていれば
ノンインタレースモードとインタレースモードとに応じ
てラスタイレーズモードが切換わる。
次に本発明の第２実施例を第５図を参照して説明する。
なお、第５図において第１図と同一部分は図示を省略
し、第１図と対応する部分には同一符号を付して説明す
る。フイールド検出回路２２は、Ｊ−Ｋ−フリツプフロ
ツプ２２Ａ、Ｊ−Ｋ−フリツプフロツプ２２Ｂ及び単安
定マルチバイブレータ２２Ｃを含んで構成されている。
Ｊ−Ｋ−フリツプフロツプ２２ＡのＪ端子及びＫ端子に
は、電源（５Ｖ）が接続されている。Ｊ−Ｋ−フリツプ
フロツプ２２ＡのＣＰ端子には、水平同期パルスＨ．Ｓ
ＹＮＣが入力されており、Ｊ−Ｋ−フリツプフロツプ２
２ＡのＲ端子（リセツト端子）には垂直同期パルスＶ．
ＳＹＮＣが入力されている。そして、Ｊ−Ｋ−フリツプ
フロツプ２２ＡのＱ端子はＪ−Ｋ−フリツプフロツプ２
２ＢのＪ端子に接続され、Ｊ−Ｋ−フリツプフロツプ２
２Ａの端子はＪ−Ｋ−フリツプフロツプ２２ＢのＫ端
子に接続されている。
なお、第５図において第１図と同一部分は図示を省略
し、第１図と対応する部分には同一符号を付して説明す
る。フイールド検出回路２２は、Ｊ−Ｋ−フリツプフロ
ツプ２２Ａ、Ｊ−Ｋ−フリツプフロツプ２２Ｂ及び単安
定マルチバイブレータ２２Ｃを含んで構成されている。
Ｊ−Ｋ−フリツプフロツプ２２ＡのＪ端子及びＫ端子に
は、電源（５Ｖ）が接続されている。Ｊ−Ｋ−フリツプ
フロツプ２２ＡのＣＰ端子には、水平同期パルスＨ．Ｓ
ＹＮＣが入力されており、Ｊ−Ｋ−フリツプフロツプ２
２ＡのＲ端子（リセツト端子）には垂直同期パルスＶ．
ＳＹＮＣが入力されている。そして、Ｊ−Ｋ−フリツプ
フロツプ２２ＡのＱ端子はＪ−Ｋ−フリツプフロツプ２
２ＢのＪ端子に接続され、Ｊ−Ｋ−フリツプフロツプ２
２Ａの端子はＪ−Ｋ−フリツプフロツプ２２ＢのＫ端
子に接続されている。
Ｊ−Ｋ−フリツプフロツプ２２ＢのＣＰ端子には垂直同
期パルスＶ．ＳＹＮＣが入力されており、Ｒ端子は接地
されている。また、Ｊ−Ｋ−フリツプフロツプ２２Ｂの
リセツト端子には電源（５Ｖ）が接続されており、Ｊ−
Ｋ−フリツプフロツプ２２ＢのＱ端子は単安定マルチバ
イブレータ２２ＣのＢ端子に接続されている。単安定マ
ルチバイブレータ２２ＣのＡ端子は接地されており、単
安定マルチバイブレータ２２ＣのＱ端子はモード設定回
路４０のインタレース／ノンインタレース設定スイツチ
４０Ｂをオンオフ制御するように接続されている。な
お、単安定マルチバイブレータ２２ＣはコンデンサＣ及
び抵抗Ｒを介して電源Ｖccに接続されている。
期パルスＶ．ＳＹＮＣが入力されており、Ｒ端子は接地
されている。また、Ｊ−Ｋ−フリツプフロツプ２２Ｂの
リセツト端子には電源（５Ｖ）が接続されており、Ｊ−
Ｋ−フリツプフロツプ２２ＢのＱ端子は単安定マルチバ
イブレータ２２ＣのＢ端子に接続されている。単安定マ
ルチバイブレータ２２ＣのＡ端子は接地されており、単
安定マルチバイブレータ２２ＣのＱ端子はモード設定回
路４０のインタレース／ノンインタレース設定スイツチ
４０Ｂをオンオフ制御するように接続されている。な
お、単安定マルチバイブレータ２２ＣはコンデンサＣ及
び抵抗Ｒを介して電源Ｖccに接続されている。
モード設定回路４０は、デジタル−アナログ（Ｄ／Ａ）
変換器４０Ｅ及び可変抵抗ＶＲを備えている。カウンタ
４０Ａは、１つの入力端子と３つの出力端子ＱＡ、Ｑ
Ｂ、ＱＣを備えている。カウンタ４０Ａの入力端には垂
直同期パルスが入力されており、カウンタ４０ＡのＱＡ
端子はインタレース／ノンインタレース設定スイツチ４
０Ｂを介してＤ／Ａ変換器４０Ｅの最上位ビツト（ＭＳ
Ｂ）に接続され、ＱＢ端子はイレーズオンスフスイツチ
４０Ｃの一方の接点を介してＤ／Ａ変換器４０Ｅに接続
され、ＱＣ端子はイレーズオンオフスイツチ４０Ｃの他
方の接点及びイレーズ数選択スイツチ４０Ｄを介してＤ
／Ａ変換器４０Ｅの最下位ビツト（ＬＳＢ）に接続され
ている。Ｄ／Ａ変換器４０Ｅの出力端には、可変抵抗Ｖ
Ｒが接続おり、この可変抵抗ＶＲは垂直偏向回路２０に
接続されている。この可変抵抗ＶＲは、その出力が１Ｈ
に相当するように予め調節しておく。
変換器４０Ｅ及び可変抵抗ＶＲを備えている。カウンタ
４０Ａは、１つの入力端子と３つの出力端子ＱＡ、Ｑ
Ｂ、ＱＣを備えている。カウンタ４０Ａの入力端には垂
直同期パルスが入力されており、カウンタ４０ＡのＱＡ
端子はインタレース／ノンインタレース設定スイツチ４
０Ｂを介してＤ／Ａ変換器４０Ｅの最上位ビツト（ＭＳ
Ｂ）に接続され、ＱＢ端子はイレーズオンスフスイツチ
４０Ｃの一方の接点を介してＤ／Ａ変換器４０Ｅに接続
され、ＱＣ端子はイレーズオンオフスイツチ４０Ｃの他
方の接点及びイレーズ数選択スイツチ４０Ｄを介してＤ
／Ａ変換器４０Ｅの最下位ビツト（ＬＳＢ）に接続され
ている。Ｄ／Ａ変換器４０Ｅの出力端には、可変抵抗Ｖ
Ｒが接続おり、この可変抵抗ＶＲは垂直偏向回路２０に
接続されている。この可変抵抗ＶＲは、その出力が１Ｈ
に相当するように予め調節しておく。
以下本実施例の動作を説明する。フイールド検出回路２
２はインタレースモードの場合奇数フイールドと偶数フ
イールドとで垂直同期パルスと水平同期パルスとの位相
がＨ／２異なっているため、垂直同期パルスと水平同期
パルスとに基づいて周知のようにインタレースモードか
ノンインタレースモードかを判別してノンインタレース
の場合インタレース／ノンインタレース設定スイツチ４
０Ｂをオンにし、インタレースモードの場合インタレー
ス／ノンインタレース設定スイツチ４０Ｂをオフにす
る。
２はインタレースモードの場合奇数フイールドと偶数フ
イールドとで垂直同期パルスと水平同期パルスとの位相
がＨ／２異なっているため、垂直同期パルスと水平同期
パルスとに基づいて周知のようにインタレースモードか
ノンインタレースモードかを判別してノンインタレース
の場合インタレース／ノンインタレース設定スイツチ４
０Ｂをオンにし、インタレースモードの場合インタレー
ス／ノンインタレース設定スイツチ４０Ｂをオフにす
る。
カウンタ４０Ａは、垂直同期パルスＶ．ＳＹＮＣを分周
して、ＱＡ端子から１／２に分周した周波数の信号（Ｈ
／２に相当する）を出力し、ＱＢ端子から１／４に分周
した周波数の信号（Ｈ／４に相当する）を出力し、そし
てＱＣ端子から１／８に分周した周波数の信号（Ｈ／８
に相当する）を出力する。そして、Ｄ／Ａ変換器４０Ｅ
はインタレース／ノンインタレース設定スイツチ４０
Ｂ、イレーズオンオフスイツチ４０Ｃ及びイレーズ数選
択スイツチ４０Ｄのオンオフ状態に応じてカウンタ４０
Ａから入力される信号を変換して可変抵抗ＶＲ及び垂直
偏向回路２０を介して垂直偏向コイルへ垂直同期パルス
Ｖ．ＳＹＮＣを供給する。
して、ＱＡ端子から１／２に分周した周波数の信号（Ｈ
／２に相当する）を出力し、ＱＢ端子から１／４に分周
した周波数の信号（Ｈ／４に相当する）を出力し、そし
てＱＣ端子から１／８に分周した周波数の信号（Ｈ／８
に相当する）を出力する。そして、Ｄ／Ａ変換器４０Ｅ
はインタレース／ノンインタレース設定スイツチ４０
Ｂ、イレーズオンオフスイツチ４０Ｃ及びイレーズ数選
択スイツチ４０Ｄのオンオフ状態に応じてカウンタ４０
Ａから入力される信号を変換して可変抵抗ＶＲ及び垂直
偏向回路２０を介して垂直偏向コイルへ垂直同期パルス
Ｖ．ＳＹＮＣを供給する。
次にＤ／Ａ変換器４０Ｅから出力される信号の例を第６
図及び第７図を参照して説明する。なお、図における数
字は走査順序を示す。第６図は、インタレース／ノンイ
ンタレース設定スイツチ４０Ｂ、イレーズオンオフスイ
ツチ４０Ｃの両方の接点及びイレーズ数選択スイツチ４
０Ｄがオンしたとき、すなわちノンインタレースで８倍
のラスタイレーズを行なったときのＤ／Ａ変換器４０Ｅ
の出力を示すものである（第４図(4)に相当する）。カ
ウンタ４０ＡのＱＡ端子からは垂直同期パルスＶ．ＳＹ
ＮＣを１／２に分周した信号が出力され、ＱＢ端子から
は垂直同期パルスＶ．ＳＹＮＣを１／４に分周した信号
が入力され、そしてＱＣ端子からは垂直同期パルスＶ．
ＳＹＮＣを１／８に分周した信号が出力される。これら
の信号はインタレース／ノンインタレース設定スイツチ
４０Ｂ、イレーズオンオフスイツチ４０Ｃ及びイレーズ
数選択スイツチ４０Ｄを介してそれぞれＤ／Ａ変換器４
０Ｅに入力される。Ｄ／Ａ変換器４０Ｅは、これらの信
号からアナログ信号を生成して可変抵抗ＶＲから垂直偏
向回路２０へ出力する。Ｄ／Ａ変換器４０Ｅからの出力
は、第６図に示すようにカウンタ４０Ａからの出力をそ
れぞれ加えた波形になる。
図及び第７図を参照して説明する。なお、図における数
字は走査順序を示す。第６図は、インタレース／ノンイ
ンタレース設定スイツチ４０Ｂ、イレーズオンオフスイ
ツチ４０Ｃの両方の接点及びイレーズ数選択スイツチ４
０Ｄがオンしたとき、すなわちノンインタレースで８倍
のラスタイレーズを行なったときのＤ／Ａ変換器４０Ｅ
の出力を示すものである（第４図(4)に相当する）。カ
ウンタ４０ＡのＱＡ端子からは垂直同期パルスＶ．ＳＹ
ＮＣを１／２に分周した信号が出力され、ＱＢ端子から
は垂直同期パルスＶ．ＳＹＮＣを１／４に分周した信号
が入力され、そしてＱＣ端子からは垂直同期パルスＶ．
ＳＹＮＣを１／８に分周した信号が出力される。これら
の信号はインタレース／ノンインタレース設定スイツチ
４０Ｂ、イレーズオンオフスイツチ４０Ｃ及びイレーズ
数選択スイツチ４０Ｄを介してそれぞれＤ／Ａ変換器４
０Ｅに入力される。Ｄ／Ａ変換器４０Ｅは、これらの信
号からアナログ信号を生成して可変抵抗ＶＲから垂直偏
向回路２０へ出力する。Ｄ／Ａ変換器４０Ｅからの出力
は、第６図に示すようにカウンタ４０Ａからの出力をそ
れぞれ加えた波形になる。
次に第７図に５２４／６０Hzの走査速度のインタレース
で８倍のラスタイレーズを行なったときの可変抵抗ＶＲ
出力を示す（第４図(7)に相当する）、インタレースの
場合フイールド検出回路２２によってインタレース／ノ
ンインタレース設定スイツチ４０Ｂがオフされているた
め第７図に示すようにカウンタ４０ＡのＱＡ端子から出
力される信号は常時ローレベルにある。また、８倍のラ
スタイレーズを行なうためイレーズオンオフスイツチ４
０Ｃの両方の接点とイレーズ数選択スイツチ４０Ｄはオ
ン状態にある。従って、カウンタ４０ＡにＱＢ端子から
出力された垂直同期パルスを１／４に分周した信号とＱ
Ｃ端子から出力された垂直同期パルスを１／８に分周し
た信号とがＤ／Ａ変換器４０Ｅに入力され、第７図に示
すようにこれらの信号を加算した波形の信がＤ／Ａ変換
器４０Ｅから出力される。なお、この場合奇数フイール
ドと偶数フイールドとでＨ／２の位相差があるため実際
の画像での走鎖線の変化は奇数フイールドの場合は第８
図（Ａ）に示すようになり、偶数フイールドの場合は第
８図（Ｂ）に示すようになる。
で８倍のラスタイレーズを行なったときの可変抵抗ＶＲ
出力を示す（第４図(7)に相当する）、インタレースの
場合フイールド検出回路２２によってインタレース／ノ
ンインタレース設定スイツチ４０Ｂがオフされているた
め第７図に示すようにカウンタ４０ＡのＱＡ端子から出
力される信号は常時ローレベルにある。また、８倍のラ
スタイレーズを行なうためイレーズオンオフスイツチ４
０Ｃの両方の接点とイレーズ数選択スイツチ４０Ｄはオ
ン状態にある。従って、カウンタ４０ＡにＱＢ端子から
出力された垂直同期パルスを１／４に分周した信号とＱ
Ｃ端子から出力された垂直同期パルスを１／８に分周し
た信号とがＤ／Ａ変換器４０Ｅに入力され、第７図に示
すようにこれらの信号を加算した波形の信がＤ／Ａ変換
器４０Ｅから出力される。なお、この場合奇数フイール
ドと偶数フイールドとでＨ／２の位相差があるため実際
の画像での走鎖線の変化は奇数フイールドの場合は第８
図（Ａ）に示すようになり、偶数フイールドの場合は第
８図（Ｂ）に示すようになる。
第１図は本発明の一実施例のブロツク図、第２図は第１
図のフイールド検出回路の詳細を示すブロツク図、第３
図は第２図の各部の波形を示す線図、第４図(1)〜(7)は
各モードにおける走査線の変化を示す線図、第５図は本
発明の第２実施例の主要部を示すブロツク図、第６図は
ノンインタレースで８倍のラスタイレーズを行なったと
きの各部の波形を示す線図、第７図はインタレースで８
倍のラスタイレーズを行なったときの各部の波形を示す
線図、第８図（Ａ）奇数フイールドの走査線の動きを示
す線図、第８図（Ｂ）は偶数フイールドの走査線の動き
を示す線図である。 １４・・・ＣＲＴデイスプレイ装置、 １６・・・同期分離回路、 ２２・・・フイールド検出回路。
図のフイールド検出回路の詳細を示すブロツク図、第３
図は第２図の各部の波形を示す線図、第４図(1)〜(7)は
各モードにおける走査線の変化を示す線図、第５図は本
発明の第２実施例の主要部を示すブロツク図、第６図は
ノンインタレースで８倍のラスタイレーズを行なったと
きの各部の波形を示す線図、第７図はインタレースで８
倍のラスタイレーズを行なったときの各部の波形を示す
線図、第８図（Ａ）奇数フイールドの走査線の動きを示
す線図、第８図（Ｂ）は偶数フイールドの走査線の動き
を示す線図である。 １４・・・ＣＲＴデイスプレイ装置、 １６・・・同期分離回路、 ２２・・・フイールド検出回路。
Claims (1)
- 【請求項１】入力された映像信号に基づいて走査線を飛
び越して垂直走査を行なうインタレースモードと飛び越
し走査を行なわないノンインタレースモードとを切換え
て画像表示が可能であると共に、ラスタの垂直方向に移
動させて走査線の間隔を埋めるラスタイレーズモードで
画像表示が可能なＣＲＴデイスプレイ装置の制御装置に
おいて、映像信号から垂直同期パルスと水平同期パルス
とを分離する分離手段と、前記分離された垂直同期パル
スと水平同期パルスとに基づいてインタレースモードか
ノンインタレースモードかを判定する判定手段と、前記
判定手段の判定結果に基づいてインタレースモードとノ
ンインタレースモードとで切換えて画像表示させると共
にインタレースモードとノンインタレースモードとでラ
スタイレーズモードを切換えて画像表示させる制御手段
と、を設けたことを特徴とするＣＲＴデイスプレイ装置
の制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61235377A JPH065476B2 (ja) | 1986-10-02 | 1986-10-02 | Ｃｒｔデイスプレイ装置の制御装置 |
| US07/103,636 US4837626A (en) | 1986-10-02 | 1987-10-02 | Controller for CRT display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61235377A JPH065476B2 (ja) | 1986-10-02 | 1986-10-02 | Ｃｒｔデイスプレイ装置の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6389892A JPS6389892A (ja) | 1988-04-20 |
| JPH065476B2 true JPH065476B2 (ja) | 1994-01-19 |
Family
ID=16985179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61235377A Expired - Fee Related JPH065476B2 (ja) | 1986-10-02 | 1986-10-02 | Ｃｒｔデイスプレイ装置の制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4837626A (ja) |
| JP (1) | JPH065476B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717440A (en) | 1986-10-06 | 1998-02-10 | Hitachi, Ltd. | Graphic processing having apparatus for outputting FIFO vacant information |
| US4987493A (en) * | 1989-08-01 | 1991-01-22 | Rca Licensing Corporation | Memory efficient interlace apparatus and method as for a picture in a picture display |
| US5097257A (en) * | 1989-12-26 | 1992-03-17 | Apple Computer, Inc. | Apparatus for providing output filtering from a frame buffer storing both video and graphics signals |
| US5369444A (en) * | 1990-06-01 | 1994-11-29 | Thomson Consumer Electronics | Field type matching system |
| US5189515A (en) * | 1991-02-04 | 1993-02-23 | Industrial Technology Research Institute | Television synchronization signal separator |
| JPH06153069A (ja) * | 1992-10-30 | 1994-05-31 | Sony Corp | 画像の変換装置、複製装置、再生装置、および表示装置 |
| US5406333A (en) * | 1994-03-14 | 1995-04-11 | Thomson Consumer Electronics, Inc. | Method and device for film-mode detection |
| KR0144941B1 (ko) * | 1994-09-30 | 1998-07-15 | 김광호 | 와이드 비젼 디스플레이 장치 |
| KR960016601A (ko) * | 1994-10-29 | 1996-05-22 | 오봉환 | 평면 영상의 입체화 방법 |
| AU4149196A (en) * | 1994-11-04 | 1996-05-31 | Catapult Entertainment, Inc. | Method and apparatus for loosely synchronizing closed free-running raster displays |
| JP3591028B2 (ja) * | 1995-01-25 | 2004-11-17 | ソニー株式会社 | 再生装置、再生方法 |
| JP3387769B2 (ja) * | 1996-04-05 | 2003-03-17 | 松下電器産業株式会社 | 映像データ送信方法、映像データ送信装置、及び映像データ再生装置 |
| JPH1064244A (ja) * | 1996-08-23 | 1998-03-06 | Sony Corp | 記録媒体、再生装置 |
| JPH10290440A (ja) * | 1997-04-14 | 1998-10-27 | Matsushita Electric Ind Co Ltd | ディジタル放送送信方法、ディジタル放送送信装置、及びディジタル放送再生装置 |
| JPH10336694A (ja) * | 1997-06-03 | 1998-12-18 | Brother Ind Ltd | 映像信号取込装置 |
| KR100260826B1 (ko) * | 1997-09-09 | 2000-07-01 | 윤종용 | 디스플레이 장치의 수평 포지션 조절회로 |
| US20040164925A1 (en) * | 1999-09-28 | 2004-08-26 | Boger Robert A. | Method and apparatus for changing the mode of a display apparatus |
| US6326935B1 (en) * | 1999-09-28 | 2001-12-04 | Gateway, Inc. | Method and apparatus for changing the mode of a display apparatus |
| KR100407961B1 (ko) * | 2001-07-05 | 2003-12-03 | 엘지전자 주식회사 | 영상표시기기의 입력신호 처리장치 |
| JP3796751B2 (ja) * | 2002-05-02 | 2006-07-12 | ソニー株式会社 | 映像信号処理装置および方法、記録媒体、並びにプログラム |
| KR100951879B1 (ko) | 2006-02-23 | 2010-04-12 | 삼성전자주식회사 | 화면 조정 방법 및 이를 수행하는 영상처리장치 |
| US8591401B2 (en) * | 2010-08-18 | 2013-11-26 | Olympus Corporation | Endoscope apparatus displaying information indicating gravity direction on screen |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944244A (ja) * | 1982-09-07 | 1984-03-12 | 株式会社東芝 | Ｘ線診断装置 |
| US4719644A (en) * | 1985-07-09 | 1988-01-12 | Apert-Herzog Corporation | Video data acquisition and display scan converter |
| US4698674A (en) * | 1986-03-06 | 1987-10-06 | Vsp, Inc. | Interlace/non-interlace data converter |
-
1986
- 1986-10-02 JP JP61235377A patent/JPH065476B2/ja not_active Expired - Fee Related
-
1987
- 1987-10-02 US US07/103,636 patent/US4837626A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6389892A (ja) | 1988-04-20 |
| US4837626A (en) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065476B2 (ja) | Ｃｒｔデイスプレイ装置の制御装置 | |
| US4364090A (en) | Method for a compatible increase in resolution in television systems | |
| EP0096627B1 (en) | Interactive computer-based information display system | |
| EP0096628A2 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| KR20000077461A (ko) | 영상표시장치 | |
| JPH0423994B2 (ja) | ||
| EP0170869B1 (en) | Scanning conversion method and scan converter unit employing the conversion method | |
| JPH01189285A (ja) | フリツカ障害抑圧装置を備えているテレビジョン受信機 | |
| JPH06292148A (ja) | 倍速映像表示装置 | |
| JPH09501806A (ja) | テレビジョン装置に対するフリッカを低減する方法および回路装置 | |
| EP0515155B1 (en) | Scanning rate conversion | |
| JPS5816381B2 (ja) | コウカイゾウドテレビジヨンジユゾウキ | |
| JP2988457B2 (ja) | ディスプレイ装置の駆動装置及び方法 | |
| EP0746154A2 (en) | A subpicture signal vertical compression circuit | |
| EP0291347B1 (en) | Image processing method and apparatus | |
| JPS62289083A (ja) | 広視野ビデオカメラ装置 | |
| SU1262745A1 (ru) | Способ воспроизведени изображени цветного телевидени | |
| JP2957357B2 (ja) | カラー画像表示装置 | |
| JP2823234B2 (ja) | 画面表示装置 | |
| JPH07163566A (ja) | 超音波診断装置 | |
| JPH11196383A (ja) | 映像信号処理装置 | |
| JPS6130697B2 (ja) | ||
| JPS6150474A (ja) | 走査変換装置 | |
| JP2653937B2 (ja) | 画像処理装置 | |
| JPH0975330A (ja) | 医用画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |