JPH0653502A - Thin film transistor and fabrication thereof - Google Patents
Thin film transistor and fabrication thereofInfo
- Publication number
- JPH0653502A JPH0653502A JP19974892A JP19974892A JPH0653502A JP H0653502 A JPH0653502 A JP H0653502A JP 19974892 A JP19974892 A JP 19974892A JP 19974892 A JP19974892 A JP 19974892A JP H0653502 A JPH0653502 A JP H0653502A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- sio
- teos
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は薄膜トランジスタ(Th
in Film Transistor以下TFTとい
う)とその製造方法に係り、特にTFTのゲート酸化膜
として適した良好な膜質であり、且つ膜厚の均一なSi
O2 膜を有するTFT及びその製造方法に関する。The present invention relates to a thin film transistor (Th
in Film Transistor (hereinafter referred to as TFT)) and a manufacturing method thereof, and particularly, Si having a good film quality suitable for a gate oxide film of a TFT and having a uniform film thickness.
The present invention relates to a TFT having an O 2 film and a manufacturing method thereof.
【0002】[0002]
【従来の技術】ファクシミリ用のイメージセンサ、液
晶、薄膜IC等に用いられるTFTのゲート酸化膜は、
大面積基板上にTFTを構成するとき、均一な膜質であ
ることとともに、その膜厚の均一性も求められる。2. Description of the Related Art The gate oxide film of a TFT used in a facsimile image sensor, liquid crystal, thin film IC, etc.
When forming a TFT on a large-area substrate, it is required that the film quality be uniform and the film thickness be uniform.
【0003】従来このようなTFTに適したゲート酸化
膜用SiO2 膜はCVD法で製造されることがよく知ら
れている。またCVD法によりSiO2 膜を形成するこ
とも周知である(例えば特開昭61−63020号公
報、特開昭62−216261号公報、特開平1−23
8024号公報、特開平2−93069号公報、特開平
2−170974号公報等参照)。It is well known that a SiO 2 film for a gate oxide film suitable for such a TFT is conventionally manufactured by a CVD method. It is also well known to form a SiO 2 film by the CVD method (for example, JP-A 61-63020, JP-A 62-216261 and JP-A 1-23).
8024, JP-A-2-93069, JP-A-2-170974, etc.).
【0004】従来の代表的なゲート酸化膜用のSiO2
膜の製造方法によって形成されたSiO2 膜は(1)テ
トラエトキシンラン〔Si(OC2 H5 )4 〕(以下T
EOSという)とO2 ガスによる減圧CVD法(LPC
VD法)で形成したSiO2膜、(2)スパッタ法によ
り形成したSiO2 膜、(3)ECRプラズマCVD法
によって形成したSiO2 膜(4)TEOSとO2 ガス
によるプラズマCVD法(P−CVD法)により形成し
たSiO2 膜等がある。SiO 2 for a typical conventional gate oxide film
The SiO 2 film formed by the film manufacturing method is (1) tetraethoxysilane [Si (OC 2 H 5 ) 4 ] (hereinafter referred to as T
Low pressure CVD method (LPC) with O 2 gas and EOS
SiO 2 film formed by VD method, (2) SiO 2 film formed by sputtering method, (3) SiO 2 film formed by ECR plasma CVD method (4) Plasma CVD method using TEOS and O 2 gas (P- There is a SiO 2 film or the like formed by the CVD method.
【0005】これらのゲート酸化膜用SiO2 膜の特性
を表1に示す。Table 1 shows the characteristics of these SiO 2 films for gate oxide films.
【0006】[0006]
【表1】 [Table 1]
【0007】一般にゲート酸化膜用SiO2 膜として
は、耐圧6MV/cm以上、界面準位密度は1×1011
/cm2 ・eV以下、屈折率1.46程度のものが求めら
れている。Generally, a SiO 2 film for a gate oxide film has a breakdown voltage of 6 MV / cm or more and an interface state density of 1 × 10 11.
A material having a refractive index of about 1.46 / cm 2 · eV or less is required.
【0008】表1から明らかな如く、(1)TEOS+
O2 ガスのLP−CVD法によるSiO2 膜は耐圧が低
く、屈折率が変動する等の問題点がある。 (2) スパッタ法によるSiO2 膜は、ステップカバレー
ジが悪く、ゲートリークを発生し易いという問題点があ
る。As is clear from Table 1, (1) TEOS +
The SiO 2 film formed by the LP-CVD method using O 2 gas has a problem that the withstand voltage is low and the refractive index varies. (2) The SiO 2 film formed by the sputtering method has a problem that the step coverage is poor and a gate leak is likely to occur.
【0009】(3) ECRプラズマCVD法によるSiO
2 膜は界面準位密度が大きく、TFTを形成した場合、
素子のオフ電流が大きいという問題点がある。 (4) TEOS+O2 ガスのP−CVD法によるSiO2
膜は表1に示す特性では最も優れたものである。(3) SiO by ECR plasma CVD method
2 film has a high interface state density, and when a TFT is formed,
There is a problem that the off current of the device is large. (4) SiO 2 by P-CVD method using TEOS + O 2 gas
The film is the best in the properties shown in Table 1.
【0010】[0010]
【発明が解決しようとする課題】ところが、TEOS+
O2 ガスによるP−CVD法によってSiO2 膜を形成
するための従来の装置はサス・ステンレス・チャンバー
を使用しなければならない。そして、このサス・ステン
レス・チャンバーの不純物が生成する酸化膜中に混入し
易いこと、酸化膜の成膜温度が450℃以下と低く、高
温での膜生成が不可能であるという問題点がある。However, TEOS +
The conventional apparatus for forming a SiO 2 film by the P-CVD method using O 2 gas must use a suspension stainless chamber. Then, there are problems that the impurities in the suspension stainless chamber are easily mixed in the oxide film generated, and the film formation temperature of the oxide film is as low as 450 ° C. or lower, so that the film formation at high temperature is impossible. .
【0011】さらに、このTEOS+O2 ガスによるP
−CVD法によって、大面積基板上にSiO2 膜を形成
する場合、膜の膜厚、膜質の均一性を得るために、チャ
ンバー内に均一なプラズマを生成させるべく、チャンバ
ーの外側に設ける平板電極を平行にし、このサス又はA
l電極内で製造しなければならない。Further, P by the TEOS + O 2 gas
When a SiO 2 film is formed on a large-area substrate by the CVD method, a flat plate electrode is provided outside the chamber in order to generate uniform plasma in the chamber in order to obtain uniform film thickness and film quality. Parallel to this suspension or A
Must be manufactured in the l-electrode.
【0012】このため、この平行平板電極のサイズより
大きな基板にSiO2 膜を成膜するのは困難である。従
って、本発明の目的はTEOS+O2 ガスによるP−C
VD法によって大面積基板上に均一な膜厚で且つ均質な
ゲート酸化膜に適したSiO2 膜を成膜することであ
る。Therefore, it is difficult to form a SiO 2 film on a substrate larger than the size of the parallel plate electrodes. Therefore, the object of the present invention is to provide PC with TEOS + O 2 gas.
The VD method is to form a SiO 2 film having a uniform film thickness and a suitable gate oxide film on a large-area substrate.
【0013】[0013]
【課題を解決するための手段】前記目的を達成するた
め、本発明者は、鋭意研究の結果、TEOS+O2 ガス
によるCVD法において、成膜温度を550℃〜650
℃として、プラズマを少量アシストしてSiO2 膜を成
膜することによって、大面積基板に均一な膜厚と膜質を
有するSiO2 膜を生成することが出来ることを見出し
た。In order to achieve the above-mentioned object, the present inventor has earnestly studied and as a result, in the CVD method using TEOS + O 2 gas, the film forming temperature was 550 ° C. to 650 ° C.
It has been found that a SiO 2 film having a uniform film thickness and film quality can be formed on a large-area substrate by forming a SiO 2 film by assisting a small amount of plasma at a temperature of ° C.
【0014】この時、O2 プラズマを発生させるための
電極は、チャンバー内に均質なプラズマを発生させる必
要はない、したがって従来のごとく平行平板電極を用い
ることなく、棒状電極で十分に均質なSiO2 膜を得る
ことができる。At this time, the electrode for generating the O 2 plasma does not need to generate a uniform plasma in the chamber, and therefore, a parallel plate electrode is not used as in the conventional case, and a sufficiently uniform SiO 2 is formed by a rod-shaped electrode. Two membranes can be obtained.
【0015】[0015]
【作用】熱CVD法によるSiO2 膜の成膜は620℃
程度からはじまり、膜厚の均一性はこれのみで十分であ
るが、膜質の改善のために、O2 プラズマを発生させる
ものである。[Function] The SiO 2 film is formed at 620 ° C. by the thermal CVD method.
Starting from the degree, this is sufficient for the uniformity of the film thickness, but O 2 plasma is generated to improve the film quality.
【0016】プラズマを発生させることにより、低い温
度領域でも均一に成膜することができる。これにより大
面積基板に良質なSiO2 膜を均一な膜厚で得ることが
できる。By generating plasma, a uniform film can be formed even in a low temperature region. This makes it possible to obtain a good-quality SiO 2 film with a uniform film thickness on a large-area substrate.
【0017】[0017]
【実施例】本発明の一実施例を図1〜図4によって説明
する。図1は本発明よにる薄膜トランジスタを製造する
CVD装置を示す概略構成図であり、図1(a)は装置
の断面図、図1(b)は装置の平面図を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. 1A and 1B are schematic configuration diagrams showing a CVD apparatus for manufacturing a thin film transistor according to the present invention. FIG. 1A is a sectional view of the apparatus and FIG. 1B is a plan view of the apparatus.
【0018】図1において、1は石英チャンバー、2は
試料基板、3、4はガス導入口、5は排気ポンプ、6は
ヒータ、7、7′は棒状電極を示す。ガス導入口3、4
からそれぞれO2 ガス、TEOSガスが石英チャンバー
1に導入される。また排気ポンプ5により石英チャンバ
ー1内の圧力を減圧する。In FIG. 1, 1 is a quartz chamber, 2 is a sample substrate, 3 and 4 are gas inlets, 5 is an exhaust pump, 6 is a heater, and 7 and 7 ′ are rod-shaped electrodes. Gas inlet 3, 4
O 2 gas and TEOS gas are introduced into the quartz chamber 1 respectively. Further, the exhaust pump 5 reduces the pressure in the quartz chamber 1.
【0019】石英チャンバー1の外部に設けられたヒー
タ6により、石英チャンバー内の成膜温度を制御する。
本実施例において、石英チャンバー1とヒータ6の間に
例えば直径2cmの一対の棒状電極7、7′が設けられ
ており、両者に電圧を印加することにより石英チャンバ
ー1内にO2 プラズマを発生させるものである。The film forming temperature in the quartz chamber is controlled by the heater 6 provided outside the quartz chamber 1.
In this embodiment, a pair of rod-shaped electrodes 7 and 7'having a diameter of, for example, 2 cm are provided between the quartz chamber 1 and the heater 6, and an O 2 plasma is generated in the quartz chamber 1 by applying a voltage to them. It is what makes me.
【0020】次にこの装置を用いたSiO2 膜の成膜方
法について説明する。石英チャンバー1内に例えば30
cm×30cm角の大面積の試料基板2・・・を図示省
略した支持台上に対向する形で載置し、次に示す如き成
膜条件によって試料基板2上にSiO2 膜を成膜する。Next, a method of forming a SiO 2 film using this apparatus will be described. For example, 30 in the quartz chamber 1.
cm * 30 cm square large area sample substrates 2 ... Are placed on a supporting base (not shown) so as to face each other, and a SiO 2 film is formed on the sample substrate 2 under the following film forming conditions. .
【0021】 TEOSガス 50sccm O2 ガス 500sccm 電力 100W 成膜温度 600℃ 圧力 0.05Torr〜2.0Torr この条件で成膜した膜を550℃以上の温度で長時間ア
ニールすることにより、より安定化したSiO2 膜を得
ることができる。なおTEOSガスやO2 ガスのそれぞ
れの量を変えても、同様な安定化したSiO2 膜を得る
ことができる。TEOS gas 50 sccm O 2 gas 500 sccm power 100 W film formation temperature 600 ° C. pressure 0.05 Torr to 2.0 Torr The film formed under these conditions was annealed at a temperature of 550 ° C. or higher for a long time to stabilize the film. A SiO 2 film can be obtained. Even if the amounts of TEOS gas and O 2 gas are changed, the same stabilized SiO 2 film can be obtained.
【0022】形成したSiO2 膜は屈折率1.46、耐
圧、界面準位密度はともに、従来のTEOS+O2 ガス
によるP−CVD法によるものと変わらない良好な特性
を示す。しかもステップカバレージもCVD法により形
成するため良好である。The formed SiO 2 film has excellent properties such as a refractive index of 1.46, a breakdown voltage and an interface state density which are not different from those of the conventional P-CVD method using TEOS + O 2 gas. Moreover, the step coverage is also good because it is formed by the CVD method.
【0023】本実施例の如き大面積の試料基板にSiO
2 膜を形成する場合、その膜厚のバラツキが素子の特性
に影響する。そして膜厚の均一性は主にその成膜温度に
関係する。On a large-area sample substrate as in this embodiment, SiO
When forming two films, variations in the film thickness affect the characteristics of the device. The film thickness uniformity mainly relates to the film forming temperature.
【0024】図2に30cm×25cm基板に成膜した
TEOS+O2 ガスによる本実施例のCVD法により形
成したSiO2 膜の膜厚のバツラキと成膜温度の関係を
示す。FIG. 2 shows the relationship between the film thickness variation and the film thickness variation of the SiO 2 film formed by the CVD method of this embodiment using TEOS + O 2 gas formed on a 30 cm × 25 cm substrate.
【0025】なお、この時の成膜条件は、次の通りであ
る。 TEOS: 50sccm O2 300sccm 電力 100W 圧力 0.05Torr〜2.0Torr 図2から明らかな如く、成膜温度を550℃以上とする
ことにより膜厚のバラツキが18%以下に押さえること
が出来、実用的均性が得られる。The film forming conditions at this time are as follows. TEOS: 50 sccm O 2 300 sccm Power 100 W Pressure 0.05 Torr to 2.0 Torr As is apparent from FIG. Uniformity can be obtained.
【0026】熱CVD法によるSiO2 膜の成膜は62
0℃から初まるが、本発明ではプラズマをかけるため、
より低い温度領域においても均一に成膜できる。しかし
図2からも示される如くその成膜温度は550〜650
℃が適当である。The formation of the SiO 2 film by the thermal CVD method is 62
Although it starts from 0 ° C., since plasma is applied in the present invention,
A uniform film can be formed even in a lower temperature region. However, as shown in FIG. 2, the film forming temperature is 550 to 650.
℃ is suitable.
【0027】また、電力も本実施例では100Wの例に
ついて述べたがこの値に限定されるものではなく、必要
に応じて10W〜500Wの間の値をとることができ
る。次に本発明によるSiO2 膜をゲート酸化膜として
用いたTFTの一例として、ガラス基板上にC−MOS
FETから成るTFTを形成する場合の製造工程を図
3、図4によって説明する。Further, although the electric power is 100 W in this embodiment, the electric power is not limited to this value, and may take a value between 10 W and 500 W as required. Next, as an example of a TFT using the SiO 2 film according to the present invention as a gate oxide film, a C-MOS is formed on a glass substrate.
A manufacturing process for forming a TFT composed of an FET will be described with reference to FIGS.
【0028】まず、ガラス基板として、例えば日本電気
ガラス社製のネオセラム(商品名)ガラス基板31を用
意し、このネオセラムガラス基板31上にジシラン(S
i2H6 )ガスを用いた減圧CVD法によりアモルファ
スシリコン(a−Si)層32を約1000Åの厚さで
成膜する(図3(a)参照)。First, as a glass substrate, for example, a neoceram (trade name) glass substrate 31 manufactured by Nippon Electric Glass Co., Ltd. is prepared, and disilane (S) is placed on the neoceram glass substrate 31.
An amorphous silicon (a-Si) layer 32 is formed to a thickness of about 1000Å by a low pressure CVD method using i 2 H 6 ) gas (see FIG. 3A).
【0029】成膜条件は以下の通りである。 Si2 H6 ガス 100sccm 圧力 0.3Torr Heガス 200sccm 加熱温度 450〜570℃ 膜厚成長速度 50Å〜500Å/分 次にa−Si層32をN2 雰囲気中で550℃〜600
℃で8時間〜56時間加熱し固相成長させ固相成長した
膜32′とする。The film forming conditions are as follows. Si 2 H 6 gas 100 sccm pressure 0.3 Torr He gas 200 sccm heating temperature 450 to 570 ° C. film thickness growth rate 50 Å to 500 Å / min. Next, the a-Si layer 32 is 550 ° C. to 600 in an N 2 atmosphere.
A solid-phase-grown film 32 'is obtained by heating at 8 ° C to 56 hours for solid-phase growth.
【0030】固相成長した膜32′にフィールド酸化膜
用のSiO2 膜33をRFスパッタリングにより形成し
た後、レジストによりパターニングしてチャンネル部を
開孔する(図3(b)参照)。A SiO 2 film 33 for a field oxide film is formed on the solid-phase grown film 32 'by RF sputtering, and then patterned with a resist to open a channel portion (see FIG. 3B).
【0031】SiO2 膜を含む基板上に本発明のゲート
酸化膜用のSiO2 膜34′を形成する。この時の成膜
条件は前記実施例と同様にする。 TEOSガス 50sccm O2 ガス 500sccm 電力 100W 成膜温度 600℃ 圧力 0.05Torr〜2.0Torr 膜厚 500Å〜1500Å 生成した膜を550℃以上の温度で長時間アニールす
る。[0031] forming the SiO 2 film 34 'for a gate oxide film of the present invention on a substrate containing SiO 2 film. The film forming conditions at this time are the same as those in the above embodiment. TEOS gas 50 sccm O 2 gas 500 sccm power 100 W film formation temperature 600 ° C. pressure 0.05 Torr to 2.0 Torr film thickness 500Å to 1500Å The formed film is annealed at a temperature of 550 ° C. or higher for a long time.
【0032】次にこのSiO2 膜34′上にゲート電極
用のa−Si層35′を形成する(図3(c)参照)。
レジストを用いた2段階のエッチングにより、ゲート電
極のパターニングを行い、ゲート酸化膜34、ゲート電
極35を形成する(図3(d)参照)。Next, an a-Si layer 35 'for the gate electrode is formed on the SiO 2 film 34' (see FIG. 3C).
The gate electrode is patterned by two-step etching using a resist to form the gate oxide film 34 and the gate electrode 35 (see FIG. 3D).
【0033】イオン打込み用のマスクとして、一方のチ
ャンネル部開孔部にレジスト36を形成し、開孔部に第
1のドーパントイオン、例えばリン(P)イオンをドー
プする(図3(c)参照)。As a mask for ion implantation, a resist 36 is formed in one channel opening, and the opening is doped with a first dopant ion, for example, phosphorus (P) ion (see FIG. 3C). ).
【0034】このレジスト36を剥離し、第2のイオン
打込み用マスクのためのレジスト37を形成し、開孔部
に例えばホウ素(B)イオンをドープし、C−MOSF
ETを形成する(図3(f)参照)。The resist 36 is peeled off to form a resist 37 for a second ion implantation mask, and the opening is doped with, for example, boron (B) ions to form a C-MOSF.
ET is formed (see FIG. 3 (f)).
【0035】次にレジスト37を剥離後、N2 雰囲気中
550℃〜600℃で24時間加熱し、ドーパントの活
性化とゲート電極のa−Si層35の結晶化を行う。さ
らに例えばH2 雰囲気中で400℃、30分間加熱して
水素化を行い、チャンネル層を含む半導体層の欠陥準位
を減少させる(図4(a)参照)。Next, after removing the resist 37, it is heated in an N 2 atmosphere at 550 ° C. to 600 ° C. for 24 hours to activate the dopant and crystallize the a-Si layer 35 of the gate electrode. Further, hydrogenation is performed by heating at 400 ° C. for 30 minutes in an H 2 atmosphere to reduce the defect level of the semiconductor layer including the channel layer (see FIG. 4A).
【0036】この後、基板全体にスパッタリングによっ
て層間絶縁膜としてSiO2 膜38を形成する(図4
(b)参照)。次にこのSiO2 膜38にコンタクトホ
ールを形成し、電極用のアルミニウム膜を成膜後、パタ
ーンニングして、ガラス基板上の非単結晶半導体層中に
低温プロセスによりC−MOSFETを完成する。After that, a SiO 2 film 38 is formed as an interlayer insulating film on the entire substrate by sputtering (FIG. 4).
(See (b)). Next, a contact hole is formed in the SiO 2 film 38, an aluminum film for an electrode is formed, and then patterning is performed to complete a C-MOSFET in the non-single crystal semiconductor layer on the glass substrate by a low temperature process.
【0037】[0037]
【発明の効果】本発明により形成するゲート酸化膜用S
iO2 膜は従来のTEOS+O2 ガスによるP−CVD
法によるSiO2 膜と同様に良質なSiO2 膜を、例え
ば30cm×30cm角の如き大面積基板に均一な膜厚
と膜質を保った状態で成膜することができる。EFFECTS OF THE INVENTION S for gate oxide film formed by the present invention
The iO 2 film is P-CVD using the conventional TEOS + O 2 gas.
The SiO 2 film as well as high-quality SiO 2 film by law, can be formed while maintaining a uniform film thickness and film quality such as a large-area substrate, for example, 30 cm × 30 cm square.
【0038】また本発明により形成したSiO2 膜を用
いることにより、ステップカバレージがすぐれ、界面準
位密度が小さく、耐圧の大きい電流酸化膜が得られる。
従って、このゲート酸化膜を用いたTFTは活性Si層
の厚みを厚く出来、TFTの移動度を大きくすることが
出来る効果がある。Further, by using the SiO 2 film formed according to the present invention, a current oxide film having an excellent step coverage, a low interface state density and a high breakdown voltage can be obtained.
Therefore, the TFT using this gate oxide film has an effect that the thickness of the active Si layer can be increased and the mobility of the TFT can be increased.
【図1】本発明による薄膜トランジスタを製造するCV
D装置の概略構成図である。FIG. 1 is a CV for manufacturing a thin film transistor according to the present invention.
It is a schematic block diagram of a D device.
【図2】本発明により成膜したSiO2 膜の膜厚のバラ
ツキと成膜温度の関係を示す図である。FIG. 2 is a diagram showing a relationship between film thickness variation and film thickness variation of a SiO 2 film formed according to the present invention.
【図3】本発明により成膜したSiO2 膜を用いたC−
MOSFETの製造工程説明図の一部である。FIG. 3 shows C- using an SiO 2 film formed according to the present invention.
It is a part of manufacturing process explanatory drawing of MOSFET.
【図4】本発明により成膜したSiO2 膜を用いたC−
MOSFETの製造工程説明図のうち図3の次工程説明
図である。FIG. 4 shows C- using an SiO 2 film formed according to the present invention.
FIG. 4 is an explanatory view of the next step of FIG. 3 in the MOSFET manufacturing step explanatory views.
1 石英チャンバー 2 試料基板 6 ヒータ 7、7′ 棒状電極 34 ゲート酸化膜 35 ゲート電極 1 Quartz Chamber 2 Sample Substrate 6 Heater 7, 7'Rod Electrode 34 Gate Oxide Film 35 Gate Electrode
Claims (2)
として、テトラエトキシンラン(TEOS)ガスと酸素
ガスによるプラズマCVD法によって、成膜温度を55
0℃〜650℃にし、酸素プラズマを発生させつつ成膜
し、膜厚、膜質ともに均一なSiO2 膜を用いることを
特徴とする薄膜トランジスタ。1. A gate oxide film used for a thin film transistor is formed by a plasma CVD method using tetraethoxysilane (TEOS) gas and oxygen gas at a film forming temperature of 55.
A thin film transistor, which is formed at 0 ° C. to 650 ° C. while generating oxygen plasma, and uses a SiO 2 film having a uniform film thickness and film quality.
として、テトラエトキシンラン(TEOS)ガスと酸素
ガスによるプラズマCVD法によって、成膜温度を55
0℃〜650℃にし、棒状電極によりプラズマを発生さ
せつつ成膜する工程を具備する薄膜トランジスタの製造
方法。2. A gate oxide film used for a thin film transistor is formed by a plasma CVD method using tetraethoxysilane (TEOS) gas and oxygen gas at a film forming temperature of 55.
A method of manufacturing a thin film transistor, comprising a step of forming a film while setting plasma at 0 ° C. to 650 ° C. with a rod-shaped electrode to generate plasma.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04199748A JP3130659B2 (en) | 1992-07-27 | 1992-07-27 | Thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04199748A JP3130659B2 (en) | 1992-07-27 | 1992-07-27 | Thin film transistor and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0653502A true JPH0653502A (en) | 1994-02-25 |
JP3130659B2 JP3130659B2 (en) | 2001-01-31 |
Family
ID=16412980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04199748A Expired - Fee Related JP3130659B2 (en) | 1992-07-27 | 1992-07-27 | Thin film transistor and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3130659B2 (en) |
-
1992
- 1992-07-27 JP JP04199748A patent/JP3130659B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3130659B2 (en) | 2001-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI291235B (en) | Low temperature process for TFT fabrication | |
US6338990B1 (en) | Method for fabricating thin-film transistor | |
KR100283350B1 (en) | MIS thin film semiconductor device | |
EP0344863B1 (en) | A method of producing a thin film transistor | |
US6037017A (en) | Method for formation of multilayer film | |
JPH05211127A (en) | Method for plasma-reinforced chemical vapor growth | |
US5900646A (en) | Method of preventing deterioration of film quality of transparent conductive film a semiconductor device | |
JPS63194326A (en) | Manufacture of semiconductor device | |
JP2001274404A (en) | Thin-film transistor and method of manufacturing the same | |
JPH04218928A (en) | Thin film semiconductor device and manufacture thereof, and method for depositing silicon thin film | |
JPH0422120A (en) | Thin film semiconductor device | |
JP3486421B2 (en) | Method for manufacturing thin film semiconductor device | |
JP3130660B2 (en) | Thin film transistor and method of manufacturing the same | |
KR19990013304A (en) | How to crystallize amorphous membrane | |
JP3130661B2 (en) | Thin film transistor and method of manufacturing the same | |
JP3130659B2 (en) | Thin film transistor and method of manufacturing the same | |
JP3510973B2 (en) | Method for manufacturing thin film semiconductor device | |
JP3119988B2 (en) | Method for manufacturing semiconductor device | |
JPH0818063A (en) | Manufacture of film transistor, and film transistor and liquid crystal display | |
KR19990023052A (en) | How to crystallize amorphous membrane | |
JP2794833B2 (en) | Method for manufacturing thin film transistor | |
JP3730185B2 (en) | Thin film transistor manufacturing method | |
JPH0393273A (en) | Manufacture of thin film semiconductor device | |
JP3038898B2 (en) | Method for manufacturing thin film semiconductor device | |
JPH05259458A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |