JPH0653373A - Ｉｃキャリア及びｉｃ試験方法及びｉｃ実装方法 - Google Patents
Ｉｃキャリア及びｉｃ試験方法及びｉｃ実装方法Info
- Publication number
- JPH0653373A JPH0653373A JP20581992A JP20581992A JPH0653373A JP H0653373 A JPH0653373 A JP H0653373A JP 20581992 A JP20581992 A JP 20581992A JP 20581992 A JP20581992 A JP 20581992A JP H0653373 A JPH0653373 A JP H0653373A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pad
- mounting
- carrier
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 狭ピッチリードのパッケージにしたＩＣのリ
ードを保護するＩＣキャリアに関し、該ＩＣの試験に用
い得ると共に、該ＩＣの実装の際にリードの切断を不要
にさせるようにすることを目的とする。 【構成】 絶縁板１の表面に、ＩＣの各リード２１を個
別に接続し得るように配列した複数の第１パッド２を有
し、絶縁板１の裏面に、第１パッド２と同数であり該Ｉ
Ｃを試験する試験装置のＩＣ接続用接触子３１を個別に
接触し得る間隔で配列した第２パッド３と、第１パッド
２と同数であり該ＩＣを実装する実装基板４１の該ＩＣ
実装用接続端子４２の配列に整合させて配列した第３パ
ッド４とを有し、第１パッド２と第２パッド３と第３パ
ッド４の各１個宛を１組として、各組内のパッド相互間
が印刷配線５及びスルーホール６で接続されてなるよう
に構成する。実装基板４１へのＩＣ実装は本ＩＣキャリ
アを介在させて行う。
ードを保護するＩＣキャリアに関し、該ＩＣの試験に用
い得ると共に、該ＩＣの実装の際にリードの切断を不要
にさせるようにすることを目的とする。 【構成】 絶縁板１の表面に、ＩＣの各リード２１を個
別に接続し得るように配列した複数の第１パッド２を有
し、絶縁板１の裏面に、第１パッド２と同数であり該Ｉ
Ｃを試験する試験装置のＩＣ接続用接触子３１を個別に
接触し得る間隔で配列した第２パッド３と、第１パッド
２と同数であり該ＩＣを実装する実装基板４１の該ＩＣ
実装用接続端子４２の配列に整合させて配列した第３パ
ッド４とを有し、第１パッド２と第２パッド３と第３パ
ッド４の各１個宛を１組として、各組内のパッド相互間
が印刷配線５及びスルーホール６で接続されてなるよう
に構成する。実装基板４１へのＩＣ実装は本ＩＣキャリ
アを介在させて行う。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣキャリア及びＩＣ
試験方法及びＩＣ実装方法に係り、特に、狭ピッチリー
ドのパッケージにしたＩＣ（半導体集積回路装置）のリ
ードを保護するＩＣキャリア及びその使用方法に関す
る。
試験方法及びＩＣ実装方法に係り、特に、狭ピッチリー
ドのパッケージにしたＩＣ（半導体集積回路装置）のリ
ードを保護するＩＣキャリア及びその使用方法に関す
る。
【０００２】ＱＦＰ(Quad-Flat-Package) やＰＧＡ(Pin
-Grid-Array)など狭ピッチリードのパッケージにしたＩ
Ｃは、繊細なリードを保護する目的で、試験や出荷の際
に、リードの先端を半田付けにより固定しておくＩＣキ
ャリアを個々のＩＣ毎に用いている。
-Grid-Array)など狭ピッチリードのパッケージにしたＩ
Ｃは、繊細なリードを保護する目的で、試験や出荷の際
に、リードの先端を半田付けにより固定しておくＩＣキ
ャリアを個々のＩＣ毎に用いている。
【０００３】
【従来の技術】図４はＩＣキャリアの従来例を説明する
ための側面図である。同図において、このＩＣキャリア
は、絶縁板１１の表面に、ＩＣの各リード２１を個別に
接続し得るように配列した第１パッド１２と、第１パッ
ド１２と同数でありＩＣを試験する試験装置のＩＣ接続
用接触子３１（ポゴピンと称するスプリングコンタクタ
など）を個別に接触し得る間隔で第１パッド１２の外側
に配列した第２パッド１３とを有し、第１パッド１２と
第２パッド１３の各１個宛を１組として各組内のパッド
相互間が印刷配線１５で接続されており、第１パッド１
２の内側にはスリット１７が設けられてなっている。
ための側面図である。同図において、このＩＣキャリア
は、絶縁板１１の表面に、ＩＣの各リード２１を個別に
接続し得るように配列した第１パッド１２と、第１パッ
ド１２と同数でありＩＣを試験する試験装置のＩＣ接続
用接触子３１（ポゴピンと称するスプリングコンタクタ
など）を個別に接触し得る間隔で第１パッド１２の外側
に配列した第２パッド１３とを有し、第１パッド１２と
第２パッド１３の各１個宛を１組として各組内のパッド
相互間が印刷配線１５で接続されており、第１パッド１
２の内側にはスリット１７が設けられてなっている。
【０００４】そして、製造されたＩＣの各リード２１の
先端が第１パッド１２に半田付けで固定されてリード２
１の変形を防止し、ＩＣと一体になって試験部門に送ら
れる。試験部門は、ＩＣ接続用接触子３１を第２パッド
１３に接触させてＩＣの試験を行う。試験終了の後はＩ
Ｃと一体になったままユーザに出荷される。ユーザは、
スリット１７の部分でリード２１の先端部を切断してＩ
ＣをＩＣキャリアから分離し、そのＩＣを実装基板に実
装する。ＩＣキャリアはＩＣを切り離されたところで用
済みとなる。
先端が第１パッド１２に半田付けで固定されてリード２
１の変形を防止し、ＩＣと一体になって試験部門に送ら
れる。試験部門は、ＩＣ接続用接触子３１を第２パッド
１３に接触させてＩＣの試験を行う。試験終了の後はＩ
Ｃと一体になったままユーザに出荷される。ユーザは、
スリット１７の部分でリード２１の先端部を切断してＩ
ＣをＩＣキャリアから分離し、そのＩＣを実装基板に実
装する。ＩＣキャリアはＩＣを切り離されたところで用
済みとなる。
【０００５】
【発明が解決しようとする課題】ところで、ユーザで
は、ＩＣキャリアから切り離したＩＣのリードを保護す
る技術を持たないため、実装前の取扱によって実装がで
きなくなってしまうことが屡ある。また、上記リードの
切断には特殊な技術を必要とするため、このようなＩＣ
キャリアによってリードを保護したＩＣを受け入れられ
ないユーザも多い。
は、ＩＣキャリアから切り離したＩＣのリードを保護す
る技術を持たないため、実装前の取扱によって実装がで
きなくなってしまうことが屡ある。また、上記リードの
切断には特殊な技術を必要とするため、このようなＩＣ
キャリアによってリードを保護したＩＣを受け入れられ
ないユーザも多い。
【０００６】そこで本発明は、狭ピッチリードのパッケ
ージにしたＩＣのリードを保護するＩＣキャリアに関
し、該ＩＣの試験に用い得ると共に、該ＩＣの実装の際
にリードの切断を不要にさせるようにすることを目的と
する。
ージにしたＩＣのリードを保護するＩＣキャリアに関
し、該ＩＣの試験に用い得ると共に、該ＩＣの実装の際
にリードの切断を不要にさせるようにすることを目的と
する。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるＩＣキャリアは、絶縁板の表面に、Ｉ
Ｃの各リードを個別に接続し得るように配列した複数の
第１パッドを有し、該絶縁板の裏面に、該第１パッドと
同数であり該ＩＣを試験する試験装置のＩＣ接続用接触
子を個別に接触し得る間隔で配列した第２パッドと、該
第１パッドと同数であり該ＩＣを実装する実装基板の該
ＩＣ実装用接続端子の配列に整合させて配列した第３パ
ッドとを有し、該第１パッドと該第２パッドと該第３パ
ッドの各１個宛を１組として、各組内のパッド相互間が
印刷配線及びスルーホールで接続されてなることを特徴
としている。
に、本発明によるＩＣキャリアは、絶縁板の表面に、Ｉ
Ｃの各リードを個別に接続し得るように配列した複数の
第１パッドを有し、該絶縁板の裏面に、該第１パッドと
同数であり該ＩＣを試験する試験装置のＩＣ接続用接触
子を個別に接触し得る間隔で配列した第２パッドと、該
第１パッドと同数であり該ＩＣを実装する実装基板の該
ＩＣ実装用接続端子の配列に整合させて配列した第３パ
ッドとを有し、該第１パッドと該第２パッドと該第３パ
ッドの各１個宛を１組として、各組内のパッド相互間が
印刷配線及びスルーホールで接続されてなることを特徴
としている。
【０００８】このＩＣキャリアでは、ＩＣを第１パッド
に接続した状態で、前記試験装置のＩＣ接続用接触子を
第２パッドに接触させて、該ＩＣの試験を行うことがで
きる。また、ＩＣを第１パッドに接続した状態で、第３
パッドを前記実装基板の該ＩＣ用接続端子に接続させ
て、該ＩＣを該実装基板に実装することができる。
に接続した状態で、前記試験装置のＩＣ接続用接触子を
第２パッドに接触させて、該ＩＣの試験を行うことがで
きる。また、ＩＣを第１パッドに接続した状態で、第３
パッドを前記実装基板の該ＩＣ用接続端子に接続させ
て、該ＩＣを該実装基板に実装することができる。
【０００９】
【作用】上記第１パッドは、その配列により従来例の第
１パッドと同様にＩＣのリードを保護できる。また上記
第２パッドは、その配列における相互間の間隔により試
験装置のＩＣ接続用接触子を接触させることができて、
第１パッドに接続したＩＣの試験を可能にさせる。そし
て上記第３パッドは、その配列により実装基板に接続す
ることができて、第１パッドに接続したＩＣを実装基板
に本ＩＣキャリアの介在による実装を可能にさせる。
１パッドと同様にＩＣのリードを保護できる。また上記
第２パッドは、その配列における相互間の間隔により試
験装置のＩＣ接続用接触子を接触させることができて、
第１パッドに接続したＩＣの試験を可能にさせる。そし
て上記第３パッドは、その配列により実装基板に接続す
ることができて、第１パッドに接続したＩＣを実装基板
に本ＩＣキャリアの介在による実装を可能にさせる。
【００１０】このことから、本ＩＣキャリアは、ＩＣの
リードを保護してそのＩＣの試験に用いることができる
と共に、そのＩＣの実装の際にリードの切断を不要にさ
せることができる。
リードを保護してそのＩＣの試験に用いることができる
と共に、そのＩＣの実装の際にリードの切断を不要にさ
せることができる。
【００１１】
【実施例】以下本発明の実施例について図１〜図３を用
いて説明する。図１はＩＣキャリアの実施例の側面図と
上面図と下面図、図２はＩＣ試験方法の実施例を説明す
るための側面図、図３はＩＣ実装方法の実施例を説明す
るための側面図、である。
いて説明する。図１はＩＣキャリアの実施例の側面図と
上面図と下面図、図２はＩＣ試験方法の実施例を説明す
るための側面図、図３はＩＣ実装方法の実施例を説明す
るための側面図、である。
【００１２】図１において、このＩＣキャリアは、絶縁
板１の表面に、ＩＣの各リード２１を個別に接続し得る
ように配列した第１パッド２を有し、絶縁板１の裏面
に、第１パッド２と同数であり先に述べた試験装置のＩ
Ｃ接続用端子３１を個別に接触し得る間隔で配列した第
２パッド３と、第１パッド２同数であり上記ＩＣを実装
する実装基板４１の上記ＩＣ実装用接続端子４２の配列
に整合させて配列した第３パッド４とを有し、第１パッ
ド２と第２パッド３と第３パッド４の各１個宛を１組と
して、各組内のパッド相互間が印刷配線５及びスルーホ
ール６で接続されてなっている。絶縁板の厚さは約１ｍ
ｍ程度である。
板１の表面に、ＩＣの各リード２１を個別に接続し得る
ように配列した第１パッド２を有し、絶縁板１の裏面
に、第１パッド２と同数であり先に述べた試験装置のＩ
Ｃ接続用端子３１を個別に接触し得る間隔で配列した第
２パッド３と、第１パッド２同数であり上記ＩＣを実装
する実装基板４１の上記ＩＣ実装用接続端子４２の配列
に整合させて配列した第３パッド４とを有し、第１パッ
ド２と第２パッド３と第３パッド４の各１個宛を１組と
して、各組内のパッド相互間が印刷配線５及びスルーホ
ール６で接続されてなっている。絶縁板の厚さは約１ｍ
ｍ程度である。
【００１３】そして、製造されたＩＣの各リード２１の
先端が第１パッド２に半田付けで固定されてリード２１
の変形を防止し、ＩＣと一体になって試験部門に送られ
る。試験部門は、図２に示すように、絶縁板１の裏面側
でＩＣ接続用接触子３１を第２パッド３に接触させてＩ
Ｃの試験を行う。試験終了の後はＩＣと一体になったま
まユーザに出荷される。
先端が第１パッド２に半田付けで固定されてリード２１
の変形を防止し、ＩＣと一体になって試験部門に送られ
る。試験部門は、図２に示すように、絶縁板１の裏面側
でＩＣ接続用接触子３１を第２パッド３に接触させてＩ
Ｃの試験を行う。試験終了の後はＩＣと一体になったま
まユーザに出荷される。
【００１４】ユーザにおけるＩＣの実装は、図３に示す
ように、リード２１の先端部を切断することなく第３パ
ッド４を実装基板４１のＩＣ実装用接続端子４２に接続
して行う。この接続ではバンプ４３を介在させて第２パ
ッド３などが実装基板４１の表面に接触しないようにす
る。これにより、実装の際にもリード２１の保護が維持
されて従来例の場合に生じるトラブルが防止される。ま
た、リード２１を切断する技術を持たないユーザもこの
ＩＣを受け入れることができるようになる。
ように、リード２１の先端部を切断することなく第３パ
ッド４を実装基板４１のＩＣ実装用接続端子４２に接続
して行う。この接続ではバンプ４３を介在させて第２パ
ッド３などが実装基板４１の表面に接触しないようにす
る。これにより、実装の際にもリード２１の保護が維持
されて従来例の場合に生じるトラブルが防止される。ま
た、リード２１を切断する技術を持たないユーザもこの
ＩＣを受け入れることができるようになる。
【００１５】更に以上のことから明らかなように、試験
の際の接触に用いる第２パッド３をＩＣの直下にも配列
することができるので、絶縁板１は従来例の絶縁板１１
よりも小さくすることが可能である。また、ユーザ側で
は、ＩＣ実装用接続端子４２の配列がＩＣのリード２１
の配列に制約されることがなくなり、実装基板４１の設
計自由度が増加する。なお、リード２１を切断する技術
を持つユーザは、ＩＣキャリアを介在させないでＩＣを
実装する従来形態の実装にすることも可能である。
の際の接触に用いる第２パッド３をＩＣの直下にも配列
することができるので、絶縁板１は従来例の絶縁板１１
よりも小さくすることが可能である。また、ユーザ側で
は、ＩＣ実装用接続端子４２の配列がＩＣのリード２１
の配列に制約されることがなくなり、実装基板４１の設
計自由度が増加する。なお、リード２１を切断する技術
を持つユーザは、ＩＣキャリアを介在させないでＩＣを
実装する従来形態の実装にすることも可能である。
【００１６】
【発明の効果】以上説明したように本発明によれば、狭
ピッチリードのパッケージにしたＩＣのリードを保護す
るＩＣキャリアに関し、該ＩＣの試験に用い得ると共
に、該ＩＣの実装の際にリードの切断を不要にさせるよ
うにすることが可能になって、リード切断後のリード曲
がりによる実装トラブルが排除されると共に、リード切
断の技術を持たないユーザにも当該ＩＣが受け入れられ
るようになる効果があり、更には、当該ＩＣキャリアの
構成により、ＩＣキャリアの小型化や実装基板設計自由
度の増加といった効果もある。
ピッチリードのパッケージにしたＩＣのリードを保護す
るＩＣキャリアに関し、該ＩＣの試験に用い得ると共
に、該ＩＣの実装の際にリードの切断を不要にさせるよ
うにすることが可能になって、リード切断後のリード曲
がりによる実装トラブルが排除されると共に、リード切
断の技術を持たないユーザにも当該ＩＣが受け入れられ
るようになる効果があり、更には、当該ＩＣキャリアの
構成により、ＩＣキャリアの小型化や実装基板設計自由
度の増加といった効果もある。
【図１】 ＩＣキャリアの実施例の側面図と上面図と下
面図
面図
【図２】 ＩＣ試験方法の実施例を説明するための側面
図
図
【図３】 ＩＣ実装方法の実施例を説明するための側面
図
図
【図４】 ＩＣキャリアの従来例を説明するための側面
図
図
１，１１ 絶縁板 ２，１２ 第１パッド（ＩＣのリード固定用） ３，１３ 第２パッド（試験用） ４ 第３パッド（実装用） ５，１５ 印刷配線 ６ スルーホール １７ スリット ２１ ＩＣのリード ３１ 試験装置のＩＣ接続用接触子 ４１ 実装基板 ４２ ＩＣ実装用接続端子 ４３ バンプ
Claims (3)
- 【請求項１】 絶縁板の表面に、ＩＣの各リードを個別
に接続し得るように配列した複数の第１パッドを有し、
該絶縁板の裏面に、該ＩＣを試験する試験装置のＩＣ接
続用接触子を個別に接触し得る間隔で配列した第２パッ
ドと、該ＩＣを実装する実装基板の該ＩＣ実装用接続端
子の配列に整合させて配列した第３パッドとを有し、該
第１パッドと該第２パッドと該第３パッドの各１個宛を
１組として、各組内のパッド相互間が印刷配線及びスル
ーホールで接続されてなることを特徴とするＩＣキャリ
ア。 - 【請求項２】 ＩＣを請求項１記載のＩＣキャリアの第
１パッドに接続した状態で、前記試験装置のＩＣ接続用
接触子を該ＩＣキャリアの第２パッドに接触させて、該
ＩＣの試験を行うことを特徴とするＩＣ試験方法。 - 【請求項３】 ＩＣを請求項１記載のＩＣキャリアの第
１パッドに接続した状態で、該ＩＣキャリアの第３パッ
ドを前記実装基板の該ＩＣ用接続端子に接続させて、該
ＩＣを該実装基板に実装することを特徴とするＩＣ実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20581992A JPH0653373A (ja) | 1992-08-03 | 1992-08-03 | Ｉｃキャリア及びｉｃ試験方法及びｉｃ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20581992A JPH0653373A (ja) | 1992-08-03 | 1992-08-03 | Ｉｃキャリア及びｉｃ試験方法及びｉｃ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653373A true JPH0653373A (ja) | 1994-02-25 |
Family
ID=16513230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20581992A Withdrawn JPH0653373A (ja) | 1992-08-03 | 1992-08-03 | Ｉｃキャリア及びｉｃ試験方法及びｉｃ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653373A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060080424A (ko) * | 2005-01-05 | 2006-07-10 | 삼성전자주식회사 | 멀티 칩 패키지를 장착하는 메모리 카드 |
-
1992
- 1992-08-03 JP JP20581992A patent/JPH0653373A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060080424A (ko) * | 2005-01-05 | 2006-07-10 | 삼성전자주식회사 | 멀티 칩 패키지를 장착하는 메모리 카드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| EP0826152B1 (en) | Method and apparatus for testing semiconductor dice | |
| US5663654A (en) | Universal wafer carrier for wafer level die burn-in | |
| US5378981A (en) | Method for testing a semiconductor device on a universal test circuit substrate | |
| US5534784A (en) | Method for probing a semiconductor wafer | |
| US7129730B2 (en) | Probe card assembly | |
| JPH10185947A (ja) | プローブ・アダプタ | |
| US5175491A (en) | Integrated circuit testing fixture | |
| US5686842A (en) | Known good die test apparatus and method | |
| US6946860B2 (en) | Modularized probe head | |
| US6177722B1 (en) | Leadless array package | |
| US5504988A (en) | Apparatus for mounting surface mount devices to a circuit board | |
| US6107812A (en) | Apparatus and method for testing integrated circuit components of a multi-component card | |
| JPH0653373A (ja) | Ｉｃキャリア及びｉｃ試験方法及びｉｃ実装方法 | |
| JPH07113840A (ja) | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JPH07106038A (ja) | 半導体集積回路パッケージ用テスト装置 | |
| US6246246B1 (en) | Test head assembly utilizing replaceable silicon contact | |
| KR200368618Y1 (ko) | 반도체소자 캐리어 겸용 테스트보드 | |
| KR940009571B1 (ko) | 번인소켓 | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JP2821519B2 (ja) | Ｉｃ支持フィルムの位置決め方法とそれを用いたｉｃチップの試験方法 | |
| Farnsworth | 4967262 Gull-wing zig-zag inline lead package having end-of-package anchoring pins | |
| JPS6347273B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |