JPH0650740B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0650740B2 JPH0650740B2 JP14856386A JP14856386A JPH0650740B2 JP H0650740 B2 JPH0650740 B2 JP H0650740B2 JP 14856386 A JP14856386 A JP 14856386A JP 14856386 A JP14856386 A JP 14856386A JP H0650740 B2 JPH0650740 B2 JP H0650740B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- field insulating
- region
- semiconductor device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に高周波トランジスタを
有する半導体装置に関する。
有する半導体装置に関する。
従来、高周波トランジスタの引出し電極を形成するとき
には、電気容量を小さするために引出し電極は厚いフィ
ールド絶縁膜の上に形成していた。そして、第２図に示
すようにこのフィールド絶縁膜１よりも内側の活性領域
にＰ型ベース領域２とＮ型エミッタ領域５からなる浅い
Ｐ−Ｎ接合を選択的に形成し、更に電極６を形成してト
ランジスタを製作していた。
には、電気容量を小さするために引出し電極は厚いフィ
ールド絶縁膜の上に形成していた。そして、第２図に示
すようにこのフィールド絶縁膜１よりも内側の活性領域
にＰ型ベース領域２とＮ型エミッタ領域５からなる浅い
Ｐ−Ｎ接合を選択的に形成し、更に電極６を形成してト
ランジスタを製作していた。
上述した従来の半導体素子の構造では、フィールド絶縁
膜１を選択的に形成した場合、その後の熱処理などによ
ってフィールド絶縁膜１の境界付近から結晶欠陥が発生
した。そのため、活性領域にトランジスタ等を形成して
いくときに、結晶欠陥の影響を受けて半導体素子等の例
えば、コレクタ・ベースのＰ−Ｎ接合特性が悪化してリ
ーク電流が発生し、半導体素子の歩留を大きく下げると
いう問題点があった。
膜１を選択的に形成した場合、その後の熱処理などによ
ってフィールド絶縁膜１の境界付近から結晶欠陥が発生
した。そのため、活性領域にトランジスタ等を形成して
いくときに、結晶欠陥の影響を受けて半導体素子等の例
えば、コレクタ・ベースのＰ−Ｎ接合特性が悪化してリ
ーク電流が発生し、半導体素子の歩留を大きく下げると
いう問題点があった。
本発明の目的は、結晶欠陥をなくしてリーク電流を少く
した製造歩留りの高い半導体装置を提供することにあ
る。
した製造歩留りの高い半導体装置を提供することにあ
る。
本発明の半導体装置は、半導体基板上に選択的にフィー
ルド絶縁膜を形成し、このフィールド絶縁膜の境界付近
の半導体基板表面をエッチングし、このエッチングされ
た領域にゲッタ作用を有する不純物を導入したものであ
る。
ルド絶縁膜を形成し、このフィールド絶縁膜の境界付近
の半導体基板表面をエッチングし、このエッチングされ
た領域にゲッタ作用を有する不純物を導入したものであ
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の断面図である。
第１図において、Ｎ＋型シリコン基板４上のＮ型エピキ
シャル層３には選択的にSiO2からなるフィールド絶縁膜
１が形成されており、このフィールド絶縁膜１に囲まれ
た活性領域中には、Ｐ型ベース領域２、Ｎ型エミッタ領
域５、電極６等からなるトランジスタが形成されてい
る。そしてフィールド絶縁膜１と活性領域との境界付近
はエッチングされており、その部分はゲッタ作用を有す
るリンが導入されたＮ＋型拡散領域となっている。
シャル層３には選択的にSiO2からなるフィールド絶縁膜
１が形成されており、このフィールド絶縁膜１に囲まれ
た活性領域中には、Ｐ型ベース領域２、Ｎ型エミッタ領
域５、電極６等からなるトランジスタが形成されてい
る。そしてフィールド絶縁膜１と活性領域との境界付近
はエッチングされており、その部分はゲッタ作用を有す
るリンが導入されたＮ＋型拡散領域となっている。
このように構成された本実施例においては、フィールド
絶縁膜１の境界付近はエッチングされ、更にゲッタ作用
を有するリンを含むＮ＋型拡散層７が設けられているた
め、活性領域中の結晶欠陥は除去される。従って、活性
領域中に形成されるトランジスタのＰ−Ｎ特性は良好と
なり、製造歩留りは向上する。
絶縁膜１の境界付近はエッチングされ、更にゲッタ作用
を有するリンを含むＮ＋型拡散層７が設けられているた
め、活性領域中の結晶欠陥は除去される。従って、活性
領域中に形成されるトランジスタのＰ−Ｎ特性は良好と
なり、製造歩留りは向上する。
次に、本発明の一実施例の製造方法について説明する。
まずＮ＋型シリコン基板４上にＮ型エピタキシャル層２
の表面に薄い酸化膜を形成し、更にその上にSi3N4膜を
薄く形成する。そして、フォトリソグラフィ技術を用い
て部分的にSi3N4膜を取り除いたのち、その表面を高温
度で加圧酸化をし部分的に酸化膜の厚いフィールド絶縁
膜１を形成する。このときの酸化膜の厚さはトランジス
タの特性によって異なるが約１〜1.5μｍ程度である。
このようなフィールド絶縁膜１を形成するときに、その
境界付近に結晶欠陥が発生し、この欠陥は後の工程でト
ランジスタの特性に大きな影響をあたえるため、フォト
リソグラフィの技術を用いて選択的にSi3N4膜を取り除
き、ドライエッチング技術を用いてシリコンの結晶欠陥
の多いフィールド絶縁膜１の境界付近を選択的に除去
し、ＨＦ処理をした後不純物としてリンを拡散し将来ト
ランジスタを形成していくときのゲッタリング作用を持
たせるＮ＋型拡散領域７を形成する。
の表面に薄い酸化膜を形成し、更にその上にSi3N4膜を
薄く形成する。そして、フォトリソグラフィ技術を用い
て部分的にSi3N4膜を取り除いたのち、その表面を高温
度で加圧酸化をし部分的に酸化膜の厚いフィールド絶縁
膜１を形成する。このときの酸化膜の厚さはトランジス
タの特性によって異なるが約１〜1.5μｍ程度である。
このようなフィールド絶縁膜１を形成するときに、その
境界付近に結晶欠陥が発生し、この欠陥は後の工程でト
ランジスタの特性に大きな影響をあたえるため、フォト
リソグラフィの技術を用いて選択的にSi3N4膜を取り除
き、ドライエッチング技術を用いてシリコンの結晶欠陥
の多いフィールド絶縁膜１の境界付近を選択的に除去
し、ＨＦ処理をした後不純物としてリンを拡散し将来ト
ランジスタを形成していくときのゲッタリング作用を持
たせるＮ＋型拡散領域７を形成する。
その後、Si3N4と薄い酸化膜を除去し、表面を洗浄した
後酸化膜を形成しフォトリソグラフィの技術を用い、酸
化膜を選択的に除去し、ホウ素を拡散してトランジスタ
のＰ型ベース領域２を形成する。その後表面を再度酸化
し、フォトリソグラフィの技術を用いて開孔部を形成
し、Ｎ型エミッタ領域５及び電極６を形成しトランジス
タを完成させる。
後酸化膜を形成しフォトリソグラフィの技術を用い、酸
化膜を選択的に除去し、ホウ素を拡散してトランジスタ
のＰ型ベース領域２を形成する。その後表面を再度酸化
し、フォトリソグラフィの技術を用いて開孔部を形成
し、Ｎ型エミッタ領域５及び電極６を形成しトランジス
タを完成させる。
尚、上記実施例においてバイポーラトランジスタを用
い、ゲッタ作用を有する不純物としてリンを用いた場合
について説明したが、ＭＯＳトランジスタであってもよ
く、又不純物としてはヒ素やヒ素とリンを用いることが
できる。
い、ゲッタ作用を有する不純物としてリンを用いた場合
について説明したが、ＭＯＳトランジスタであってもよ
く、又不純物としてはヒ素やヒ素とリンを用いることが
できる。
以上説明したように本発明は、フィールド絶縁膜を選択
的に形成し、その境界付近の結晶欠陥の多い領域をドラ
イエッチング法で除去し、更にその領域に不純物を拡散
させゲッタリング作用を持たせることにより、トランジ
スタのＰ−Ｎ接合を良好なものとし、リンク電流を非常
に少なくすることができる効果がある。従って、半導体
装置の製造歩留りは向上したものとなる。
的に形成し、その境界付近の結晶欠陥の多い領域をドラ
イエッチング法で除去し、更にその領域に不純物を拡散
させゲッタリング作用を持たせることにより、トランジ
スタのＰ−Ｎ接合を良好なものとし、リンク電流を非常
に少なくすることができる効果がある。従って、半導体
装置の製造歩留りは向上したものとなる。
第１図は本発明の一実施例の断面図、第２図は従来の半
導体装置の一例の断面図である。 １……フィールド絶縁膜、２……Ｐ型ベース領域、３…
…Ｎ型エピタキシャル層、４……Ｎ＋型シリコン基板、
５……Ｎ型エミッタ領域、６……電極、７……Ｎ＋型拡
散領域。
導体装置の一例の断面図である。 １……フィールド絶縁膜、２……Ｐ型ベース領域、３…
…Ｎ型エピタキシャル層、４……Ｎ＋型シリコン基板、
５……Ｎ型エミッタ領域、６……電極、７……Ｎ＋型拡
散領域。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (1)
- 【請求項１】半導体基板上に選択的にフィールド絶縁膜
を形成し、該フィールド絶縁膜の境界付近の前記半導体
基板表面をエッチングし、該エッチングされた領域にゲ
ッタ作用を有する不純物を導入したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14856386A JPH0650740B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14856386A JPH0650740B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS633420A JPS633420A (ja) | 1988-01-08 |
| JPH0650740B2 true JPH0650740B2 (ja) | 1994-06-29 |
Family
ID=15455547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14856386A Expired - Lifetime JPH0650740B2 (ja) | 1986-06-24 | 1986-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650740B2 (ja) |
-
1986
- 1986-06-24 JP JP14856386A patent/JPH0650740B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS633420A (ja) | 1988-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4343080A (en) | Method of producing a semiconductor device | |
| US5198692A (en) | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions | |
| US5763931A (en) | Semiconductor device with SOI structure and fabrication method thereof | |
| JPH0650740B2 (ja) | 半導体装置 | |
| JPH05102175A (ja) | 半導体装置の製造方法 | |
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS6018951A (ja) | 半導体装置の製造法 | |
| JPH05326857A (ja) | 半導体装置の製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH05129426A (ja) | 半導体装置の素子分離方法 | |
| JPS63173357A (ja) | 半導体装置の製造方法 | |
| JPS5850411B2 (ja) | 不純物拡散法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS5846857B2 (ja) | 半導体装置の製造方法 | |
| JPH05102172A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01214156A (ja) | バイポーラ記憶装置 | |
| JPH0786418A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS6110251A (ja) | 半導体装置 | |
| JPS6222451A (ja) | 半導体基板のｐｎ接合アイソレ−シヨン方法 | |
| JPS59198751A (ja) | 半導体集積回路の製造方法 |