JPH0646867B2 - Inverter circuit - Google Patents
Inverter circuitInfo
- Publication number
- JPH0646867B2 JPH0646867B2 JP60133731A JP13373185A JPH0646867B2 JP H0646867 B2 JPH0646867 B2 JP H0646867B2 JP 60133731 A JP60133731 A JP 60133731A JP 13373185 A JP13373185 A JP 13373185A JP H0646867 B2 JPH0646867 B2 JP H0646867B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- inductance
- smoothing capacitor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、ブリツジ接続されている半導体スイツチを
動作させることにより直流電力を交流電力に変換するイ
ンバータ回路に関する。Description: TECHNICAL FIELD The present invention relates to an inverter circuit for converting DC power into AC power by operating a bridge-connected semiconductor switch.
第２図はインバータ回路の従来例を示す主回路接続図で
あつて、単相交流電力を得る単相インバータを示してい
る。この第２図において符号１〜４は接点式で図示して
いるが実際はトランジスタやゲートターンオフサイリス
タなどの半導体スイツチが使用されており、これら半導
体スイツチ１〜４をブリツジ接続して直流側に直流電源
１０を、交流側に負荷５を接続する。なお符号６は直流
電源１０と半導体スイチ１〜４とを接続する配線に存在
する配線インダクタンスであり、符号７は過電圧を吸収
するためのスナバ回路である。このように構成されてい
る回路において半導体スイツチ１と４とがオンで半導体
スイツチ２と３とがオフの状態と、これとは逆に半導体
スイツチ１，４がオフで２，３がオンの状態とを交互に
繰返すことにより負荷５には交流電圧が印加されるのは
周知である。FIG. 2 is a main circuit connection diagram showing a conventional example of an inverter circuit, showing a single-phase inverter for obtaining single-phase AC power. In FIG. 2, reference numerals 1 to 4 are shown as a contact type, but in reality, semiconductor switches such as transistors and gate turn-off thyristors are used. These semiconductor switches 1 to 4 are bridge-connected and a DC power source is connected to the DC side. 10 is connected to the load 5 on the AC side. Reference numeral 6 is a wiring inductance existing in a wiring connecting the DC power supply 10 and the semiconductor switches 1 to 4, and reference numeral 7 is a snubber circuit for absorbing an overvoltage. In the circuit configured as described above, the semiconductor switches 1 and 4 are on and the semiconductor switches 2 and 3 are off, and conversely, the semiconductor switches 1 and 4 are off and 2 and 3 are on. It is well known that alternating voltage is applied to the load 5 by alternately repeating and.
第２図において、半導体スイツチ１と４とをオレさせ、
半導体スイツチ２と３とをオフさせると負荷５の両端に
は交流電圧Voの正の半波が生じ、電流電源１０→配線イ
ンダクタンス６→半導体スイツチ１→負荷５→波動体ス
イツチ４→直流電源１０の径路で直流IN（第２図におい
て１点鎖点で図示している）が流れる。次に負荷５の両
端に交流電圧Voの負の半波を得るために、まずオン状態
にある半導体スイツチ１と４とをオフさせ、しかるのち
に半導体スイツチ２と３とをオンさせるのであるが、こ
の過程で半導体スイツチ１と４とをオフして電流INを遮
断するときに、配線インダクタンス６にはこのときに流
れていた電流値に対応するエネルギーが蓄積させている
ので、この電流遮断時に半導体スイツチ１と４に過電圧
を生じる。それでこの過電圧を抑制するために符号７で
示されるスナバ回路が設けられる。In FIG. 2, the semiconductor switches 1 and 4 are moved,
At both ends of the load 5 and turning off the semiconductor switch 2 and 3 occur positive half-wave of the AC voltage V o, a current source 10 → wiring inductance 6 → the semiconductor switch 1 → load 5 → wave element switch 4 → DC power source 10 path of direct current I N (shown at one point chain point in FIG. 2 are) flows. Next, in order to obtain a negative half-wave of the AC voltage V o across the load 5, first, the semiconductor switches 1 and 4 in the ON state are turned off, and then the semiconductor switches 2 and 3 are turned on. but when breaking current I N and off the semiconductor switch 1 and 4 in this process, since energy corresponding to the current value flowing at this time is allowed to accumulate in the wiring inductance 6, this current An overvoltage is generated in the semiconductor switches 1 and 4 when shutting off. Therefore, in order to suppress this overvoltage, a snubber circuit indicated by reference numeral 7 is provided.
配線インダクタンス６に蓄えられるエネルギー量が多い
ほどこのエネルギーを吸収するためにスナバ回路７は大
形にせねばならず、またこの蓄積エネルギーはそのまま
損失となつて装置の効率を低下させることになるので、
これらの無駄を防ぐために配線インダクタンス６のイン
ダクタンス値は極力小さくしてスナバ回路７の小形化と
エネルギー損失の低下とを図ることが望まれる。As the amount of energy stored in the wiring inductance 6 increases, the snubber circuit 7 must be made larger in order to absorb this energy, and this stored energy will be lost as it is, which will reduce the efficiency of the device.
In order to prevent these wastes, it is desired that the inductance value of the wiring inductance 6 be made as small as possible to reduce the size of the snubber circuit 7 and reduce the energy loss.
しかしながら第２図に示すインバータ回路が運転中に誤
動作などにより半導体スイツチ１と２とが同時にオンに
なる時期があるといわゆるアーム短絡事故となり、直流
電源１０→配線インダクタンス６→半導体スイツチ１→
半導体スイツチ２→直流電源１０の径路で短絡電流ISが
流れる。このときに前述した理由により配線インダクタ
ンス６のインダクタンス値極めて小さい値にしておくと
この短絡電流ISの立上り変化率dIS/dtが非常に大とな
り、瞬時にして過大な電流値になつてしまうために、ア
ーム短絡事故を検出して短絡電流ISが過大にならないよ
うにこの短絡電流ISを遮断する時間的余裕がなくなり、
アーム短絡保護が困難となる。このような不都合は配線
インダクタンス６のインダクタンス値を増大させること
により容易に解決できるのであるが、当該インバータ回
路が通常運転しているときにはこの大きなインダクタン
ス値がスナバ回路７の大形化やエネルギー損失の増大な
どの不都合を招くことは既に述べたことである。However, if the semiconductor switches 1 and 2 are turned on at the same time due to a malfunction or the like during operation of the inverter circuit shown in FIG. 2, a so-called arm short circuit accident occurs, and the DC power supply 10 → wiring inductance 6 → semiconductor switch 1 →
A short circuit current I S flows in the path from the semiconductor switch 2 to the DC power supply 10. At this time, if the inductance value of the wiring inductance 6 is set to an extremely small value for the reason described above, the rising change rate dI S / dt of the short circuit current I S becomes very large, and an excessively large current value is instantaneously obtained. Therefore, the there is no enough time to block the short-circuit current I S to the short-circuit current I S to detect the arm short circuit does not become excessively large,
Arm short circuit protection becomes difficult. Such an inconvenience can be easily solved by increasing the inductance value of the wiring inductance 6. However, when the inverter circuit is normally operating, this large inductance value causes the snubber circuit 7 to become large and energy loss. It has already been mentioned that it causes inconveniences such as increase.
〔発明の目的〕 この発明は、通常運転時に発生する過電圧を抑制してス
ナバ回路を小形化するとともに短絡事故時の短絡電流上
昇率を抑制できるインバータ回路を提供することを目的
とする。[Object of the Invention] An object of the present invention is to provide an inverter circuit capable of suppressing an overvoltage generated during normal operation to downsize a snubber circuit and suppressing a short-circuit current increase rate at the time of a short-circuit accident.
この発明は、半導体スイツチ同士を直接接続してその接
続中点から交流端子が引き出されている２つのスイツチ
回路を直流電源に対して並列に接続してなるインバータ
回路において、前記各スイツチ回路の正極側を他のスイ
ツチ回路の負極側にそれぞれコンデンサを介して接続
し、前記スイツチ回路の両端をそれぞれインダクタンス
を介して前記直流電源に接続する。前記スイツチ回路の
一端は任意の平滑コンデンサの正電位側端子にインダク
タンス値が最小になるようにして接続するとともに、こ
のスイツチ回路の他端は他の平滑コンデンサの負電位側
端子にインダクタンス値が最小になるようにして接続す
ることによりインバータ回路が構成され、通常運転中は
平滑コンデンサと半導体スイツチとの間のインダクタン
ス値が零に近いためにこれに蓄積されるエネルギーも僅
かであつてスナバ回路を小形化できるとともに、アーム
短絡事故時には直流電流と平滑コンデンサとの間に存在
するインダクタンスにより短絡電流の上昇率を抑制しよ
うとするものである。The present invention relates to an inverter circuit in which semiconductor switches are directly connected to each other, and two switch circuits whose AC terminals are drawn out from the connection midpoint are connected in parallel to a DC power source. Side is connected to the negative side of another switch circuit via a capacitor, respectively, and both ends of the switch circuit are connected to the DC power source via inductances. One end of the switch circuit is connected to the positive potential side terminal of an arbitrary smoothing capacitor so that the inductance value is minimized, and the other end of this switch circuit is connected to the negative potential side terminal of the other smoothing capacitor with the minimum inductance value. The inverter circuit is configured by connecting as shown in the figure. During normal operation, the inductance value between the smoothing capacitor and the semiconductor switch is close to zero, so the energy stored in this is also small and the snubber circuit In addition to miniaturization, an attempt is made to suppress the rate of increase in short-circuit current due to the inductance existing between the direct current and the smoothing capacitor when an arm short-circuit occurs.
第１図は本発明の実施例を示す回路図であつて単相交流
電力が得られる単相インバータ回路をあらわしている
が、この第１図により本発明の内容を以下に説明する。FIG. 1 is a circuit diagram showing an embodiment of the present invention and shows a single-phase inverter circuit capable of obtaining single-phase AC power. The contents of the present invention will be described below with reference to FIG.
第１図は単相インバータ回路であるから半導体スイツチ
同士を直列接続して構成せるスイツチ回路は２組すなわ
ち半導体スイツチ１と２とでなる第１のスイツチ回路
と、半導体スイツチ３と４の直列でなる第２のスイツチ
回路であり、平滑コンデンサもこれと同数の２組すなわ
ち符号１１と１２である。直流電源１０の正極には誘導
性素子としての配線インダクタンス１３を介して平滑コ
ンデンサ１１の一端が接続され、この平滑コンデンサ１
１の他端は同じく誘導性素子として配線インダクタンス
１５を介して前記直流電源１０の負極に接続されてい
る。他の平滑コンデンサ１２も同様にその一端が誘導性
素子としての配線インダクタンス１４を介して正極に、
他端は同様に誘導性素子としての配線インダクタンス１
６を介して負極に接続されている。Since FIG. 1 is a single-phase inverter circuit, the semiconductor switches are connected in series to form a switch circuit. The first switch circuit is composed of two sets, that is, the semiconductor switches 1 and 2, and the semiconductor switches 3 and 4 are connected in series. It is a second switch circuit, and the smoothing capacitors are the same number of two sets, that is, reference numerals 11 and 12. One end of a smoothing capacitor 11 is connected to the positive electrode of the DC power supply 10 via a wiring inductance 13 as an inductive element.
The other end of 1 is also connected to the negative electrode of the DC power source 10 via a wiring inductance 15 as an inductive element. Similarly, the other smoothing capacitor 12 has its one end connected to the positive electrode via the wiring inductance 14 as an inductive element,
The other end similarly has a wiring inductance 1 as an inductive element.
It is connected to the negative electrode via 6.
半導体スイツチ１と２で構成される第１のスイツチ回路
の一端が一方の平滑コンデンサ１２の正電位側端子に接
続されるとともにこの第１スイツチ回路の他端は他方の
平滑コンデンサ１１の負電位側端子に接続される。また
半導体スイツチ３と４とで構成される第２スイツチ回路
の一端は平滑コンデンサ１１の正電位側端子に、また第
２スイツチ回路の他端は平滑コンデンサ１２の負電位側
端子に接続され、さらに両スイツチ回路の中点が負荷５
に接続される。なおこれら平滑コンデンサとスイツチ回
路との接続にあたつては、配線インダクタンスの値が最
小なるように接続する。また符号７と８はいずれもスナ
バ回路であたつて、それぞれが第１のスイツチ回路と第
２のスイツチ回路に別個に配列接続されて電流遮断時の
過電圧を抑制する。One end of a first switch circuit composed of semiconductor switches 1 and 2 is connected to the positive potential side terminal of one smoothing capacitor 12, and the other end of this first switch circuit is the negative potential side of the other smoothing capacitor 11. Connected to the terminal. Further, one end of the second switch circuit composed of the semiconductor switches 3 and 4 is connected to the positive potential side terminal of the smoothing capacitor 11, and the other end of the second switch circuit is connected to the negative potential side terminal of the smoothing capacitor 12. Load 5 is the middle point of both switch circuits.
Connected to. The smoothing capacitor and the switch circuit are connected so that the value of the wiring inductance is minimized. Further, reference numerals 7 and 8 each represent a snubber circuit, and each is separately arranged and connected to the first switch circuit and the second switch circuit to suppress an overvoltage when the current is cut off.
上述のようにして構成された本発明に基づくインバータ
回路において、半導体スイツチ１と４とがオンで半導体
スイツチ２と３とがオフの状態と、半導体スイツチ１と
４がオフで２と３がオンの状態とを交互に繰返せば負荷
５に単相交流電力が供給されるのは、一般のインバータ
の場合とまつたく同じである。In the inverter circuit according to the present invention configured as described above, the semiconductor switches 1 and 4 are on and the semiconductor switches 2 and 3 are off, and the semiconductor switches 1 and 4 are off and 2 and 3 are on. As in the case of a general inverter, the single-phase AC power is supplied to the load 5 by alternately repeating the above condition.
いま半導体スイツチ１と４とがオンで、半導体スイツチ
２と３とがオフの状態を考えると、１点鎖線で図示の径
路すなわち平滑コンデンサ１２→半導体スイツチ１→負
荷５→半導体スイツチ４→平滑コンデンサ１２の径路で
平滑コンデンサ１２から負荷５に負荷電流INが供給され
る。次に半導体スイツチ１と４とをオフ、２と３とをオ
ンにすれば平滑コンデンサ１１→半導体スイツチ３→負
荷５→半導体スイツチ２→平滑コンデンサ１１の径路で
平滑コンデンサ１１から負荷５へは上述とは逆方向の電
流が流れる。Considering a state in which the semiconductor switches 1 and 4 are on and the semiconductor switches 2 and 3 are off, the path shown by the one-dot chain line, that is, the smoothing capacitor 12 → semiconductor switch 1 → load 5 → semiconductor switch 4 → smoothing capacitor The load current IN is supplied from the smoothing capacitor 12 to the load 5 through the path of 12. Next, if the semiconductor switches 1 and 4 are turned off and 2 and 3 are turned on, the smoothing capacitor 11 → semiconductor switch 3 → load 5 → semiconductor switch 2 → smoothing capacitor 11 is routed from the smoothing capacitor 11 to the load 5 as described above. Current flows in the opposite direction to.
半導体スイツチ１と４がオン、２と３がオフで負荷５に
は図示の方向に負荷電流INが流れているときに半導体ス
イツチ１と４とをオフにしてこの負荷電流INを遮断して
も、平滑コンデンサ１２と第１あるいは第２のスイツチ
回路との間の配線にはインダクタンスが存在せず、ある
いはごく僅かの値のインダクタンスが存在するのみであ
るから、この負荷電流IN遮断時に蓄えられているエネル
ギーは零かまたはごく僅かである。それ故負荷電流遮断
に伴う電圧上昇もごく僅かであるからスナバ回路７と８
を小形にしても差支えなく、エネルギー損失も少なくで
きる。Semiconductor switch 1 and 4 are turned on, 2 and 3 turn off the semiconductor switch 1 and 4 when in the load current I N flows in the direction shown in the load 5 off block this load current I N However, since there is no inductance in the wiring between the smoothing capacitor 12 and the first or second switch circuit, or only a very small value of inductance exists, the load current IN is interrupted. The energy stored is zero or negligible. Therefore, the voltage rise due to the load current interruption is very small, so the snubber circuits 7 and 8
There is no problem even if the size is small, and the energy loss can be reduced.
一方半導体スイツチ１と４がオンで負荷５に図示の方向
の負荷電流INを流しているときに、たとえば半導体スイ
ツチ２が誤動作してオンしたとすると、第１のスイツチ
回路を構成する半導体スイツチ１と２が共にオンすなわ
ちアーム短絡事故となり、この第１スイツチ回路には大
きな短絡電流ISが流れることになる。この短絡電流ISは
平滑コンデンサ１１から供給されるものと平滑コンデン
サ１２から供給されるものとの合計値となる。すなわち
平滑コンデンサ１１→配線インダクタンス１３→配線イ
ンダクタンス１４→半導体スイツチ１→半導体スイツチ
２→平滑コンデンサ１１の径路で流れる短絡電流と、平
滑コンデンサ１２→半導体スイツチ１→半導体スイツチ
２→配線インダクタンス１５→配線インダクタンス１６
→平滑コンデンサ１２の径路で流れる短絡電流との合計
電流である。On the other hand, when the semiconductor switch 1 and 4 are passed through the load current I N direction shown in the load 5 on, for example, when the semiconductor switch 2 is turned on by a malfunction, the semiconductor constituting the first switch circuit switches Both 1 and 2 are turned on, that is, an arm short circuit occurs, and a large short circuit current I S flows through this first switch circuit. This short-circuit current I S has a total value of that supplied from the smoothing capacitor 11 and that supplied from the smoothing capacitor 12. That is, smoothing capacitor 11 → wiring inductance 13 → wiring inductance 14 → semiconductor switch 1 → semiconductor switch 2 → short circuit current flowing in the path of smoothing capacitor 11 and smoothing capacitor 12 → semiconductor switch 1 → semiconductor switch 2 → wiring inductance 15 → wiring inductance 16
→ It is the total current including the short-circuit current flowing in the path of the smoothing capacitor 12.
上述した２つの短絡電流の径路には必ず配線インダクタ
ンスが含まれるようになつているので、これら配線イン
ダクタンス１３〜１６のインダクタンス値を適正にして
おけば、アーム短絡事故発生時の短絡電流上昇率を大き
くしないようにできるので、半導体スイツチが過電流に
より破壊するまでに事故を検出してその短絡電流を除去
する保護動作を行う時間的余裕が得られることになる。
なお第２スイツチ回路がアーム短絡の場合すなわち半導
体スイツチ３と４が同時にオンしている場合にも配線イ
ンダクタンス１３〜１６が作用して短絡電流上昇率を抑
制するのは第１スイツチ回路のアーム短絡の場合と同じ
である。Since the above-mentioned two short-circuit current paths always include the wiring inductance, if the inductance values of these wiring inductances 13 to 16 are properly set, the short-circuit current increase rate at the time of occurrence of an arm short-circuit accident can be reduced. Since the size of the semiconductor switch can be prevented from increasing, a time margin can be obtained before the semiconductor switch is destroyed by the overcurrent and the protection operation for detecting the accident and removing the short-circuit current is performed.
Even when the second switch circuit is arm short-circuited, that is, when the semiconductor switches 3 and 4 are simultaneously turned on, the wiring inductances 13 to 16 act to suppress the short-circuit current increase rate. Is the same as in.
なお第１図に示す実施例においては、短絡電流上昇率の
抑制は直流電源１０と平滑コンデンサ１１あるいは１２
との間の配線に存在する配線インダクタンス１３〜１６
による場合で説明しているが、これら配線インダクタン
ス１３〜１６の代りに適当なインダクタンス値を有する
リアクトルを電源と平滑コンデンサとの間に挿入しても
同様の効果が得られることはもちろんである。In the embodiment shown in FIG. 1, the DC power supply 10 and the smoothing capacitor 11 or 12 are used to suppress the increase rate of the short circuit current.
Wiring inductance 13 to 16 existing in the wiring between
However, it is needless to say that the same effect can be obtained even if a reactor having an appropriate inductance value is inserted between the power supply and the smoothing capacitor instead of the wiring inductances 13 to 16.
この発明によれば、上下アームを形成するスイツチ回路
と平滑コンデンサとを交流出力の相数と同数を用意し、
平滑コンデンサはそれぞれ適当なインダクタンス値を有
する誘導性素子たとえば配線インダクタンスを介して別
個に直流電源に接続し、スイツチ回路の一端は任意の平
滑コンデンサの正側に、他端は他の平滑コンデンサの負
側に、それぞれインダクタンス値が最小となるようにし
て接続する。このように構成されたインバータ回路によ
り交流電力を変換して出力するよう運転するときには、
電流をオン・オフする回路のインダクタンス値がきわめ
て小さいので過電圧抑制用スナバ回路を小形にすること
ができるし、短絡事故時の短絡電流は直流電源と平滑コ
ンデンサとの間の誘導性素子の作用によりその短絡電流
上昇率が抑制されるのでスイツチ回路が過電流破壊する
以前にこの短絡電流を検出し、除去できる。しかもこの
ような効果は平滑コンデンサを分割設置するのみで達成
できるので、このインバータ装置を小形・低価格にする
ことができるし、エネルギー損失を抑制して装置の効率
向上も図れる。According to this invention, the same number of switching circuits and smoothing capacitors forming the upper and lower arms as the number of phases of AC output are prepared,
Each smoothing capacitor is separately connected to a DC power source via an inductive element having an appropriate inductance value, for example, a wiring inductance.One end of the switch circuit is the positive side of any smoothing capacitor and the other end is the negative side of the other smoothing capacitor. To each side so as to minimize the inductance value. When operating to convert and output AC power by the inverter circuit configured as described above,
The inductance value of the circuit that turns the current on and off is extremely small, so the snubber circuit for overvoltage suppression can be made small, and the short-circuit current at the time of a short-circuit accident is due to the action of the inductive element between the DC power supply and the smoothing capacitor. Since the rate of increase in the short-circuit current is suppressed, this short-circuit current can be detected and removed before the switch circuit is destroyed by overcurrent. Moreover, since such an effect can be achieved only by dividing and installing the smoothing capacitor, this inverter device can be made small and low-priced, and energy loss can be suppressed to improve the efficiency of the device.
第１図は本発明の実施例を示す回路図であり、第２図は
インバータ回路の従来例を示す主回路接続図である。 １〜４……半導体スイツチ、５……負荷、６……配線イ
ンダクタンス、７，８……スナバ回路、１０……直流電
源、１１，１２……平滑コンデンサ、１３〜１６……誘
導性素子としての配線インダクタンス。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a main circuit connection diagram showing a conventional example of an inverter circuit. 1-4: semiconductor switch, 5 ... load, 6 ... wiring inductance, 7, 8 ... snubber circuit, 10 ... DC power supply, 11, 12 ... smoothing capacitor, 13-16 ... as inductive element Wiring inductance.
Claims (3)
続中点から交流端子が引き出されている２つのスイツチ
回路を直流電源に対して並列に接続してなるインバータ
回路において、 前記各スイツチ回路の正極側を他のスイツチ回路の負極
側にそれぞれコンデンサを介して接続し、 前記スイツチ回路の両端をそれぞれインダクタンスを介
して前記直流電源に接続することを特徴とするインバー
タ回路。1. An inverter circuit in which two semiconductor switches are connected in series and two AC circuits whose AC terminals are drawn out from the connection points are connected in parallel to a DC power source. An inverter circuit characterized in that a positive electrode side is connected to a negative electrode side of another switch circuit via a capacitor, respectively, and both ends of the switch circuit are connected to the DC power source via inductances.
路において、前記コンデンサとスイツチ回路との接続は
回路インダクタンスが最小となる配線であることを特徴
とするインバータ回路。2. The inverter circuit according to claim 1, wherein the connection between the capacitor and the switch circuit is a wiring that minimizes the circuit inductance.
インバータ回路において、前記スイツチ回路の両端に接
続されるインダクタンスは当該スイツチ回路と直流電源
とを接続する配線のインダクタンスであることを特徴と
するインバータ回路。3. The inverter circuit according to claim 1 or 2, wherein the inductance connected to both ends of the switch circuit is an inductance of a wiring connecting the switch circuit and a DC power supply. Characteristic inverter circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60133731A JPH0646867B2 (en) | 1985-06-19 | 1985-06-19 | Inverter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60133731A JPH0646867B2 (en) | 1985-06-19 | 1985-06-19 | Inverter circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61293177A JPS61293177A (en) | 1986-12-23 |
| JPH0646867B2 true JPH0646867B2 (en) | 1994-06-15 |
Family
ID=15111591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60133731A Expired - Lifetime JPH0646867B2 (en) | 1985-06-19 | 1985-06-19 | Inverter circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646867B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832187B2 (en) * | 1989-04-28 | 1996-03-27 | 三菱電機株式会社 | Inverter device |
-
1985
- 1985-06-19 JP JP60133731A patent/JPH0646867B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61293177A (en) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000197371A (en) | Inverter device | |
| JPS5855749B2 (en) | Gate turn-off thyristor protection device | |
| JP3160414B2 (en) | Conversion device | |
| JPH05161253A (en) | Snubber circuit for semiconductor power converter | |
| JPH0646867B2 (en) | Inverter circuit | |
| JPH0624393U (en) | IGBT inverter circuit | |
| JPH07107751A (en) | Inverter circuit | |
| JPH066984A (en) | Power converter | |
| JP3296408B2 (en) | Power converter | |
| JPH0866047A (en) | Voltage type power converter | |
| JPH06133534A (en) | Semiconductor ac switch | |
| JP2528811B2 (en) | Power converter | |
| JPS6350955B2 (en) | ||
| JPS592575A (en) | Multiplex inverter | |
| JPS62217864A (en) | Snubber circuit for inverter | |
| JPH04217814A (en) | Input overvoltage protective circuit for semiconductor power converter | |
| JPS63224631A (en) | Cross-current eliminating circuit for parallel-driven inverters | |
| JPS59136079A (en) | Protecting device of voltage type inverter | |
| JPH01286777A (en) | Protective device for ac/dc converting apparatus | |
| JPH04295227A (en) | Gto thyristor inverter | |
| JPS6361862B2 (en) | ||
| JPH02174562A (en) | Voltage type converter | |
| JPH0526431B2 (en) | ||
| JPS6338935B2 (en) | ||
| JPH0783617B2 (en) | Protection circuit for switch element in power converter |