JP3067408B2 - メモリアクセス制御装置の診断方式 - Google Patents
メモリアクセス制御装置の診断方式Info
- Publication number
- JP3067408B2 JP3067408B2 JP4216713A JP21671392A JP3067408B2 JP 3067408 B2 JP3067408 B2 JP 3067408B2 JP 4216713 A JP4216713 A JP 4216713A JP 21671392 A JP21671392 A JP 21671392A JP 3067408 B2 JP3067408 B2 JP 3067408B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- diagnosis
- memory access
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、主記憶と接続されるメ
モリアクセス制御装置の診断方式に関するものである。
モリアクセス制御装置の診断方式に関するものである。
【０００２】
【従来の技術】従来、メモリアクセス制御装置の診断
は、立ち上処理後に診断処理装置からの制御で行い、さ
らにポート部のような各装置固有のハードウェア領域は
実際に他装置と接続した状態で行なうか、或いは特定の
診断プログラムを用いて行っていた。
は、立ち上処理後に診断処理装置からの制御で行い、さ
らにポート部のような各装置固有のハードウェア領域は
実際に他装置と接続した状態で行なうか、或いは特定の
診断プログラムを用いて行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来のメモリ
アクセス制御装置の診断方式では、演算処理装置、入出
力処理装置を接続する前に、予めポート部のような各装
置固有のハードウェア領域の診断が、各装置と接続され
た状態と同じように高速には、メモリアクセス制御装置
自身で実行できないという問題点がある。
アクセス制御装置の診断方式では、演算処理装置、入出
力処理装置を接続する前に、予めポート部のような各装
置固有のハードウェア領域の診断が、各装置と接続され
た状態と同じように高速には、メモリアクセス制御装置
自身で実行できないという問題点がある。
【０００４】
【課題を解決するための手段】本発明の方式は、複数の
アクセス要求元からの主記憶アクセス処理を行うメモリ
アクセス制御装置の診断方式において、内部に要求元装
置番号、リクエストコード、リクエストアドレス、書き
込みデータ、及びメモリアクセス制御装置内部を制御す
る為のフィールドを有する制御メモリと、メモリアクセ
ス制御装置内に有効リクエストがないことを検出するス
テディー検出手段と、前記ステディー検出手段出力が″
１″の時、処理装置からの指示が来た時に″１″に設定
される診断開始フラグ手段と、前記診断開始フラグ手段
が″１″の時、前記制御メモリに対する診断の為の実行
先頭アドレスがセットされ、さらにアドレスが更新され
るアドレスレジスタと、診断実行の最終アドレスを検出
すると前記診断開始フラグ手段と前記アドレスレジスタ
をリセットする比較手段と前記制御メモリの出力を格納
するレジスタ手段と、前記レジスタ手段が示す要求元装
置に対しリクエストホールド信号を生成出力し、リクエ
ストの受付を抑えるリクエストホールド手段と、前記レ
ジスタ手段７が示す要求元装置に対しリプライ信号の送
出を抑えるリプライ抑止手段と、要求元からのリクエス
トコード、アドレスデータと前記レジスタ手段の出力で
あるリクエストアドレス、リクエストコード、データを
前記レジスタ手段の出力によって選択入力する受付バッ
ファと、前記受付バッファからの複数リクエストのビジ
ーチェックを行い、さらに優先度を判定して１つのリク
エストを出力する選択手段と、前記選択手段に対するリ
クエストの処理を行うリクエスト処理手段を有し、メモ
リアクセス制御装置の診断が立ち上げ時だけでなく、立
ち上げ後にも高速に出来ることを特徴とする。
アクセス要求元からの主記憶アクセス処理を行うメモリ
アクセス制御装置の診断方式において、内部に要求元装
置番号、リクエストコード、リクエストアドレス、書き
込みデータ、及びメモリアクセス制御装置内部を制御す
る為のフィールドを有する制御メモリと、メモリアクセ
ス制御装置内に有効リクエストがないことを検出するス
テディー検出手段と、前記ステディー検出手段出力が″
１″の時、処理装置からの指示が来た時に″１″に設定
される診断開始フラグ手段と、前記診断開始フラグ手段
が″１″の時、前記制御メモリに対する診断の為の実行
先頭アドレスがセットされ、さらにアドレスが更新され
るアドレスレジスタと、診断実行の最終アドレスを検出
すると前記診断開始フラグ手段と前記アドレスレジスタ
をリセットする比較手段と前記制御メモリの出力を格納
するレジスタ手段と、前記レジスタ手段が示す要求元装
置に対しリクエストホールド信号を生成出力し、リクエ
ストの受付を抑えるリクエストホールド手段と、前記レ
ジスタ手段７が示す要求元装置に対しリプライ信号の送
出を抑えるリプライ抑止手段と、要求元からのリクエス
トコード、アドレスデータと前記レジスタ手段の出力で
あるリクエストアドレス、リクエストコード、データを
前記レジスタ手段の出力によって選択入力する受付バッ
ファと、前記受付バッファからの複数リクエストのビジ
ーチェックを行い、さらに優先度を判定して１つのリク
エストを出力する選択手段と、前記選択手段に対するリ
クエストの処理を行うリクエスト処理手段を有し、メモ
リアクセス制御装置の診断が立ち上げ時だけでなく、立
ち上げ後にも高速に出来ることを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。
である。
【０００７】本実施例によるメモリアクセス制御装置
は、演算処理装置（ＥＰＵ０，ＥＰＵ２）や入力処理装
置などの（ＩＯＰ０，ＩＯＰ２）などのリクエスト要求
元および主記憶装置１４０に接続されている。本実施例
ではリクエスト要求元としてＥＰＵ０，ＥＰＵ２，ＩＯ
Ｐ０，ＩＯＰＰ２の４つの装置を有する。本メモリアク
セス制御装置は、大きく分けるとリクエスト受付ポート
部とリクエスト処理部から構成される。
は、演算処理装置（ＥＰＵ０，ＥＰＵ２）や入力処理装
置などの（ＩＯＰ０，ＩＯＰ２）などのリクエスト要求
元および主記憶装置１４０に接続されている。本実施例
ではリクエスト要求元としてＥＰＵ０，ＥＰＵ２，ＩＯ
Ｐ０，ＩＯＰＰ２の４つの装置を有する。本メモリアク
セス制御装置は、大きく分けるとリクエスト受付ポート
部とリクエスト処理部から構成される。
【０００８】図中、２１０は診断処理装置からの診断開
始信号とステディー検出回路３００の出力３６０のＡＮ
Ｄでセットさえる診断開始Ｆ／Ｆである。診断開始Ｆ／
Ｆ２１０がリセットされるのは、ＣＳアドレスレジスタ
１００が一定値を示し診断プログラムが終了した時であ
る。
始信号とステディー検出回路３００の出力３６０のＡＮ
Ｄでセットさえる診断開始Ｆ／Ｆである。診断開始Ｆ／
Ｆ２１０がリセットされるのは、ＣＳアドレスレジスタ
１００が一定値を示し診断プログラムが終了した時であ
る。
【０００９】３００はメモリアクセス制御装置に有効な
リクエストが無いことを検出するステディー検出回路
で、ステディー時パルスで１クロック間だけ″１″を出
力する。入力はＥＰＵ０に対する受付バッファ１１０な
らびにバッファ読みだしレジスタ１１４に有効なリクエ
ストが無いことを示すステディー信号３１０、ＥＰＵ２
に対するステディー信号３２０、ＩＯＰ０に対するステ
ディー信号３３０、ＩＯＰ２に対するステディー信号３
４０と、リクエスト処理部１２０に処理中のリクエスト
がないことを示すリクエスト処理部ステディー信号３５
０である。ステディー検出回路の出力３６０はＡＮＤゲ
ータ４００に入力される。
リクエストが無いことを検出するステディー検出回路
で、ステディー時パルスで１クロック間だけ″１″を出
力する。入力はＥＰＵ０に対する受付バッファ１１０な
らびにバッファ読みだしレジスタ１１４に有効なリクエ
ストが無いことを示すステディー信号３１０、ＥＰＵ２
に対するステディー信号３２０、ＩＯＰ０に対するステ
ディー信号３３０、ＩＯＰ２に対するステディー信号３
４０と、リクエスト処理部１２０に処理中のリクエスト
がないことを示すリクエスト処理部ステディー信号３５
０である。ステディー検出回路の出力３６０はＡＮＤゲ
ータ４００に入力される。
【００１０】診断開始Ｆ／Ｆ２１０の出力はアドレスレ
ジスタ１００に対してセット指示を与え、ＣＳアドレス
は毎クロックごとにプラス１と更新されて診断プログラ
ムが実行される。２２０はＣＳアドレシレジスタ１００
の出力が一定値になっとことを検出する比較器である。
１００はＣＳ（ＣＯＮＴＣＲＯＬＬ ＳＴＲＡＧＥ）の
読み出し／書き込みアドレスを保持するＣＳアドレスレ
ジスタで診断開始Ｆ／Ｆ２１０からのセット信号が出力
されている間は十１カウンタとして動作する。
ジスタ１００に対してセット指示を与え、ＣＳアドレス
は毎クロックごとにプラス１と更新されて診断プログラ
ムが実行される。２２０はＣＳアドレシレジスタ１００
の出力が一定値になっとことを検出する比較器である。
１００はＣＳ（ＣＯＮＴＣＲＯＬＬ ＳＴＲＡＧＥ）の
読み出し／書き込みアドレスを保持するＣＳアドレスレ
ジスタで診断開始Ｆ／Ｆ２１０からのセット信号が出力
されている間は十１カウンタとして動作する。
【００１１】１０１は初期設定時のＣＳ１０３へのＣＳ
書き込みデータレジスタでたち上げ時に診断処理装置が
書き込みアドレス、書き込み信号とともに設定する。１
０２は診断処理装置からのＣＳへの書き込み信号を受け
るＣＳ書き込み信号レジスタ、１０３はＣＳで内部には
メモリアクセス制御装置内部の制御フィールド（詳細は
後述）、装置指定、リクエストコード、リクエストアド
レスおよびデータを有する。
書き込みデータレジスタでたち上げ時に診断処理装置が
書き込みアドレス、書き込み信号とともに設定する。１
０２は診断処理装置からのＣＳへの書き込み信号を受け
るＣＳ書き込み信号レジスタ、１０３はＣＳで内部には
メモリアクセス制御装置内部の制御フィールド（詳細は
後述）、装置指定、リクエストコード、リクエストアド
レスおよびデータを有する。
【００１２】図２（１）にＣＳ１０３の０番地のフィー
ルド内容を示す、内容はＡＬＬ０で動作としては何も行
なわない。内部フィールドの内容は、図２（２）に示す
ように、各装置に対するリクエストホールドの設定、解
除、リプライ抑止モードの設定、解除、ＣＳ１０３内の
リクエストコード、リクエストアドレス、データの有効
制を示すヒットからなる。これらのコマンドはいずれも
装置指定フィールドで指定された装置に対して有効とな
る。
ルド内容を示す、内容はＡＬＬ０で動作としては何も行
なわない。内部フィールドの内容は、図２（２）に示す
ように、各装置に対するリクエストホールドの設定、解
除、リプライ抑止モードの設定、解除、ＣＳ１０３内の
リクエストコード、リクエストアドレス、データの有効
制を示すヒットからなる。これらのコマンドはいずれも
装置指定フィールドで指定された装置に対して有効とな
る。
【００１３】装置指定フィールドの内容は、図２（３）
に示すように、４ビットからなり左からＥＰＵ０，ＥＰ
Ｕ２，ＩＯＰ０，ＩＯＰ２を示す。同時指定も可能であ
る。内部制御フィールドのコマンドは装置指定されてい
るものに対して有効となる。よって内部制御フィールド
のリクエストホールド設定とリプライ抑止モードが″
１″なっており、かつ装置指定のフィールドが全ビッ
ト″１″になっているとＥＰＵ０，ＥＰＵ２，ＩＰＯ
０，ＩＯＰ２のリクエストホールドＦ／Ｆとリプライ抑
止Ｆ／Ｆを″１″に設定することになる。
に示すように、４ビットからなり左からＥＰＵ０，ＥＰ
Ｕ２，ＩＯＰ０，ＩＯＰ２を示す。同時指定も可能であ
る。内部制御フィールドのコマンドは装置指定されてい
るものに対して有効となる。よって内部制御フィールド
のリクエストホールド設定とリプライ抑止モードが″
１″なっており、かつ装置指定のフィールドが全ビッ
ト″１″になっているとＥＰＵ０，ＥＰＵ２，ＩＰＯ
０，ＩＯＰ２のリクエストホールドＦ／Ｆとリプライ抑
止Ｆ／Ｆを″１″に設定することになる。
【００１４】リクエストコードのフィールドは各装置と
のインターフェースと同様の形式を持ち、またリード／
ライトなどの動作を示すビットと部分書き込み時のバイ
ト対応のマスクビットを有するリクエストアドレス／デ
ータのフィールドも各装置とのインターフェースと同様
の形式を有する。
のインターフェースと同様の形式を持ち、またリード／
ライトなどの動作を示すビットと部分書き込み時のバイ
ト対応のマスクビットを有するリクエストアドレス／デ
ータのフィールドも各装置とのインターフェースと同様
の形式を有する。
【００１５】１０４はＣＳ１０３の出力を受けるＣＳ読
みだしレジスタ、１０５はＡＮＤデートでＣＳ読みだし
レジスタ１０４の出力から各部への制御信号を生成し出
力する。
みだしレジスタ、１０５はＡＮＤデートでＣＳ読みだし
レジスタ１０４の出力から各部への制御信号を生成し出
力する。
【００１６】ここで診断実行時のおおまかな処理フロー
を述べる。各装置対応の診断はメモリアクセス制御装置
内部でリクエストをＣＳ１０３の内容から出力し、各ポ
ートへ出力するため、要求元からのリクエストと競合す
るので、診断実行中は抑える必要がある。そのために各
装置対応にリクエストホールドＦ／Ｆ１６０，１６１，
１６２，１６３を有する。さらに診断コマンドはメモリ
アクセス制御装置内で発生し実行する為、このリクエス
トに対するリプライは各装置に送出してならない。その
ため、各装置対応のリプライ抑止Ｆ／Ｆ１７０，１７
１，１７２，１７３を有する。
を述べる。各装置対応の診断はメモリアクセス制御装置
内部でリクエストをＣＳ１０３の内容から出力し、各ポ
ートへ出力するため、要求元からのリクエストと競合す
るので、診断実行中は抑える必要がある。そのために各
装置対応にリクエストホールドＦ／Ｆ１６０，１６１，
１６２，１６３を有する。さらに診断コマンドはメモリ
アクセス制御装置内で発生し実行する為、このリクエス
トに対するリプライは各装置に送出してならない。その
ため、各装置対応のリプライ抑止Ｆ／Ｆ１７０，１７
１，１７２，１７３を有する。
【００１７】診断処理装置は診断対象に対してリクエス
トホールドＦ／Ｆ１６０〜１６３とリプライ抑止Ｆ／Ｆ
１７０〜１７３を設定し、次に実行したいコマンドを指
示する（具体的には処理したいリクエストが格納されて
いるＣＳアドレスを与える）。診断が終了するとリクエ
ストホールドＦ／Ｆ１６０〜１６３とリプライ抑止Ｆ／
Ｆ１７０〜１７３を解除し要求元からのリクエトを受け
付けられる状態に終了する。
トホールドＦ／Ｆ１６０〜１６３とリプライ抑止Ｆ／Ｆ
１７０〜１７３を設定し、次に実行したいコマンドを指
示する（具体的には処理したいリクエストが格納されて
いるＣＳアドレスを与える）。診断が終了するとリクエ
ストホールドＦ／Ｆ１６０〜１６３とリプライ抑止Ｆ／
Ｆ１７０〜１７３を解除し要求元からのリクエトを受け
付けられる状態に終了する。
【００１８】このような動作を実現するコマンドは、Ｃ
Ｓ１０３の内部にマイクロ命令として保持されており、
診断処理装置は軌道信号とアドレスを与えることによっ
て実行する。
Ｓ１０３の内部にマイクロ命令として保持されており、
診断処理装置は軌道信号とアドレスを与えることによっ
て実行する。
【００１９】ＡＮＤデート１０５は内部制御フィールド
と装置指定フィールドでＡＮＤ条件を生成しそれぞれリ
クエストホールの設定、解除信号とリプライＦ／Ｆの設
定、解除信号を生成する。さらに、受付バッファ１１０
〜１１３へのＣＳ読みだしレジスタ１０４内のリクエス
トコード、リクエストアドレス、リクエストデータの取
り込みを指示する。
と装置指定フィールドでＡＮＤ条件を生成しそれぞれリ
クエストホールの設定、解除信号とリプライＦ／Ｆの設
定、解除信号を生成する。さらに、受付バッファ１１０
〜１１３へのＣＳ読みだしレジスタ１０４内のリクエス
トコード、リクエストアドレス、リクエストデータの取
り込みを指示する。
【００２０】１１０はＥＰＵ０からのリクエストを受け
付ける受付バッファで、通常はＥＰＵ０からのリクエス
トを入力するが、ＣＳ読み出しレジスタ１０４内のリク
エストコード／アドレス有効ビットが″１″でかつＣＳ
読みだしレジスタ１０４内の装置指定がＥＰＵ０である
と、ＣＳ読み出しレジスタ１０４の出力のリクエストコ
ード、アドレス、データが入力される。１１１，１１
２，１１３はそれぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ２に
対する受付バファである。１１４は受付バッファ１１０
出力を受け、リクエスト処理部１２０に出力するバッフ
ァ読みだしレジスタである。１１５，１１６，１１７は
それぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ２に対するバッフ
ァ読み出しレジスタである。
付ける受付バッファで、通常はＥＰＵ０からのリクエス
トを入力するが、ＣＳ読み出しレジスタ１０４内のリク
エストコード／アドレス有効ビットが″１″でかつＣＳ
読みだしレジスタ１０４内の装置指定がＥＰＵ０である
と、ＣＳ読み出しレジスタ１０４の出力のリクエストコ
ード、アドレス、データが入力される。１１１，１１
２，１１３はそれぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ２に
対する受付バファである。１１４は受付バッファ１１０
出力を受け、リクエスト処理部１２０に出力するバッフ
ァ読みだしレジスタである。１１５，１１６，１１７は
それぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ２に対するバッフ
ァ読み出しレジスタである。
【００２１】１１８はバッファ読みだしレジスタ１１
４，１１５，１１６，１１７に格納されているリクエス
トのビジーチェックを行ない１つのリクエスト処理部１
２０へ出力する選択回路、１２０は選択回路１１８出力
のリクエストを入力し、処理するリクエスト処理部で、
主記憶装置１４０に対して読みだし、書き込みリクエス
トを出力しリプライデーダを受け取る。１３０はリプラ
イ先判定回路でそのリクエストの要求元を判定し各リプ
ライ信号、リプライデータを出力する。１４０は主記憶
装置で、リクエスト処理部１２０からのリクエスタを入
力し、リプライデータを返す。１５１，１５２，１５
３，１５４はそれぞれＥＰＵ０，ＥＰＵ２，ＩＯＰ０，
ＩＯＰ２に対するリプライデータレジスタである。
４，１１５，１１６，１１７に格納されているリクエス
トのビジーチェックを行ない１つのリクエスト処理部１
２０へ出力する選択回路、１２０は選択回路１１８出力
のリクエストを入力し、処理するリクエスト処理部で、
主記憶装置１４０に対して読みだし、書き込みリクエス
トを出力しリプライデーダを受け取る。１３０はリプラ
イ先判定回路でそのリクエストの要求元を判定し各リプ
ライ信号、リプライデータを出力する。１４０は主記憶
装置で、リクエスト処理部１２０からのリクエスタを入
力し、リプライデータを返す。１５１，１５２，１５
３，１５４はそれぞれＥＰＵ０，ＥＰＵ２，ＩＯＰ０，
ＩＯＰ２に対するリプライデータレジスタである。
【００２２】１６０はリクエストの送出を抑える信号を
ＥＰＵ０に出力するリクエストホールドＦ／Ｆで、ＣＳ
読みだしレジスタ１０４の出力によって設定、解除され
る。設定されるのはＥＰＵ０の診断を行なう前で、解除
されるのはＥＰＵ０の診断の終了後である。１６１，１
６２，１６３はそれぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ２
に対するリクエストホールドＦ／Ｆである。
ＥＰＵ０に出力するリクエストホールドＦ／Ｆで、ＣＳ
読みだしレジスタ１０４の出力によって設定、解除され
る。設定されるのはＥＰＵ０の診断を行なう前で、解除
されるのはＥＰＵ０の診断の終了後である。１６１，１
６２，１６３はそれぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ２
に対するリクエストホールドＦ／Ｆである。
【００２３】１７０はＥＰＵ０に対するリプライ信号を
抑えるリプライ抑止Ｆ／Ｆで、リクエストホールドＦ／
Ｆ１６０と同様に、ＣＳ読みだしレジスタ１０４の出力
によって設定、解除される。このＦ／Ｆか″１″の時
は、ＥＰＵ０に対するリプライ信号は一切抑えられる。
これは診断実行時に、ＥＰＵ０が発行していないリクエ
ストに対しリプライを送出すると矛盾が生じる為であ
り、ある装置が診断実行中は必ずリクエストホールドＦ
／Ｆ１６０とリプライ抑止Ｆ／Ｆ１７０は″１″に設定
され、診断が終了すると同時に解除する。１７１，１７
２，１７３はそれぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ２に
対するリプライ抑止Ｆ／Ｆである。
抑えるリプライ抑止Ｆ／Ｆで、リクエストホールドＦ／
Ｆ１６０と同様に、ＣＳ読みだしレジスタ１０４の出力
によって設定、解除される。このＦ／Ｆか″１″の時
は、ＥＰＵ０に対するリプライ信号は一切抑えられる。
これは診断実行時に、ＥＰＵ０が発行していないリクエ
ストに対しリプライを送出すると矛盾が生じる為であ
り、ある装置が診断実行中は必ずリクエストホールドＦ
／Ｆ１６０とリプライ抑止Ｆ／Ｆ１７０は″１″に設定
され、診断が終了すると同時に解除する。１７１，１７
２，１７３はそれぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ２に
対するリプライ抑止Ｆ／Ｆである。
【００２４】１８０はリプライ先判定回路１３０からの
ＥＰＵ０のリプライ信号と、リクエスト抑止Ｆ／Ｆ１７
０の出力のＡＮＤをとり、入力するリプライ有効レジス
タである。この出力が″１″の時のみ、リプライデータ
レジスタ１５１内容が意味をもつ。１８１，１８２，１
８３，１８４は、それぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ
２に対するリプライ有効レジスタである。
ＥＰＵ０のリプライ信号と、リクエスト抑止Ｆ／Ｆ１７
０の出力のＡＮＤをとり、入力するリプライ有効レジス
タである。この出力が″１″の時のみ、リプライデータ
レジスタ１５１内容が意味をもつ。１８１，１８２，１
８３，１８４は、それぞれＥＰＵ２，ＩＯＰ０，ＩＯＰ
２に対するリプライ有効レジスタである。
【００２５】さらにメモリアクセス制御装置ぶの障害は
診断処理装置に報告するバスが設けられている。よって
診断処理装置は診断終了後、前記障害報告の有無によっ
て、メモリアクセス制御装置の障害を認識することが可
能となる。
診断処理装置に報告するバスが設けられている。よって
診断処理装置は診断終了後、前記障害報告の有無によっ
て、メモリアクセス制御装置の障害を認識することが可
能となる。
【００２６】本実施例では各演算処理装置、入出力処理
装置と接続しなくてもメモリアクセス制御装置単体でシ
ステムたち上げ中または後に、自動的に各ポート部分を
含めた総てのハードウェア領域の診断が高速に実行でき
る。さらに同時に複数の装置に対する（ポート）診断が
行えるので処理が非常に高速にできる。
装置と接続しなくてもメモリアクセス制御装置単体でシ
ステムたち上げ中または後に、自動的に各ポート部分を
含めた総てのハードウェア領域の診断が高速に実行でき
る。さらに同時に複数の装置に対する（ポート）診断が
行えるので処理が非常に高速にできる。
【００２７】図３は本発明の他の実施例を示す。本実施
例は、ＯＲゲート５００が設けられており、診断処理装
置からの強制停止指示を比較器の出力と論理和すること
により診断中でも任意のタイミングで自由に停止するこ
とを可能としている点が第１の実施例と異る。
例は、ＯＲゲート５００が設けられており、診断処理装
置からの強制停止指示を比較器の出力と論理和すること
により診断中でも任意のタイミングで自由に停止するこ
とを可能としている点が第１の実施例と異る。
【００２８】
【発明の効果】以上本実施例に述べたように、本発明に
よれば、演算処理装置、入出力処理装置を接続する前
に、予めインターフェース部分を含む総てのハードウェ
ア領域の診断がメモリアルアクセス制御装置自身で高速
に実行できるという効果がある。
よれば、演算処理装置、入出力処理装置を接続する前
に、予めインターフェース部分を含む総てのハードウェ
ア領域の診断がメモリアルアクセス制御装置自身で高速
に実行できるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本発明におけるＣＳのフィールドの詳細情報を
示す図である。
示す図である。
【図３】本発明の他の実施例のブロック図である。
１００ ＣＳアドレスレジスタ １０１ ＣＳ書き込みデータレジスタ １０２ ＣＳ書き込み信号レジスタ １０３ ＣＳ（ＣＯＮＴＲＯＬ ＳＴＲＡＧＥ） １０４ ＣＳ読み出しレジスタ １０５ ＡＮＤゲート １１０ 受付バッファ １１１ 受付バッファ １１２ 受付バッファ １１３ 受付バッファ １１４ バッファ読みだしレジスタ １１５ バッファ読みだしレジスタ １１６ バッファ読みだしレジスタ １１７ バッファ読みだしレジスタ １１８ 選択回路 １２０ リクエスト処理部 １３０ リプライ先判定回路 １４０ 主記憶装置 １５１ リプライデータレジスタ １５２ リプライデータレジスタ １５３ リプライデータレジスタ １５４ リプライデータレジスタ １６０ リクエストホールドＦ／Ｆ １６１ リクエストホールドＦ／Ｆ １６２ リクエストホールドＦ／Ｆ １６３ リクエストホールドＦ／Ｆ １７０ リプライ抑止Ｆ／Ｆ １７１ リプライ抑止Ｆ／Ｆ １７２ リプライ抑止Ｆ／Ｆ １７３ リプライ抑止Ｆ／Ｆ １８０ リプライ有効レジスタ １８１ リプライ有効レジスタ １８２ リプライ有効レジスタ １８３ リプライ有効レジスタ ２１０ 診断開始Ｆ／Ｆ ２２０ 比較器 ３００ ステディー検出回路 ３１０ ステディー信号 ３２０ ステディー信号 ３３０ ステディー信号 ３４０ ステディー信号 ３５０ リクエスト処理部ステディー信号 ３６０ ステディー検出回路出力 ４００ ＡＮＤ回路 ５００ ＯＲ回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 G06F 12/16
Claims (2)
- 【請求項１】 複数のアクセス要求元からの主記憶アク
セス処理を行うメモリアクセス制御装置の診断方式にお
いて、 内部に要求元装置番号、リクエストコード、リクエスト
アドレス、書き込みデータ、及びメモリアクセス制御装
置内部を制御する為のフィールドを有する制御メモリ
と、 メモリアクセス制御装置内に有効リクエストがないこと
を検出するステディー検出手段と、 前記ステディー検出手段出力が″１″の時、処理装置か
らの指示が来た時に″１″に設定される診断開始フラグ
手段と、 前記診断開始フラグ手段が″１″の時、前記制御メモリ
に対する診断の為の実行先頭アドレスがセットされ、さ
らにアドレスが更新されるアドレスレジスタと、 診断実行の最終アドレスを検出すると前記診断開始フラ
グ手段と前記アドレスレジスタをリセットする比較手段
と前記制御メモリの出力を格納するレジスタ手段と、 前記レジスタ手段が示す要求元装置に対しリクエストホ
ールド信号を生成出力し、リクエストの受付を抑えるリ
クエストホールド手段と、 前記レジスタ手段７が示す要求元装置に対しリプライ信
号の送出を抑えるリプライ抑止手段と、 要求元からのリクエストコード、アドレスデータと前記
レジスタ手段の出力であるリクエストアドレス、リクエ
ストコード、データを前記レジスタ手段の出力によって
選択入力する受付バッファと、 前記受付バッファからの複数リクエストのビジーチェッ
クを行い、さらに優先度を判定して１つのリクエストを
出力する選択手段と、 前記選択手段に対するリクエストの処理を行うリクエス
ト処理手段を有し、メモリアクセス制御装置の診断が立
ち上げ時だけでなく、立ち上げ後にも高速に出来ること
を特徴とするメモリオクセス制御装置の診断方式。 - 【請求項２】 強制診断停止手段を有し、診断実行の開
始、停止を診断処理装置から自由に設定できることを特
徴とする請求項１記載のメモリアクセス制御装置の診断
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216713A JP3067408B2 (ja) | 1992-08-14 | 1992-08-14 | メモリアクセス制御装置の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216713A JP3067408B2 (ja) | 1992-08-14 | 1992-08-14 | メモリアクセス制御装置の診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0667917A JPH0667917A (ja) | 1994-03-11 |
| JP3067408B2 true JP3067408B2 (ja) | 2000-07-17 |
Family
ID=16692757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216713A Expired - Lifetime JP3067408B2 (ja) | 1992-08-14 | 1992-08-14 | メモリアクセス制御装置の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067408B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5602984B2 (ja) * | 2007-06-21 | 2014-10-08 | 株式会社メガチップス | メモリコントローラ |
| US8504897B2 (en) | 2007-06-21 | 2013-08-06 | Megachips Corporation | Memory controller |
-
1992
- 1992-08-14 JP JP4216713A patent/JP3067408B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667917A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6959365B2 (en) | Microcomputer including a flash memory and a flash memory rewrite program stored therein | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| JPH07334483A (ja) | データ駆動型情報処理装置 | |
| EP0223150B1 (en) | Information processing apparatus | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JP3067408B2 (ja) | メモリアクセス制御装置の診断方式 | |
| JP2556268B2 (ja) | プログラムダウンロード方式 | |
| EP0596144A1 (en) | Hierarchical memory system for microcode and means for correcting errors in the microcode | |
| JP2797760B2 (ja) | 並列処理コンピュータシステム | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP3349911B2 (ja) | マイクロプロセッサ及びその開発支援装置 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JP2534314B2 (ja) | 半導体集積回路 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JP2854066B2 (ja) | マルチプロセッサシステム | |
| JPS6125168B2 (ja) | ||
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP3616588B2 (ja) | マイクロプログラムチェックシステム | |
| JP2710219B2 (ja) | Ｄｍａ制御装置 | |
| JPS601656B2 (ja) | 緩衝記憶回路 | |
| JPS62130427A (ja) | メモリリ−ド／ライト方式 | |
| JP2755646B2 (ja) | データ駆動型データ処理装置 | |
| JP2005352906A (ja) | 機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |