JPH0645884A - のこぎり波発振回路 - Google Patents
のこぎり波発振回路Info
- Publication number
- JPH0645884A JPH0645884A JP4197985A JP19798592A JPH0645884A JP H0645884 A JPH0645884 A JP H0645884A JP 4197985 A JP4197985 A JP 4197985A JP 19798592 A JP19798592 A JP 19798592A JP H0645884 A JPH0645884 A JP H0645884A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- comparator
- saw tooth
- sawtooth wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Pulse Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】のこぎり波発振回路で波形の立ち下がりの時間
をできるだけ短くし、かつ、波形のロウレベルが変動し
ないようにする。 【構成】のこぎり波出力のロウレベルを検出する第1の
コンパレータ6と、のこぎり波出力のハイレベルを検出
する第2のコンパレータ5と、前記第1および第2のコ
ンパレータ出力間電圧を抵抗分割(R297,R29
8)した電圧と接地に対する自己の出力電圧を抵抗分割
(R299,R300)した電圧とを入力してのこぎり
波電圧を生成する充電用コンデンサ2の電荷をリセット
するトランジスタ3のゲートをオン・オフするコンパレ
ータ7とを有する。
をできるだけ短くし、かつ、波形のロウレベルが変動し
ないようにする。 【構成】のこぎり波出力のロウレベルを検出する第1の
コンパレータ6と、のこぎり波出力のハイレベルを検出
する第2のコンパレータ5と、前記第1および第2のコ
ンパレータ出力間電圧を抵抗分割(R297,R29
8)した電圧と接地に対する自己の出力電圧を抵抗分割
(R299,R300)した電圧とを入力してのこぎり
波電圧を生成する充電用コンデンサ2の電荷をリセット
するトランジスタ3のゲートをオン・オフするコンパレ
ータ7とを有する。
Description
【0001】
【産業上の利用分野】本発明はのこぎり波発振回路に関
する。
する。
【0002】
【従来の技術】従来ののこぎり波発振回路は図3に示す
ように、MOSFET入力型のOPアンプOP1,OP
2を用いた低周波発振器であり、OP1,OP2は電圧
電流変換回路である。OP3はワンショットマルチの機
能を備えたリセット信号発生回路である。
ように、MOSFET入力型のOPアンプOP1,OP
2を用いた低周波発振器であり、OP1,OP2は電圧
電流変換回路である。OP3はワンショットマルチの機
能を備えたリセット信号発生回路である。
【0003】次に従来例の動作を説明する。OP1はボ
ルテージ・フォロワで、OP1の入力ゲート・リーク電
流は少ないので高い入力インピーダンスを得ることがで
きる。OP2は同相加算器でOP1の出力電圧に一定の
電圧VSを加算する。したがってR5に流れる電流IS
はC1を定電流でチャージ・アップする。VR1により
VSにセットし、VR2によってViをセットしておけ
ば、C1がViまでチャージ・アップされたときOP3
が反転し、C1をリセットし、このときOP1の出力周
波数が所定周波数となる。Q1はC1のリセット用であ
る。
ルテージ・フォロワで、OP1の入力ゲート・リーク電
流は少ないので高い入力インピーダンスを得ることがで
きる。OP2は同相加算器でOP1の出力電圧に一定の
電圧VSを加算する。したがってR5に流れる電流IS
はC1を定電流でチャージ・アップする。VR1により
VSにセットし、VR2によってViをセットしておけ
ば、C1がViまでチャージ・アップされたときOP3
が反転し、C1をリセットし、このときOP1の出力周
波数が所定周波数となる。Q1はC1のリセット用であ
る。
【0004】ここでOP3の動作を説明する。e01がV
tより低いときには、OP3の出力はハイレベルにあ
り、端子5電圧はほぼ−15Vとなっているため、C2
は約30Vにチャージ・アップされる。積分が進みe0
1がVtと等しくなった瞬間、OP3の出力はローレベ
ルに反転し、Q1のゲート電圧を−15Vにバイアス
し、C1をリセットする。このときC2のの片側は−4
5Vまで下がるが、Q1が逆バイアスとなるだけであ
る。OP3の端子5に、いままでアイドリング電流を供
給していたR6からの電流は、C2のチャージ・アップ
に使われ、OP3は動作を停止している。しかしQ1ゲ
ートはR7により−15Vにバイアスされるので、C1
はリセットされ続ける。C2にR6から充分なチャージ
・アップ電流が流れ、端子5に再びアイドリング電流が
供給される。OP3の動作が回復したときは、C1が充
分にリセットされ、再びコンパレータの出力はハイレベ
ルとなる。このようにOP3はコンパレータ兼ワンショ
ット・マルチの機能を備えており、リセット信号の発生
用とし使用される。R6およびC2を適当に選べば、リ
セット時間を数mSから数Secの間で可変できる。
tより低いときには、OP3の出力はハイレベルにあ
り、端子5電圧はほぼ−15Vとなっているため、C2
は約30Vにチャージ・アップされる。積分が進みe0
1がVtと等しくなった瞬間、OP3の出力はローレベ
ルに反転し、Q1のゲート電圧を−15Vにバイアス
し、C1をリセットする。このときC2のの片側は−4
5Vまで下がるが、Q1が逆バイアスとなるだけであ
る。OP3の端子5に、いままでアイドリング電流を供
給していたR6からの電流は、C2のチャージ・アップ
に使われ、OP3は動作を停止している。しかしQ1ゲ
ートはR7により−15Vにバイアスされるので、C1
はリセットされ続ける。C2にR6から充分なチャージ
・アップ電流が流れ、端子5に再びアイドリング電流が
供給される。OP3の動作が回復したときは、C1が充
分にリセットされ、再びコンパレータの出力はハイレベ
ルとなる。このようにOP3はコンパレータ兼ワンショ
ット・マルチの機能を備えており、リセット信号の発生
用とし使用される。R6およびC2を適当に選べば、リ
セット時間を数mSから数Secの間で可変できる。
【0005】
【発明が解決しようとする課題】この従来ののこぎり波
発信回路は次に延べる2つの欠点を有する。
発信回路は次に延べる2つの欠点を有する。
【0006】(1)Q1オン時にC1の電荷がR8とQ
1に流れる電流で放電し切れるように、リセット信号の
パルス幅は十分長くしておく必要がある。(図4(a)
参照)。リセット(Q1がオン)の期間はのこぎり波出
力はOvであるから例えばこののこぎり波出力をPWM
変調回路のキャリアとして用いると図4(b)に示すよ
うに、それだけPWM出力パルスのデューティが変調信
号に対しリニアでなくなる。
1に流れる電流で放電し切れるように、リセット信号の
パルス幅は十分長くしておく必要がある。(図4(a)
参照)。リセット(Q1がオン)の期間はのこぎり波出
力はOvであるから例えばこののこぎり波出力をPWM
変調回路のキャリアとして用いると図4(b)に示すよ
うに、それだけPWM出力パルスのデューティが変調信
号に対しリニアでなくなる。
【0007】(2)Q1のVDS(オン)があるので、
のこぎり波出力は、リセット時に完全にはOvにはおち
ない(図4(a)参照)。のこぎり波出力のロウレベル
が不確定なのこぎり波をPWM変調回路のキャリアに用
いたときには、図4(b)に示すように、小さな変調信
号に対しPWM出力パルスのデューティx%が変動す
る。すなわち変調が歪むことになる。
のこぎり波出力は、リセット時に完全にはOvにはおち
ない(図4(a)参照)。のこぎり波出力のロウレベル
が不確定なのこぎり波をPWM変調回路のキャリアに用
いたときには、図4(b)に示すように、小さな変調信
号に対しPWM出力パルスのデューティx%が変動す
る。すなわち変調が歪むことになる。
【0008】本発明の目的は前述の(1)および(2)
の課題を解決するために、リセットに要する時間をでき
るだけ短かくし、かつ、のこぎり波のロウレベルを安定
化したのこぎり波発振回路を提供することにある。
の課題を解決するために、リセットに要する時間をでき
るだけ短かくし、かつ、のこぎり波のロウレベルを安定
化したのこぎり波発振回路を提供することにある。
【0009】
【課題を解決するための手段】本発明ののこぎり波発振
回路では、のこぎり波出力のロウレベルを検出する第1
のコンパレータと、前記のこぎり波出力のハイレベルを
検出する第2のコンパレータと、前記第1および第2の
コンパレータ出力間電圧を抵抗分割した電圧と接地に対
する自己の出力電圧を抵抗分割した電圧とを入力しての
こぎり波電圧を生成する充電用コンデンサの電荷をリセ
ットするトランジスタのゲートをオン・オフするコンパ
レータとを有する。
回路では、のこぎり波出力のロウレベルを検出する第1
のコンパレータと、前記のこぎり波出力のハイレベルを
検出する第2のコンパレータと、前記第1および第2の
コンパレータ出力間電圧を抵抗分割した電圧と接地に対
する自己の出力電圧を抵抗分割した電圧とを入力しての
こぎり波電圧を生成する充電用コンデンサの電荷をリセ
ットするトランジスタのゲートをオン・オフするコンパ
レータとを有する。
【0010】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例の回路図、図2は本実施例
を説明するタイムチャートである。
る。図1は本発明の一実施例の回路図、図2は本実施例
を説明するタイムチャートである。
【0011】次に図1の実施例は、同相加算回路1、充
電用コンデンサ2、リセット用トランジスタ3、バッフ
ァ4、のこぎり波のHレベル用のコンパレータ5、のこ
ぎり波のLレベル用のコンパレータ6、Q11のオンオ
フ用のコンパレータ7が構成される。さらにこの構成内
の回路としてIC27はのこぎり波出力Voutに定電
圧を加算する同相加算回路である。R269=R27
0,R261=R268としてIC27(6)の電圧V
はV=Vout+V1であるから、R275の両端の電
位差はV1で一定であり流れる電流も一定で、Q11が
オフの時C95の電位は一定の傾斜で上昇する。IC2
8はC95の電荷を他の回路から分離するためのバッフ
ァである。
電用コンデンサ2、リセット用トランジスタ3、バッフ
ァ4、のこぎり波のHレベル用のコンパレータ5、のこ
ぎり波のLレベル用のコンパレータ6、Q11のオンオ
フ用のコンパレータ7が構成される。さらにこの構成内
の回路としてIC27はのこぎり波出力Voutに定電
圧を加算する同相加算回路である。R269=R27
0,R261=R268としてIC27(6)の電圧V
はV=Vout+V1であるから、R275の両端の電
位差はV1で一定であり流れる電流も一定で、Q11が
オフの時C95の電位は一定の傾斜で上昇する。IC2
8はC95の電荷を他の回路から分離するためのバッフ
ァである。
【0012】次に本実施例の動作を図1,図2により説
明する。今、図2(a)に示すようにC95が充電され
Voutがしだいに増加しV2に達するとIC29
(b)出力は急峻にVOH(約+10V)からVOL
(約−10V)に変化する(図2(b)参照)。一方I
C30(b)出力は充電の間VOLであり、R297=
R298とするとIC31(3)入力はOV→VOLに
変化する。R299=R300とすると図2(d),
(e)に示すように、IC31(3)入力はこれまでV
OL/2であったが、IC31(6)出力がVOLから
VOHに変化し、IC31(2)入力はVOH/2にな
る。IC31(6)出力がVOHになるため、Q11が
オンとなり、C95は放電し、Voutは図2(a)に
示すように急峻に減少する。IC29(2)入力のVo
utはすぐにV2よりも小さくなり、IC29(6)出
力はVOLからVOHに変化しIC31(3)入力はV
OL→Ovに変化するが、IC31(2)入力がVOH
/2であるからIC31(6)出力は図2(e)に示す
ように、VOHのままである。この間Q11はオンであ
りVoutはさらに下降しV3よりも小さくなると、I
C30(6)出力がVOLからVOHに変化する。図2
(d)に示すように、IC31(3)入力がOからVO
Hに変化するとIC31(6)出力は図2(e)に示す
ように、VOHからVOLにかわり、Q11はオフとな
り、C95は再びR275から流れ込む電流によって充
電される。VoutはすぐにV3よりも大きくなり、I
C30(6)出力はVOHからVOLに変わるが、IC
31(2)入力がVOL/2になるからIC31(6)
出力はVOLのままである。以上の動作を繰り返し、V
outはV3からVDへの充電、V2からV3へのリセ
ット、再びV3からV2への充電をくり返しのこぎり波
が発生する。
明する。今、図2(a)に示すようにC95が充電され
Voutがしだいに増加しV2に達するとIC29
(b)出力は急峻にVOH(約+10V)からVOL
(約−10V)に変化する(図2(b)参照)。一方I
C30(b)出力は充電の間VOLであり、R297=
R298とするとIC31(3)入力はOV→VOLに
変化する。R299=R300とすると図2(d),
(e)に示すように、IC31(3)入力はこれまでV
OL/2であったが、IC31(6)出力がVOLから
VOHに変化し、IC31(2)入力はVOH/2にな
る。IC31(6)出力がVOHになるため、Q11が
オンとなり、C95は放電し、Voutは図2(a)に
示すように急峻に減少する。IC29(2)入力のVo
utはすぐにV2よりも小さくなり、IC29(6)出
力はVOLからVOHに変化しIC31(3)入力はV
OL→Ovに変化するが、IC31(2)入力がVOH
/2であるからIC31(6)出力は図2(e)に示す
ように、VOHのままである。この間Q11はオンであ
りVoutはさらに下降しV3よりも小さくなると、I
C30(6)出力がVOLからVOHに変化する。図2
(d)に示すように、IC31(3)入力がOからVO
Hに変化するとIC31(6)出力は図2(e)に示す
ように、VOHからVOLにかわり、Q11はオフとな
り、C95は再びR275から流れ込む電流によって充
電される。VoutはすぐにV3よりも大きくなり、I
C30(6)出力はVOHからVOLに変わるが、IC
31(2)入力がVOL/2になるからIC31(6)
出力はVOLのままである。以上の動作を繰り返し、V
outはV3からVDへの充電、V2からV3へのリセ
ット、再びV3からV2への充電をくり返しのこぎり波
が発生する。
【0013】
【発明の効果】以上説明したように本発明はのこぎり波
のHレベル用およびLレベル用コンパレータ,出力バッ
ファを備えることにより、リセット時にVoutがV3
になればただちにリセットは終了するので、リセットに
要する時間が最小限とすることができる。また、のこぎ
り波出力VoutのLレベルは、V3であってリセット
用トランジスタQ11のVDSの影響を受けないという
効果がある。したがって、DCブラシレスモータ駆動回
路インバータ部のPWM変調回路のキャリア信号として
利用した場合でも、変調信号に対するPWM出力パルス
のデューティのリニアリティ及び安定性が良くなる効果
がある。なお、サーボ系が、平衡状態にあるときに、P
WM出力パルスのデューティが変動すれば外乱として駆
動部を振動させるので、これを抑えることができる。
のHレベル用およびLレベル用コンパレータ,出力バッ
ファを備えることにより、リセット時にVoutがV3
になればただちにリセットは終了するので、リセットに
要する時間が最小限とすることができる。また、のこぎ
り波出力VoutのLレベルは、V3であってリセット
用トランジスタQ11のVDSの影響を受けないという
効果がある。したがって、DCブラシレスモータ駆動回
路インバータ部のPWM変調回路のキャリア信号として
利用した場合でも、変調信号に対するPWM出力パルス
のデューティのリニアリティ及び安定性が良くなる効果
がある。なお、サーボ系が、平衡状態にあるときに、P
WM出力パルスのデューティが変動すれば外乱として駆
動部を振動させるので、これを抑えることができる。
【図1】本発明の一実施例の回路図である。
【図2】本実施例の信号波形およびタイムチャートの説
明図である。
明図である。
【図3】従来ののこぎり波発振回路の回路図である。
【図4】従来例の説明図である。
1 同相加算回路 2 充電用コンデンサ 3 リセット用トランジスタ 4 バッファ 5,6,7 コンパレータ
Claims (2)
- 【請求項1】 のこぎり波出力のロウレベルを検出する
第1のコンパレータと、前記のこぎり波出力のハイレベ
ルを検出する第2のコンパレータと、前記第1および第
2のコンパレータ出力間電圧を抵抗分割した電圧と接地
に対する自己の出力電圧を抵抗分割した電圧とを入力し
てのこぎり波電圧を生成する充電用コンデンサの電荷を
リセットするトランジスタのゲートをオン・オフするコ
ンパレータとを有することを特徴とするのこぎり波発振
回路。 - 【請求項2】 前記トランジスタの最低ドレイン・ソー
ス間電圧をVDSとし、前記第1のコンパレータの基準電
圧をV3とすると、V3〉VDSとなるようにV3を設
定することを特徴とする請求項1記載ののこぎり波発振
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4197985A JPH0645884A (ja) | 1992-07-24 | 1992-07-24 | のこぎり波発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4197985A JPH0645884A (ja) | 1992-07-24 | 1992-07-24 | のこぎり波発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0645884A true JPH0645884A (ja) | 1994-02-18 |
Family
ID=16383597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4197985A Withdrawn JPH0645884A (ja) | 1992-07-24 | 1992-07-24 | のこぎり波発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0645884A (ja) |
-
1992
- 1992-07-24 JP JP4197985A patent/JPH0645884A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7355461B2 (en) | Waveform generating circuit and spread spectrum clock generator | |
JP3982342B2 (ja) | D級増幅器における三角波生成回路および該三角波生成回路を用いたd級増幅器 | |
US6392494B2 (en) | Frequency comparator and clock regenerating device using the same | |
US6885177B2 (en) | Switching regulator and slope correcting circuit | |
JPH06351229A (ja) | 出力電圧安定化機能付チャージポンプ式昇圧回路 | |
US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
US8570083B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
JP4211465B2 (ja) | パルス幅変調回路 | |
JPH0785650B2 (ja) | スイッチングコンバータ | |
KR20050075427A (ko) | Pwm 발생기 | |
JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びdc/dcコンバータ | |
JPH0645884A (ja) | のこぎり波発振回路 | |
JP3697678B2 (ja) | V/f変換回路 | |
JP2897706B2 (ja) | 基準電圧発生回路 | |
JPH0923640A (ja) | Dc/dcコンバータのパルス幅変調回路 | |
KR100960799B1 (ko) | 지터링 방식의 발진기 | |
EP4227756A1 (en) | Linear voltage regulator | |
JPH02111255A (ja) | 安定化したループ利得を有するスイッチング電圧調整器 | |
JPH0260089B2 (ja) | ||
JPH05338257A (ja) | Pwm信号発生装置 | |
JP3633540B2 (ja) | 降圧コンバータおよび降圧コンバータのfet駆動方法 | |
KR940006089Y1 (ko) | 톱니파 발생회로 | |
JPH04301904A (ja) | パルスカウント型fm検波回路 | |
JPH1041791A (ja) | 三角波信号発生回路 | |
JPH0421393A (ja) | Pwm制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |