JPH0645884A - のこぎり波発振回路 - Google Patents
のこぎり波発振回路Info
- Publication number
- JPH0645884A JPH0645884A JP4197985A JP19798592A JPH0645884A JP H0645884 A JPH0645884 A JP H0645884A JP 4197985 A JP4197985 A JP 4197985A JP 19798592 A JP19798592 A JP 19798592A JP H0645884 A JPH0645884 A JP H0645884A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- comparator
- saw tooth
- sawtooth wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Pulse Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】のこぎり波発振回路で波形の立ち下がりの時間
をできるだけ短くし、かつ、波形のロウレベルが変動し
ないようにする。 【構成】のこぎり波出力のロウレベルを検出する第１の
コンパレータ６と、のこぎり波出力のハイレベルを検出
する第２のコンパレータ５と、前記第１および第２のコ
ンパレータ出力間電圧を抵抗分割（Ｒ２９７，Ｒ２９
８）した電圧と接地に対する自己の出力電圧を抵抗分割
（Ｒ２９９，Ｒ３００）した電圧とを入力してのこぎり
波電圧を生成する充電用コンデンサ２の電荷をリセット
するトランジスタ３のゲートをオン・オフするコンパレ
ータ７とを有する。
をできるだけ短くし、かつ、波形のロウレベルが変動し
ないようにする。 【構成】のこぎり波出力のロウレベルを検出する第１の
コンパレータ６と、のこぎり波出力のハイレベルを検出
する第２のコンパレータ５と、前記第１および第２のコ
ンパレータ出力間電圧を抵抗分割（Ｒ２９７，Ｒ２９
８）した電圧と接地に対する自己の出力電圧を抵抗分割
（Ｒ２９９，Ｒ３００）した電圧とを入力してのこぎり
波電圧を生成する充電用コンデンサ２の電荷をリセット
するトランジスタ３のゲートをオン・オフするコンパレ
ータ７とを有する。
Description
【０００１】
【産業上の利用分野】本発明はのこぎり波発振回路に関
する。
する。
【０００２】
【従来の技術】従来ののこぎり波発振回路は図３に示す
ように、ＭＯＳＦＥＴ入力型のＯＰアンプＯＰ１，ＯＰ
２を用いた低周波発振器であり、ＯＰ１，ＯＰ２は電圧
電流変換回路である。ＯＰ３はワンショットマルチの機
能を備えたリセット信号発生回路である。
ように、ＭＯＳＦＥＴ入力型のＯＰアンプＯＰ１，ＯＰ
２を用いた低周波発振器であり、ＯＰ１，ＯＰ２は電圧
電流変換回路である。ＯＰ３はワンショットマルチの機
能を備えたリセット信号発生回路である。
【０００３】次に従来例の動作を説明する。ＯＰ１はボ
ルテージ・フォロワで、ＯＰ１の入力ゲート・リーク電
流は少ないので高い入力インピーダンスを得ることがで
きる。ＯＰ２は同相加算器でＯＰ１の出力電圧に一定の
電圧ＶＳを加算する。したがってＲ５に流れる電流ＩＳ
はＣ１を定電流でチャージ・アップする。ＶＲ１により
ＶＳにセットし、ＶＲ２によってＶｉをセットしておけ
ば、Ｃ１がＶｉまでチャージ・アップされたときＯＰ３
が反転し、Ｃ１をリセットし、このときＯＰ１の出力周
波数が所定周波数となる。Ｑ１はＣ１のリセット用であ
る。
ルテージ・フォロワで、ＯＰ１の入力ゲート・リーク電
流は少ないので高い入力インピーダンスを得ることがで
きる。ＯＰ２は同相加算器でＯＰ１の出力電圧に一定の
電圧ＶＳを加算する。したがってＲ５に流れる電流ＩＳ
はＣ１を定電流でチャージ・アップする。ＶＲ１により
ＶＳにセットし、ＶＲ２によってＶｉをセットしておけ
ば、Ｃ１がＶｉまでチャージ・アップされたときＯＰ３
が反転し、Ｃ１をリセットし、このときＯＰ１の出力周
波数が所定周波数となる。Ｑ１はＣ１のリセット用であ
る。
【０００４】ここでＯＰ３の動作を説明する。ｅ01がＶ
ｔより低いときには、ＯＰ３の出力はハイレベルにあ
り、端子５電圧はほぼ−１５Ｖとなっているため、Ｃ２
は約３０Ｖにチャージ・アップされる。積分が進みｅ０
１がＶｔと等しくなった瞬間、ＯＰ３の出力はローレベ
ルに反転し、Ｑ１のゲート電圧を−１５Ｖにバイアス
し、Ｃ１をリセットする。このときＣ２のの片側は−４
５Ｖまで下がるが、Ｑ１が逆バイアスとなるだけであ
る。ＯＰ３の端子５に、いままでアイドリング電流を供
給していたＲ６からの電流は、Ｃ２のチャージ・アップ
に使われ、ＯＰ３は動作を停止している。しかしＱ１ゲ
ートはＲ７により−１５Ｖにバイアスされるので、Ｃ１
はリセットされ続ける。Ｃ２にＲ６から充分なチャージ
・アップ電流が流れ、端子５に再びアイドリング電流が
供給される。ＯＰ３の動作が回復したときは、Ｃ１が充
分にリセットされ、再びコンパレータの出力はハイレベ
ルとなる。このようにＯＰ３はコンパレータ兼ワンショ
ット・マルチの機能を備えており、リセット信号の発生
用とし使用される。Ｒ６およびＣ２を適当に選べば、リ
セット時間を数ｍＳから数Ｓｅｃの間で可変できる。
ｔより低いときには、ＯＰ３の出力はハイレベルにあ
り、端子５電圧はほぼ−１５Ｖとなっているため、Ｃ２
は約３０Ｖにチャージ・アップされる。積分が進みｅ０
１がＶｔと等しくなった瞬間、ＯＰ３の出力はローレベ
ルに反転し、Ｑ１のゲート電圧を−１５Ｖにバイアス
し、Ｃ１をリセットする。このときＣ２のの片側は−４
５Ｖまで下がるが、Ｑ１が逆バイアスとなるだけであ
る。ＯＰ３の端子５に、いままでアイドリング電流を供
給していたＲ６からの電流は、Ｃ２のチャージ・アップ
に使われ、ＯＰ３は動作を停止している。しかしＱ１ゲ
ートはＲ７により−１５Ｖにバイアスされるので、Ｃ１
はリセットされ続ける。Ｃ２にＲ６から充分なチャージ
・アップ電流が流れ、端子５に再びアイドリング電流が
供給される。ＯＰ３の動作が回復したときは、Ｃ１が充
分にリセットされ、再びコンパレータの出力はハイレベ
ルとなる。このようにＯＰ３はコンパレータ兼ワンショ
ット・マルチの機能を備えており、リセット信号の発生
用とし使用される。Ｒ６およびＣ２を適当に選べば、リ
セット時間を数ｍＳから数Ｓｅｃの間で可変できる。
【０００５】
【発明が解決しようとする課題】この従来ののこぎり波
発信回路は次に延べる２つの欠点を有する。
発信回路は次に延べる２つの欠点を有する。
【０００６】（１）Ｑ１オン時にＣ１の電荷がＲ８とＱ
１に流れる電流で放電し切れるように、リセット信号の
パルス幅は十分長くしておく必要がある。（図４（ａ）
参照）。リセット（Ｑ１がオン）の期間はのこぎり波出
力はＯｖであるから例えばこののこぎり波出力をＰＷＭ
変調回路のキャリアとして用いると図４（ｂ）に示すよ
うに、それだけＰＷＭ出力パルスのデューティが変調信
号に対しリニアでなくなる。
１に流れる電流で放電し切れるように、リセット信号の
パルス幅は十分長くしておく必要がある。（図４（ａ）
参照）。リセット（Ｑ１がオン）の期間はのこぎり波出
力はＯｖであるから例えばこののこぎり波出力をＰＷＭ
変調回路のキャリアとして用いると図４（ｂ）に示すよ
うに、それだけＰＷＭ出力パルスのデューティが変調信
号に対しリニアでなくなる。
【０００７】（２）Ｑ１のＶＤＳ（オン）があるので、
のこぎり波出力は、リセット時に完全にはＯｖにはおち
ない（図４（ａ）参照）。のこぎり波出力のロウレベル
が不確定なのこぎり波をＰＷＭ変調回路のキャリアに用
いたときには、図４（ｂ）に示すように、小さな変調信
号に対しＰＷＭ出力パルスのデューティｘ％が変動す
る。すなわち変調が歪むことになる。
のこぎり波出力は、リセット時に完全にはＯｖにはおち
ない（図４（ａ）参照）。のこぎり波出力のロウレベル
が不確定なのこぎり波をＰＷＭ変調回路のキャリアに用
いたときには、図４（ｂ）に示すように、小さな変調信
号に対しＰＷＭ出力パルスのデューティｘ％が変動す
る。すなわち変調が歪むことになる。
【０００８】本発明の目的は前述の（１）および（２）
の課題を解決するために、リセットに要する時間をでき
るだけ短かくし、かつ、のこぎり波のロウレベルを安定
化したのこぎり波発振回路を提供することにある。
の課題を解決するために、リセットに要する時間をでき
るだけ短かくし、かつ、のこぎり波のロウレベルを安定
化したのこぎり波発振回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明ののこぎり波発振
回路では、のこぎり波出力のロウレベルを検出する第１
のコンパレータと、前記のこぎり波出力のハイレベルを
検出する第２のコンパレータと、前記第１および第２の
コンパレータ出力間電圧を抵抗分割した電圧と接地に対
する自己の出力電圧を抵抗分割した電圧とを入力しての
こぎり波電圧を生成する充電用コンデンサの電荷をリセ
ットするトランジスタのゲートをオン・オフするコンパ
レータとを有する。
回路では、のこぎり波出力のロウレベルを検出する第１
のコンパレータと、前記のこぎり波出力のハイレベルを
検出する第２のコンパレータと、前記第１および第２の
コンパレータ出力間電圧を抵抗分割した電圧と接地に対
する自己の出力電圧を抵抗分割した電圧とを入力しての
こぎり波電圧を生成する充電用コンデンサの電荷をリセ
ットするトランジスタのゲートをオン・オフするコンパ
レータとを有する。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図、図２は本実施例
を説明するタイムチャートである。
る。図１は本発明の一実施例の回路図、図２は本実施例
を説明するタイムチャートである。
【００１１】次に図１の実施例は、同相加算回路１、充
電用コンデンサ２、リセット用トランジスタ３、バッフ
ァ４、のこぎり波のＨレベル用のコンパレータ５、のこ
ぎり波のＬレベル用のコンパレータ６、Ｑ１１のオンオ
フ用のコンパレータ７が構成される。さらにこの構成内
の回路としてＩＣ２７はのこぎり波出力Ｖｏｕｔに定電
圧を加算する同相加算回路である。Ｒ２６９＝Ｒ２７
０，Ｒ２６１＝Ｒ２６８としてＩＣ２７（６）の電圧Ｖ
はＶ＝Ｖｏｕｔ＋Ｖ１であるから、Ｒ２７５の両端の電
位差はＶ１で一定であり流れる電流も一定で、Ｑ１１が
オフの時Ｃ９５の電位は一定の傾斜で上昇する。ＩＣ２
８はＣ９５の電荷を他の回路から分離するためのバッフ
ァである。
電用コンデンサ２、リセット用トランジスタ３、バッフ
ァ４、のこぎり波のＨレベル用のコンパレータ５、のこ
ぎり波のＬレベル用のコンパレータ６、Ｑ１１のオンオ
フ用のコンパレータ７が構成される。さらにこの構成内
の回路としてＩＣ２７はのこぎり波出力Ｖｏｕｔに定電
圧を加算する同相加算回路である。Ｒ２６９＝Ｒ２７
０，Ｒ２６１＝Ｒ２６８としてＩＣ２７（６）の電圧Ｖ
はＶ＝Ｖｏｕｔ＋Ｖ１であるから、Ｒ２７５の両端の電
位差はＶ１で一定であり流れる電流も一定で、Ｑ１１が
オフの時Ｃ９５の電位は一定の傾斜で上昇する。ＩＣ２
８はＣ９５の電荷を他の回路から分離するためのバッフ
ァである。
【００１２】次に本実施例の動作を図１，図２により説
明する。今、図２（ａ）に示すようにＣ９５が充電され
Ｖｏｕｔがしだいに増加しＶ２に達するとＩＣ２９
（ｂ）出力は急峻にＶＯＨ（約＋１０Ｖ）からＶＯＬ
（約−１０Ｖ）に変化する（図２（ｂ）参照）。一方Ｉ
Ｃ３０（ｂ）出力は充電の間ＶＯＬであり、Ｒ２９７＝
Ｒ２９８とするとＩＣ３１（３）入力はＯＶ→ＶＯＬに
変化する。Ｒ２９９＝Ｒ３００とすると図２（ｄ），
（ｅ）に示すように、ＩＣ３１（３）入力はこれまでＶ
ＯＬ／２であったが、ＩＣ３１（６）出力がＶＯＬから
ＶＯＨに変化し、ＩＣ３１（２）入力はＶＯＨ／２にな
る。ＩＣ３１（６）出力がＶＯＨになるため、Ｑ１１が
オンとなり、Ｃ９５は放電し、Ｖｏｕｔは図２（ａ）に
示すように急峻に減少する。ＩＣ２９（２）入力のＶｏ
ｕｔはすぐにＶ２よりも小さくなり、ＩＣ２９（６）出
力はＶＯＬからＶＯＨに変化しＩＣ３１（３）入力はＶ
ＯＬ→Ｏｖに変化するが、ＩＣ３１（２）入力がＶＯＨ
／２であるからＩＣ３１（６）出力は図２（ｅ）に示す
ように、ＶＯＨのままである。この間Ｑ１１はオンであ
りＶｏｕｔはさらに下降しＶ３よりも小さくなると、Ｉ
Ｃ３０（６）出力がＶＯＬからＶＯＨに変化する。図２
（ｄ）に示すように、ＩＣ３１（３）入力がＯからＶＯ
Ｈに変化するとＩＣ３１（６）出力は図２（ｅ）に示す
ように、ＶＯＨからＶＯＬにかわり、Ｑ１１はオフとな
り、Ｃ９５は再びＲ２７５から流れ込む電流によって充
電される。ＶｏｕｔはすぐにＶ３よりも大きくなり、Ｉ
Ｃ３０（６）出力はＶＯＨからＶＯＬに変わるが、ＩＣ
３１（２）入力がＶＯＬ／２になるからＩＣ３１（６）
出力はＶＯＬのままである。以上の動作を繰り返し、Ｖ
ｏｕｔはＶ３からＶＤへの充電、Ｖ２からＶ３へのリセ
ット、再びＶ３からＶ２への充電をくり返しのこぎり波
が発生する。
明する。今、図２（ａ）に示すようにＣ９５が充電され
Ｖｏｕｔがしだいに増加しＶ２に達するとＩＣ２９
（ｂ）出力は急峻にＶＯＨ（約＋１０Ｖ）からＶＯＬ
（約−１０Ｖ）に変化する（図２（ｂ）参照）。一方Ｉ
Ｃ３０（ｂ）出力は充電の間ＶＯＬであり、Ｒ２９７＝
Ｒ２９８とするとＩＣ３１（３）入力はＯＶ→ＶＯＬに
変化する。Ｒ２９９＝Ｒ３００とすると図２（ｄ），
（ｅ）に示すように、ＩＣ３１（３）入力はこれまでＶ
ＯＬ／２であったが、ＩＣ３１（６）出力がＶＯＬから
ＶＯＨに変化し、ＩＣ３１（２）入力はＶＯＨ／２にな
る。ＩＣ３１（６）出力がＶＯＨになるため、Ｑ１１が
オンとなり、Ｃ９５は放電し、Ｖｏｕｔは図２（ａ）に
示すように急峻に減少する。ＩＣ２９（２）入力のＶｏ
ｕｔはすぐにＶ２よりも小さくなり、ＩＣ２９（６）出
力はＶＯＬからＶＯＨに変化しＩＣ３１（３）入力はＶ
ＯＬ→Ｏｖに変化するが、ＩＣ３１（２）入力がＶＯＨ
／２であるからＩＣ３１（６）出力は図２（ｅ）に示す
ように、ＶＯＨのままである。この間Ｑ１１はオンであ
りＶｏｕｔはさらに下降しＶ３よりも小さくなると、Ｉ
Ｃ３０（６）出力がＶＯＬからＶＯＨに変化する。図２
（ｄ）に示すように、ＩＣ３１（３）入力がＯからＶＯ
Ｈに変化するとＩＣ３１（６）出力は図２（ｅ）に示す
ように、ＶＯＨからＶＯＬにかわり、Ｑ１１はオフとな
り、Ｃ９５は再びＲ２７５から流れ込む電流によって充
電される。ＶｏｕｔはすぐにＶ３よりも大きくなり、Ｉ
Ｃ３０（６）出力はＶＯＨからＶＯＬに変わるが、ＩＣ
３１（２）入力がＶＯＬ／２になるからＩＣ３１（６）
出力はＶＯＬのままである。以上の動作を繰り返し、Ｖ
ｏｕｔはＶ３からＶＤへの充電、Ｖ２からＶ３へのリセ
ット、再びＶ３からＶ２への充電をくり返しのこぎり波
が発生する。
【００１３】
【発明の効果】以上説明したように本発明はのこぎり波
のＨレベル用およびＬレベル用コンパレータ，出力バッ
ファを備えることにより、リセット時にＶｏｕｔがＶ３
になればただちにリセットは終了するので、リセットに
要する時間が最小限とすることができる。また、のこぎ
り波出力ＶｏｕｔのＬレベルは、Ｖ３であってリセット
用トランジスタＱ１１のＶＤＳの影響を受けないという
効果がある。したがって、ＤＣブラシレスモータ駆動回
路インバータ部のＰＷＭ変調回路のキャリア信号として
利用した場合でも、変調信号に対するＰＷＭ出力パルス
のデューティのリニアリティ及び安定性が良くなる効果
がある。なお、サーボ系が、平衡状態にあるときに、Ｐ
ＷＭ出力パルスのデューティが変動すれば外乱として駆
動部を振動させるので、これを抑えることができる。
のＨレベル用およびＬレベル用コンパレータ，出力バッ
ファを備えることにより、リセット時にＶｏｕｔがＶ３
になればただちにリセットは終了するので、リセットに
要する時間が最小限とすることができる。また、のこぎ
り波出力ＶｏｕｔのＬレベルは、Ｖ３であってリセット
用トランジスタＱ１１のＶＤＳの影響を受けないという
効果がある。したがって、ＤＣブラシレスモータ駆動回
路インバータ部のＰＷＭ変調回路のキャリア信号として
利用した場合でも、変調信号に対するＰＷＭ出力パルス
のデューティのリニアリティ及び安定性が良くなる効果
がある。なお、サーボ系が、平衡状態にあるときに、Ｐ
ＷＭ出力パルスのデューティが変動すれば外乱として駆
動部を振動させるので、これを抑えることができる。
【図１】本発明の一実施例の回路図である。
【図２】本実施例の信号波形およびタイムチャートの説
明図である。
明図である。
【図３】従来ののこぎり波発振回路の回路図である。
【図４】従来例の説明図である。
１ 同相加算回路 ２ 充電用コンデンサ ３ リセット用トランジスタ ４ バッファ ５，６，７ コンパレータ
Claims (2)
- 【請求項１】 のこぎり波出力のロウレベルを検出する
第１のコンパレータと、前記のこぎり波出力のハイレベ
ルを検出する第２のコンパレータと、前記第１および第
２のコンパレータ出力間電圧を抵抗分割した電圧と接地
に対する自己の出力電圧を抵抗分割した電圧とを入力し
てのこぎり波電圧を生成する充電用コンデンサの電荷を
リセットするトランジスタのゲートをオン・オフするコ
ンパレータとを有することを特徴とするのこぎり波発振
回路。 - 【請求項２】 前記トランジスタの最低ドレイン・ソー
ス間電圧をＶDSとし、前記第１のコンパレータの基準電
圧をＶ３とすると、Ｖ３〉ＶＤＳとなるようにＶ３を設
定することを特徴とする請求項１記載ののこぎり波発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197985A JPH0645884A (ja) | 1992-07-24 | 1992-07-24 | のこぎり波発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197985A JPH0645884A (ja) | 1992-07-24 | 1992-07-24 | のこぎり波発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645884A true JPH0645884A (ja) | 1994-02-18 |
Family
ID=16383597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197985A Withdrawn JPH0645884A (ja) | 1992-07-24 | 1992-07-24 | のこぎり波発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645884A (ja) |
-
1992
- 1992-07-24 JP JP4197985A patent/JPH0645884A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7355461B2 (en) | Waveform generating circuit and spread spectrum clock generator | |
| JP3982342B2 (ja) | Ｄ級増幅器における三角波生成回路および該三角波生成回路を用いたｄ級増幅器 | |
| US6392494B2 (en) | Frequency comparator and clock regenerating device using the same | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| JPH06351229A (ja) | 出力電圧安定化機能付チャージポンプ式昇圧回路 | |
| US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
| US8570083B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
| JP4211465B2 (ja) | パルス幅変調回路 | |
| JPH0785650B2 (ja) | スイッチングコンバータ | |
| KR20050075427A (ko) | Ｐｗｍ 발생기 | |
| JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| JPH0645884A (ja) | のこぎり波発振回路 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JP2897706B2 (ja) | 基準電圧発生回路 | |
| JPH0923640A (ja) | Ｄｃ／ｄｃコンバータのパルス幅変調回路 | |
| KR100960799B1 (ko) | 지터링 방식의 발진기 | |
| EP4227756A1 (en) | Linear voltage regulator | |
| JPH02111255A (ja) | 安定化したループ利得を有するスイッチング電圧調整器 | |
| JPH0260089B2 (ja) | ||
| JPH05338257A (ja) | Ｐｗｍ信号発生装置 | |
| JP3633540B2 (ja) | 降圧コンバータおよび降圧コンバータのｆｅｔ駆動方法 | |
| KR940006089Y1 (ko) | 톱니파 발생회로 | |
| JPH04301904A (ja) | パルスカウント型ｆｍ検波回路 | |
| JPH1041791A (ja) | 三角波信号発生回路 | |
| JPH0421393A (ja) | Ｐｗｍ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |