JPH0643219A - Semiconductor device and its inspecting method - Google Patents
Semiconductor device and its inspecting methodInfo
- Publication number
- JPH0643219A JPH0643219A JP4125644A JP12564492A JPH0643219A JP H0643219 A JPH0643219 A JP H0643219A JP 4125644 A JP4125644 A JP 4125644A JP 12564492 A JP12564492 A JP 12564492A JP H0643219 A JPH0643219 A JP H0643219A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- chip
- pad
- substrate
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、マルチチップ・モジ
ュール（Multichip Module：ＭＣＭ）と呼ばれる半導体
装置における、ＩＣを搭載する配線基板（以下、ベース
基板と称す）の改良に関し、特に、その検査の簡略化を
達成できるようにしたもの、およびその検査方法に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a wiring board (hereinafter referred to as a base board) on which an IC is mounted in a semiconductor device called a multichip module (MCM), and more particularly, to an inspection of the same. The present invention relates to a device capable of achieving simplification and an inspection method thereof.
【０００２】[0002]
【従来の技術】マルチチップ・モジュールは同一のパッ
ケージの中にベアチップ、即ちパッケージングしない状
態のＩＣチップをリードフレーム（プラスチックパッケ
ージの場合）やベース基板（セラミックパッケージの場
合）に複数搭載して直接実装するものであり、チップ自
体のパッケージが不要となるためインダクタンスとキャ
パシタンスが低減する。同時にその実装密度も向上する
ので、チップ間の配線が短くなり信号の伝搬遅延時間も
短くなる。従って、マルチチップ・モジュールを使用す
ることにより、ＣＰＵモジュールではボード実装方式で
は不可能であった１００ＭＨｚ程度での動作も可能にな
るといわれている。2. Description of the Related Art In a multi-chip module, bare chips, that is, unpackaged IC chips, are mounted directly on a lead frame (in the case of a plastic package) or a base substrate (in the case of a ceramic package) in the same package. Since it is mounted, the package of the chip itself is not required, so the inductance and capacitance are reduced. At the same time, the packaging density is improved, so that the wiring between chips is shortened and the signal propagation delay time is also shortened. Therefore, it is said that the use of the multi-chip module enables the CPU module to operate at about 100 MHz, which is not possible with the board mounting method.
【０００３】なお、ワークステーションのＣＰＵモジュ
ール等、高信頼性が要求されたり発熱対策を施す必要が
ある分野では、セラミックパッケージを使用するのが一
般的であり、低価格を意図した分野ではプラスチックパ
ッケージを使用するのが一般的である。It should be noted that ceramic packages are generally used in fields requiring high reliability such as CPU modules of workstations and measures against heat generation, and plastic packages are used in fields intended for low cost. Is generally used.
【０００４】図１１はセラミックパッケージを使用する
マルチチップ・モジュールの一般的な構成を示す図であ
る。FIG. 11 is a diagram showing a general structure of a multi-chip module using a ceramic package.
【０００５】この図１１に示すように、マルチチップ・
モジュールは複数のＩＣチップ３とこれを搭載する配線
基板であるベース基板２およびこのベース基板をそのキ
ャビティ部（凹部）１ａに収容するパッケージ１より構
成されている。ＩＣチップ３とベース基板２間の接続に
はＡｌワイヤ４等によるワイヤーボンディングやフリッ
プチップ等の実装方式が用いられる。As shown in FIG. 11, the multi-chip
The module is composed of a plurality of IC chips 3, a base substrate 2 which is a wiring substrate on which the IC chips 3 are mounted, and a package 1 which accommodates the base substrate in its cavity (recess) 1a. For the connection between the IC chip 3 and the base substrate 2, a wire bonding method using an Al wire 4 or the like, or a mounting method such as a flip chip method is used.
【０００６】図１２はベース基板５のパターンの一例を
示す。このベース基板のパターンは、ベース基板２とパ
ッケージ１間の接続用ボンディングパッド６と、ＩＣ３
とベース基板２との間の接続用ボンディングパッド８
と、これらのパッド間を接続する配線パターン９とで構
成されている。FIG. 12 shows an example of the pattern of the base substrate 5. The pattern of the base substrate is the bonding pad 6 for connection between the base substrate 2 and the package 1 and the IC 3
Bonding pad 8 for connection between the substrate and the base substrate 2
And a wiring pattern 9 connecting these pads.
【０００７】ベース基板２の配線は、図１２にその一例
を示すようにベース基板２の基板５上に、ベース基板２
−パッケージ１間用ボンディングパッド（以下、Ａパッ
ドと称す）６とベース基板２−ＩＣ３間用ボンディング
パッド（以下、Ｂパッドと称す）８との間の配線がなさ
れている。また、この図１２に１０としてその例を示す
ように、Ａパッド間，Ｂパッド間および各々複数パッド
間等の配線もある。The wiring of the base substrate 2 is formed on the substrate 5 of the base substrate 2 as shown in FIG.
Wiring is provided between the bonding pad 6 between packages 1 (hereinafter referred to as A pad) 6 and the bonding pad between base substrate 2 and IC 3 (hereinafter referred to as B pad) 8. In addition, as shown as an example in FIG. 12 as 10, there are wirings between the A pads, between the B pads, and between the plurality of pads.
【０００８】そしてそのＩＣ３の搭載位置を図１２に破
線７にて示している。ワイヤーボンディング方式による
実装を行った場合、ボンディングパッド６とパッケージ
１のインナーリード，ボンディングパッド８とＩＣ３の
ボンディングパッドとが各々接続される。The mounting position of the IC 3 is shown by a broken line 7 in FIG. When mounting is performed by the wire bonding method, the bonding pad 6 is connected to the inner lead of the package 1, and the bonding pad 8 is connected to the bonding pad of the IC 3.
【０００９】次に、このベース基板２の断面構造の一例
を図１３に示す。ベース基板はシリコン、セラミック等
からなる基板本体１１上にＳｉＯ2 ，Ｓｉ3 Ｎ4 ，ポリ
イミド等をその材質とする絶縁膜１２を形成し、その上
に配線膜およびパターン形成を行い、Ａｌ、Ｃｕ、Ｃｒ
等の第１配線層１３を形成する。さらに、ポリイミドや
ＳｉＯ2 等からなる層間絶縁膜１４の形成をコンタクト
ホールとともに行い、以下同様にして、配線層，層間絶
縁膜を交互に複数層形成し、最後に保護層１８の形成を
ボンディングパッドの開口とともに行う。Next, an example of the cross-sectional structure of the base substrate 2 is shown in FIG. As the base substrate, an insulating film 12 made of SiO 2 , Si 3 N 4 , polyimide or the like is formed on a substrate body 11 made of silicon, ceramics or the like, and a wiring film and a pattern are formed on the insulating film 12 to form Al, Cu. , Cr
Etc., the first wiring layer 13 is formed. Further, the interlayer insulating film 14 made of polyimide, SiO 2 or the like is formed together with the contact holes, and thereafter, a plurality of wiring layers and interlayer insulating films are alternately formed, and finally the protective layer 18 is formed by the bonding pad. With the opening.
【００１０】そして完成したベース基板５を検査する
際、従来は、図１４に示すように、各配線の断線、およ
び配線間のショートを検出するために、ベース基板−パ
ッケージ間接続用ボンディングパッド（以下、Ａパッド
と称す）４１およびベース基板−ＩＣチップ接続間用ボ
ンディングパッド（以下、Ｂパッドと称す）４２の両者
にプローブカードの針４３，４４等を接触させ、電気検
査を行っていた。When inspecting the completed base substrate 5, conventionally, as shown in FIG. 14, in order to detect disconnection of each wiring and a short circuit between the wirings, a bonding pad for connecting the base substrate and the package ( Hereinafter, both the A-pad 41 and the base substrate-IC chip connection bonding pad (hereinafter, B-pad) 42 were brought into contact with the needles 43 and 44 of the probe card to perform the electrical inspection.
【００１１】[0011]
【発明が解決しようとする課題】従来のマルチチップ・
モジュールのベース基板は以上のように構成されてお
り、ベース基板内の配線の検査を行う際、ベース基板−
パッケージ間接続用ボンディングパッド（Ａパッド）お
よびベース基板−ＩＣチップ間接続用ボンディングパッ
ド（Ｂパッド）の両者にプローブカードの針を接触させ
て電気検査を行う必要があった。[Problems to be Solved by the Invention]
The base board of the module is configured as described above, and when inspecting the wiring in the base board, the base board-
It was necessary to bring the needle of the probe card into contact with both the bonding pad (A pad) for connecting the packages and the bonding pad (B pad) for connecting the base substrate and the IC chip to perform the electrical inspection.
【００１２】これにより、プローブカードは多ピンとな
り、非常に高価なものとなっていた。また、検査の際、
ボンディングパッドに異物が付着している等によりプロ
ーブカードとボンディングパッド間の接触不良の問題の
発生確率が、多ピンであるがゆえに高くなるという問題
があった。As a result, the probe card has a large number of pins and is very expensive. Also, at the time of inspection,
There is a problem that the probability of the problem of poor contact between the probe card and the bonding pad due to foreign matter adhering to the bonding pad increases due to the large number of pins.
【００１３】また、プローブカードが単に多ピンである
というだけではなく、基板の外周部のＡパッドのみなら
ず基板の内側にもＢパッドが存在するため、プローブカ
ードの作成が困難となっており、この点もプローブカー
ドの価格を押し上げる原因となっていた。In addition to the fact that the probe card has only a large number of pins, not only the A pad on the outer peripheral portion of the substrate but also the B pad on the inside of the substrate are present, which makes it difficult to manufacture the probe card. , This point was also the cause of pushing up the price of the probe card.
【００１４】この発明は、上記のような従来のものの問
題点を解決するためになされたもので、ベース基板２の
電気検査の際、プローブカードのピン数を減少でき、こ
れにより、プローブカードとボンディングパッド間の接
触不良の確率をできるだけ小さくすることができ、しか
もプローブカードを安価に提供可能なマルチチップ・モ
ジュールのベース基板およびその検査方法を得ることを
目的とする。The present invention has been made in order to solve the above-mentioned problems of the conventional one, and the number of pins of the probe card can be reduced at the time of the electrical inspection of the base substrate 2, and thus the probe card and An object of the present invention is to obtain a base substrate of a multi-chip module and a method of inspecting the same, which can minimize the probability of contact failure between bonding pads and can provide a probe card at low cost.
【００１５】[0015]
【課題を解決するための手段】この発明に係るマルチチ
ップ・モジュールのベース基板は、ベース基板上に形成
されるＩＣ搭載用のパッドと所定電位との間に接続され
るダイオードを設けるようにしたものである。The base substrate of the multichip module according to the present invention is provided with a diode connected between a pad for mounting an IC formed on the base substrate and a predetermined potential. It is a thing.
【００１６】また、この発明に係るマルチチップ・モジ
ュールのベース基板は、上記ダイオードを当該ベース基
板に作り込むようにしたものである。Further, the base substrate of the multichip module according to the present invention is such that the diode is built in the base substrate.
【００１７】また、この発明に係るマルチチップ・モジ
ュールのベース基板の検査方法によれば、導通検査用の
ダイオードが設けられたベース基板上に形成されるＩＣ
搭載用のパッドのみにプローブカードを当接させ、単数
もしくは複数個の上記ダイオードに流れる電流値を測定
し、当該測定値をもとにベース基板内の配線の良否を決
定するようにしたものである。Further, according to the method of inspecting a base substrate of a multi-chip module according to the present invention, an IC formed on the base substrate provided with a diode for a continuity inspection.
The probe card is brought into contact with only the mounting pad, the current value flowing through one or more of the above diodes is measured, and the quality of the wiring in the base board is determined based on the measured value. is there.
【００１８】さらにこの発明に係るマルチチップ・モジ
ュールのベース基板の検査方法によれば、導通検査用の
ダイオードが作り込まれたベース基板上に形成されるＩ
Ｃ搭載用のパッドのみにプローブカードを当接させ、単
数もしくは複数個の上記ダイオードに流れる電流値を測
定し、当該測定値をもとにベース基板内の配線の良否を
決定するようにしたものである。Further, according to the method of inspecting the base substrate of the multichip module according to the present invention, I formed on the base substrate in which the diode for the continuity inspection is formed.
A probe card is brought into contact with only the pad for mounting C, the value of the current flowing through one or more of the diodes is measured, and the quality of the wiring in the base substrate is determined based on the measured value. Is.
【００１９】[0019]
【作用】この発明においては、上述のように装置を構成
したことにより、ベース基板をパッケージに接続するた
めのパッドとＩＣ搭載用のパッドとの配線を検査する際
に、ダイオードがＩＣ搭載用のパッドに所定電位を供給
するので、ＩＣ搭載用のパッドにプローブカードの針を
接触させる必要がなくなる。従って、プローブカードの
針を基板外周部のパッドに接触するもののみとすること
ができる。According to the present invention, since the device is constructed as described above, when the wiring between the pad for connecting the base substrate to the package and the pad for mounting the IC is inspected, the diode is mounted on the IC. Since the predetermined potential is supplied to the pad, it is not necessary to bring the probe card needle into contact with the IC mounting pad. Therefore, it is possible to use only the needle of the probe card that comes into contact with the pad on the outer peripheral portion of the substrate.
【００２０】また、この発明においては、上述のように
装置を構成したので、検査機能の付加によるベース基板
の製造コストの上昇を抑えることができる。Further, in the present invention, since the apparatus is configured as described above, it is possible to suppress an increase in the manufacturing cost of the base substrate due to the addition of the inspection function.
【００２１】また、この発明においては、上述のような
方法により、導通検査用のダイオードが設けられたベー
ス基板の検査を行なうので、プローブカードの針を基板
外周部のパッドに接触するもののみとすることができ、
ダイオードに流れる電流の測定結果により、ベース基板
の配線の不良の有無およびその種類を判定できる。Further, according to the present invention, since the base substrate provided with the diode for the continuity test is inspected by the method as described above, only the probe card needle that contacts the pad on the outer peripheral portion of the substrate is used. You can
Whether or not there is a defect in the wiring on the base substrate and its type can be determined from the measurement result of the current flowing through the diode.
【００２２】さらに、この発明においては、上述のよう
な方法により、導通検査用のダイオードが作り込まれた
ベース基板の検査を行なうので、プローブカードの針を
基板外周部のパッドに接触するもののみとすることがで
き、ダイオードに流れる電流の測定結果により、ベース
基板の配線の不良の有無およびその種類を判定できる。Further, according to the present invention, since the base substrate in which the diode for the continuity inspection is formed is inspected by the above-mentioned method, only the probe card having the needle contacting the pad on the outer peripheral portion of the substrate is inspected. It is possible to determine whether or not there is a defect in the wiring of the base substrate and the type thereof, based on the measurement result of the current flowing through the diode.
【００２３】[0023]
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるマルチチップ・
モジュールのベース基板におけるパッドと配線の様子を
模式的に示したものである。図１(a) において、１９は
ベース基板の外周部に形成された、ベース基板２とパッ
ケージ１間を接続するためのボンディングパッド（Ａパ
ッド）、２０はベース基板の内側に形成された、ベース
基板２とＩＣ３間を接続するためのボンディングパッド
（Ｂパッド）、２１はこのＢパッド２０に隣接してこれ
に接続されるようにベース基板２に作り込まれたダイオ
ードであり、他端は接地２２されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a multi-chip circuit according to an embodiment of the present invention
3 schematically shows the state of pads and wiring on the base substrate of the module. In FIG. 1 (a), 19 is a bonding pad (A pad) formed on the outer peripheral portion of the base substrate for connecting between the base substrate 2 and the package 1, and 20 is a base formed inside the base substrate. Bonding pad (B pad) 21 for connecting between the substrate 2 and the IC 3 is a diode built in the base substrate 2 so as to be adjacent to and connected to the B pad 20, and the other end is grounded. It has been 22.
【００２４】また図１(b) は、Ａパッド２３に複数のＢ
パッド２４，２５が接続されている場合における、ダイ
オードの配設状態を示すもので、この場合、ダイオード
２６，２７を各々Ｂパッドに接続し、ダイオードの他端
は接地２８，２９されているFurther, FIG. 1 (b) shows that the A pad 23 has a plurality of Bs.
This shows the arrangement of the diodes when the pads 24 and 25 are connected. In this case, the diodes 26 and 27 are respectively connected to the B pad, and the other ends of the diodes are grounded 28 and 29.
【００２５】また、図１(c) は、Ｂパッド間同士の配線
におけるダイオードの配設状態を示すもので、この場
合、Ｂパッド３０，３１に各々ダイオード３２，３３を
接続し、他端を接地３４，３５し、さらに検査用にＡパ
ッド３６を設ける。FIG. 1C shows the arrangement of diodes in the wiring between the B pads. In this case, the diodes 32 and 33 are connected to the B pads 30 and 31, respectively, and the other ends are Grounds 34 and 35 are provided, and an A pad 36 is provided for inspection.
【００２６】さらに、図１(d) は、Ｂパッド間同士の配
線におけるダイオードの配設状態の他の例を示すもの
で、この場合、複数のＢパッド３７，３８の一つのパッ
ドを検査用パッド３７とし、他のパッドにはダイオード
３９を設け、他端を接地４０している。Further, FIG. 1 (d) shows another example of the arrangement state of the diodes in the wiring between the B pads. In this case, one of the plurality of B pads 37 and 38 is used for inspection. The pad 37 is provided, a diode 39 is provided on the other pad, and the other end is grounded 40.
【００２７】この発明に係るマルチチップ・モジュール
のベース基板２の配線パターンは図１２に示すものと同
様である。The wiring pattern of the base substrate 2 of the multichip module according to the present invention is the same as that shown in FIG.
【００２８】本発明の配線の実施例は図１(a) 〜図１
(d) に示す通りである。また、図９に示すように、接地
ではなく、電源１０２にダイオード７０を接続すること
によっても同様の効果を得ることができる。An embodiment of the wiring of the present invention is shown in FIGS.
It is as shown in (d). Further, as shown in FIG. 9, the same effect can be obtained by connecting the diode 70 to the power supply 102 instead of grounding.
【００２９】以下、このダイオードをベース基板に作り
込む例を説明する。An example of incorporating this diode into the base substrate will be described below.
【００３０】（例１）Ｐ形Ｓｉウエハをベース基板と
し、図１(a) に相当する図６に示す回路を付加した場合
の断面図を図７に示す。そのプロセスフローは以下の通
りである。まず、Ｐ形Ｓｉウエハ上に酸化膜を形成し、
その上にレジストを塗布し、これを露光し、現像して、
Ｎ+ 領域に相当する部分に開口を形成し、その底面の酸
化膜をエッチングし、ＰまたはＡｓによるＮ型イオン注
入を行なって、レジストを剥離し、拡散を行なうことに
よりＮ+ 領域を形成できる。(Example 1) FIG. 7 shows a sectional view in the case where a P-type Si wafer is used as a base substrate and the circuit shown in FIG. 6 corresponding to FIG. 1A is added. The process flow is as follows. First, an oxide film is formed on a P-type Si wafer,
Apply resist on it, expose it, develop it,
Forming an opening in a portion corresponding to the N + region, etching the oxide film on the bottom surface, by performing N-type ion implantation by P or As, the resist is removed to form a N + region by performing spreading .
【００３１】そしてこれ以降は既述の通常のベース基板
のプロセスフローと同様となる。この場合、図６におけ
る接地１００は基板裏面となる。After that, the process flow is the same as the above-described normal base substrate process flow. In this case, the ground 100 in FIG. 6 is the back surface of the substrate.
【００３２】（例２）Ｎ形Ｓｉウエハをベース基板と
し、図６に示す回路を付加した場合の断面図を図８に示
す。そのプロセスフローは以下の通りである。(Example 2) FIG. 8 is a sectional view when an N-type Si wafer is used as a base substrate and the circuit shown in FIG. 6 is added. The process flow is as follows.
【００３３】まず、Ｎ形Ｓｉウエハに酸化膜を形成し、
その上にレジストを塗布し、これを露光し、現像して、
Ｐ型領域に相当する部分に開口を形成し、その底面の酸
化膜をエッチングし、ボロンによるＰ型不純物を注入
し、レジストを剥離して拡散を行ない、Ｐ型領域上に酸
化膜を同時に形成する。次に、その上にレジストを塗布
し、これを露光し、現像して、Ｎ+ 領域に相当する部分
に開口を形成し、その底面の酸化膜をエッチングし、Ｎ
+ 領域を形成すべくＰまたはＡｓによるＮ型のイオン注
入を行なう。その後、レジスト剥離を行ない、再度レジ
スト塗布を行なって、露光，現像し、Ｐ+ 領域に相当す
る部分に開口を形成し、その底面の酸化膜をエッチング
し、Ｐ+ 領域を形成すべくボロンによるＰ型イオンを注
入し、レジストを剥離し、拡散を行なってＮ+ 領域およ
びＰ+ 領域を同時に形成する。その後、酸化膜を形成
し、レジストを塗布し、露光，現像を行なってＮ+ 領域
およびＰ+ 領域上の酸化膜をエッチング除去し、レジス
トの剥離を行なう。First, an oxide film is formed on an N-type Si wafer,
Apply resist on it, expose it, develop it,
An opening is formed in a portion corresponding to the P-type region, the oxide film on the bottom surface thereof is etched, P-type impurities of boron are injected, the resist is stripped and diffused, and an oxide film is simultaneously formed on the P-type region. To do. Next, a resist is applied on it, and this is exposed and developed to form an opening in a portion corresponding to the N + region, and the oxide film on the bottom surface thereof is etched to form N.
N-type ion implantation with P or As is performed to form a + region. After that, the resist is stripped, the resist is applied again, exposed and developed, an opening is formed in a portion corresponding to the P + region, the oxide film on the bottom surface is etched, and boron is used to form the P + region. P-type ions are implanted, the resist is peeled off, and diffusion is performed to simultaneously form an N + region and a P + region. After that, an oxide film is formed, a resist is applied, exposure and development are performed to remove the oxide film on the N + region and the P + region by etching, and the resist is peeled off.
【００３４】これ以降は通常のベース基板のプロセスフ
ローと同様である。この場合、図６における接地１００
は図８における１０１となる。From this point onward, the process flow is the same as that of a normal base substrate. In this case, the ground 100 in FIG.
Is 101 in FIG.
【００３５】（例３）Ｎ形Ｓｉウエハをベース基板と
し、図９に示す回路を付加した場合の断面図を図１０に
示す。そのプロセスフローは以下の通りである。(Example 3) FIG. 10 shows a cross-sectional view when an N-type Si wafer is used as a base substrate and the circuit shown in FIG. 9 is added. The process flow is as follows.
【００３６】Ｎ形Ｓｉウエハ上に酸化膜を形成し、その
上にレジストを塗布し、これを露光し、現像して、Ｐ+
領域に相当する部分に開口を形成し、その底面の酸化膜
をエッチングし、Ｐ+ 領域を形成すべくボロンによるＰ
型イオン注入を行ない、レジストを剥離し、拡散を行な
うことによりＰ+ 領域を形成できる。An oxide film is formed on an N-type Si wafer, a resist is applied on it, and this is exposed and developed to form P +.
An opening is formed in a portion corresponding to the region, the oxide film on the bottom surface is etched, and P by boron is formed to form a P + region.
A P + region can be formed by performing type ion implantation, removing the resist, and diffusing.
【００３７】これ以降は通常のベース基板のプロセスフ
ローと同様である。この場合、図９における電源１０２
は基板裏面になる。From this point onward, the process flow is the same as that of a normal base substrate. In this case, the power source 102 in FIG.
Is the back side of the substrate.
【００３８】そして、このように、形成されたベース基
板の検査方法としては、図１(a) に相当する図２の場
合、接地４４に正電位を与えＡパッド４５に接触したプ
ローブ４７をＧＮＤ（０Ｖ）としてこれに流れる電流を
測定する。仮りにこの配線にオープン不良がある場合、
電流が流れないため不良を検出することができる。ま
た、これはＢパッド間のみに配線が形成された図１(d)
の場合も同様である。As a method of inspecting the thus formed base substrate, in the case of FIG. 2 corresponding to FIG. 1A, a positive potential is applied to the ground 44 and the probe 47 in contact with the A pad 45 is GND. The current flowing through this is measured as (0 V). If there is an open defect in this wiring,
Since no current flows, a defect can be detected. Also, this is shown in Fig. 1 (d) in which wiring was formed only between the B pads.
The same is true for.
【００３９】また、図１(b) に相当する図３の場合、接
地５５，５６に正電位を与え、Ａパッド５０に接触した
プローブ５７をＧＮＤ（０Ｖ）としてこれに流れる電流
を測定する。この場合、ダイオードがパラレルに２個入
ることになり、ダイオードのＯＮ抵抗を考慮すると、図
２のようなＡパッド−Ｂパッドが各１個の場合に比べて
電流値が増加し、ＡパッドにおいてＢパッドが複数であ
ることを検出することが可能である。また、これはＢパ
ッド間のみに配線が形成された図１(c) の場合も同様で
ある。In the case of FIG. 3 corresponding to FIG. 1B, a positive potential is applied to the grounds 55 and 56, the probe 57 in contact with the A pad 50 is set to GND (0V), and the current flowing therethrough is measured. In this case, two diodes are inserted in parallel, and considering the ON resistance of the diode, the current value increases compared to the case where there is only one A pad-B pad as shown in FIG. It is possible to detect that there are a plurality of B pads. This also applies to the case of FIG. 1C in which the wiring is formed only between the B pads.
【００４０】また、図７のようにＡパッド５９にＢパッ
ド６１が接続されるところにショート不良５８が発生し
ている場合、検査時に接地６５と６６が共に正電位が与
えられダイオード６３と６４を通してプローブ６７に電
流が流れ込み、ショート不良が発生しない場合に比して
電流が多くなることより、ショート不良についてもその
検出が可能となる。Further, as shown in FIG. 7, when a short-circuit defect 58 occurs where the B pad 61 is connected to the A pad 59, both the grounds 65 and 66 are given a positive potential at the time of inspection and the diodes 63 and 64 are provided. A current flows through the probe 67, and the current increases as compared with the case where the short circuit failure does not occur, so that the short circuit failure can be detected.
【００４１】さらに、上述のような導通検査用のダイオ
ードを搭載したベース基板を用いてマルチチップ・モジ
ュールを製品化した場合、Ａパッドはパッケージに、Ｂ
パッドはＩＣチップに接続されるが、通常、Ａ、Ｂパッ
ドにはＩＣを駆動させる電圧、つまりロジックＩＣの場
合、０Ｖ、５Ｖが与えられ、この電圧の範囲にあればダ
イオードの作用により、Ｂパッドと接地部とは電気的に
分離されるため、上記各実施例における基板検査機能
は、マルチチップ・モジュールの動作に悪影響をおよぼ
すことはない。Further, when a multi-chip module is commercialized by using the base substrate on which the above-mentioned diode for continuity inspection is mounted, the A pad is packaged and the B pad is
The pads are connected to the IC chip, but normally the A and B pads are supplied with a voltage for driving the IC, that is, 0V and 5V in the case of a logic IC. Since the pad and the ground portion are electrically separated, the board inspection function in each of the above embodiments does not adversely affect the operation of the multichip module.
【００４２】このように、上記各実施例によれば、ベー
ス基板の内側に形成された、ベース基板とＩＣ間を接続
するためのボンディングパッドに隣接して、これに一端
が接続され他端が接地または電源電位に接続された、基
板検査用のダイオードを当該ベース基板に搭載するよう
にしたので、プローブカードの針を、基板外周部に設け
られた、ベース基板２とパッケージ１間を接続するため
のボンディングパッドに当てるだけで、ベース基板の検
査が可能となり、プローブカードにベース基板とＩＣ間
を接続するためのボンディングパッドと当接する針を設
ける必要がなくなり、プローブカードを安価に構成でき
る。As described above, according to each of the above embodiments, one end is connected to the bonding pad formed inside the base substrate for connecting between the base substrate and the IC, and the other end is connected to the bonding pad. Since the board inspection diode, which is connected to the ground or the power supply potential, is mounted on the base board, the needle of the probe card is connected between the base board 2 and the package 1 provided on the outer circumference of the board. The base substrate can be inspected simply by applying the bonding pad to the probe card, and it is not necessary to provide the probe card with a needle that comes into contact with the bonding pad for connecting between the base substrate and the IC. Therefore, the probe card can be constructed at low cost.
【００４３】しかも、その針の本数が減少することか
ら、プローブカードとボンディングパッド間の接触不良
の確率を大幅に低下することが可能となる。Moreover, since the number of the needles is reduced, it is possible to significantly reduce the probability of contact failure between the probe card and the bonding pad.
【００４４】また、上記各実施例では、ベース基板の製
造工程において、導通試験用のダイオードを作り込むよ
うにしたので、検査機能の付与による基板のコストアッ
プを極力少なくすることができる。Further, in each of the above-mentioned embodiments, since the diode for the continuity test is formed in the manufacturing process of the base substrate, the cost increase of the substrate due to the addition of the inspection function can be minimized.
【００４５】なお、上記図１(d) の実施例のように、余
分な配線を行なうことなく、ベース基板とＩＣ間を接続
するためのボンディングパッド同士を接続する配線の導
通試験を行なう場合は、プローブカードにプローブカー
ドにベース基板とＩＣ間を接続するためのボンディング
パッドと当接する針のみを設ければよく、ベース基板と
パッケージ間を接続するためのボンディングパッドに当
接する針が不要となり、この場合も上記図１(a) 〜図１
(c) の実施例と同様の効果を奏する。When conducting the continuity test of the wiring connecting the bonding pads for connecting the base substrate and the IC without extra wiring as in the embodiment of FIG. 1 (d), , The probe card need only be provided with needles that come into contact with the bonding pads for connecting the base substrate and the IC to the probe card, and the needles that come into contact with the bonding pads for connecting between the base substrate and the package are unnecessary. Also in this case, FIG. 1 (a) to FIG.
The same effect as that of the example (c) is achieved.
【００４６】また、図１(b) 〜図１(d) の場合も図５の
場合と同様、ダイオードの他端を電源電位等の所定電位
に接続してもよく、上記実施例と同様の効果を奏する。
但し、この電位は上述のように、通常のロジックＩＣの
動作電圧範囲に収まっている必要がある。In the case of FIGS. 1 (b) to 1 (d), the other end of the diode may be connected to a predetermined potential such as a power supply potential as in the case of FIG. Produce an effect.
However, this potential must be within the operating voltage range of a normal logic IC as described above.
【００４７】また、上記各実施例では、導通試験用のダ
イオードをベース基板に作り込む場合についてのみ説明
したが、これを個別部品により搭載してもよいことは言
うまでもない。但し、この場合、このダイオードを搭載
するためのパッドやその配線の試験を別途行なう必要が
ある。In each of the above embodiments, only the case where the diode for the continuity test is built in the base substrate has been described, but it goes without saying that it may be mounted as an individual component. However, in this case, it is necessary to separately test the pad for mounting this diode and its wiring.
【００４８】さらに、上記各実施例では、ＩＣチップの
みをベース基板に搭載する場合についてのみ説明した
が、それ以外の電子部品を搭載する場合にも適用でき、
上記各実施例と同様の効果を奏する。Furthermore, in each of the above-described embodiments, only the case where only the IC chip is mounted on the base substrate has been described, but the present invention can also be applied when mounting other electronic components,
The same effect as that of each of the above-described embodiments is obtained.
【００４９】[0049]
【発明の効果】以上のように、この発明に係るマルチチ
ップ・モジュールのベース基板によれば、半導体集積回
路チップを搭載するベース基板に、半導体集積回路チッ
プと当該基板との接続用端子に一端が接続され、他端が
所定電位に接続されたダイオードを設けるようにしたの
で、ベース基板とパッケージとの接続用のパッドのみに
プローブを接触させることによりベース基板の検査が可
能となり、プローブカードのピン数を削減でき、安価な
プローブカードが実現可能となり、併せてプローブと検
査パッド間の接触不良の確率を低減できる効果がある。As described above, according to the base substrate of the multi-chip module of the present invention, the base substrate on which the semiconductor integrated circuit chip is mounted has one end connected to the terminal for connecting the semiconductor integrated circuit chip and the substrate. Since the diode is connected and the other end is connected to a predetermined potential, the base board can be inspected by contacting the probe only with the pad for connecting the base board and the package, and the probe card The number of pins can be reduced, an inexpensive probe card can be realized, and the probability of contact failure between the probe and the inspection pad can be reduced.
【００５０】また、この発明に係るマルチチップ・モジ
ュールのベース基板によれば、上述のダイオードをベー
ス基板に作り込むようにしたので、ベース基板の製造工
程でこのダイオードを付与でき、検査機能の付与による
コストアップを極力少なくすることができる。Further, according to the base substrate of the multi-chip module according to the present invention, since the diode described above is formed in the base substrate, the diode can be added in the manufacturing process of the base substrate, and the inspection function can be added. The cost increase due to can be minimized.
【００５１】また、この発明に係るマルチチップ・モジ
ュールのベース基板の検査方法によれば、導通検査用の
ダイオードが設けられたベース基板上に形成されるＩＣ
搭載用のパッドのみにプローブカードを当接させ、単数
もしくは複数個の上記ダイオードに流れる電流値を測定
し、当該測定値をもとにベース基板内の配線の良否を判
定するようにしたので、導通検査用のダイオードが設け
られたベース基板の検査を、プローブカードの針を基板
外周部のパッドに接触するもののみとして行なうことが
でき、ダイオードに流れる電流の測定結果により、ベー
ス基板の配線の不良の有無およびその種類を判定できる
効果がある。Further, according to the method for inspecting the base substrate of the multichip module according to the present invention, the IC formed on the base substrate provided with the diode for the continuity inspection.
Since the probe card is only brought into contact with the mounting pad and the current value flowing through the single or multiple diodes is measured, the quality of the wiring in the base substrate is determined based on the measured value. It is possible to inspect the base board provided with the diode for the continuity test only when the probe card needle is in contact with the pad on the outer periphery of the board, and the measurement result of the current flowing through the diode allows the wiring of the base board to be checked. There is an effect that it is possible to determine the presence or absence of defects and their types.
【００５２】さらに、この発明に係るマルチチップ・モ
ジュールのベース基板の検査方法によれば、導通検査用
のダイオードが設けられたベース基板上に形成されるＩ
Ｃ搭載用のパッドのみにプローブカードを当接させ、単
数もしくは複数個の上記ダイオードに流れる電流値を測
定し、当該測定値をもとにベース基板内の配線の良否を
判定するようにしたので、導通検査用のダイオードが設
けられたベース基板の検査を、プローブカードの針を基
板外周部のパッドに接触するもののみとして行なうこと
ができ、ダイオードに流れる電流の測定結果により、ベ
ース基板の配線の不良の有無およびその種類を判定でき
る効果がある。Further, according to the method of inspecting the base substrate of the multi-chip module according to the present invention, I formed on the base substrate provided with the diode for the continuity inspection.
Since the probe card is brought into contact with only the C mounting pad and the value of the current flowing through the diode or diodes is measured, the quality of the wiring in the base substrate is determined based on the measured value. It is possible to inspect the base board provided with the diode for the continuity test only with the needle of the probe card coming into contact with the pad on the outer periphery of the board, and based on the measurement result of the current flowing through the diode, the wiring of the base board There is an effect that it is possible to determine the presence or absence of defects and their types.
【図１】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の配線およびパッドの一例を示す模
式図である。FIG. 1 is a schematic view showing an example of wirings and pads of a base substrate of a multichip module according to an embodiment of the present invention.
【図２】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の検査方法における配線およびパッ
ドの一例を示す模式図である。FIG. 2 is a schematic diagram showing an example of wirings and pads in a method of inspecting a base substrate of a multichip module according to an embodiment of the present invention.
【図３】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の検査方法における配線およびパッ
ドの一例を示す模式図である。FIG. 3 is a schematic diagram showing an example of wirings and pads in a method of inspecting a base substrate of a multichip module according to an embodiment of the present invention.
【図４】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の検査方法における配線およびパッ
ドの一例を示す模式図である。FIG. 4 is a schematic view showing an example of wirings and pads in a method of inspecting a base substrate of a multichip module according to an embodiment of the present invention.
【図５】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の検査方法における配線およびパッ
ドの一例を示す模式図である。FIG. 5 is a schematic diagram showing an example of wirings and pads in a method of inspecting a base substrate of a multichip module according to an embodiment of the present invention.
【図６】この発明の他の実施例によるマルチチップ・モ
ジュールのベース基板の配線およびパッドの一例を示す
模式図である。FIG. 6 is a schematic view showing an example of wirings and pads of a base substrate of a multichip module according to another embodiment of the present invention.
【図７】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板のダイオードの構造を示す断面図で
ある。FIG. 7 is a sectional view showing a structure of a diode of a base substrate of a multichip module according to an embodiment of the present invention.
【図８】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板のダイオードの構造を示す断面図で
ある。FIG. 8 is a sectional view showing a structure of a diode on a base substrate of a multichip module according to an embodiment of the present invention.
【図９】この発明のさらに他の実施例によるマルチチッ
プ・モジュールのベース基板の配線およびパッドの一例
を示す模式図である。FIG. 9 is a schematic view showing an example of wirings and pads of a base substrate of a multichip module according to still another embodiment of the present invention.
【図１０】この発明の一実施例によるマルチチップ・モ
ジュールのベース基板のダイオードの構造を示す断面図
である。FIG. 10 is a sectional view showing a structure of a diode of a base substrate of a multichip module according to an embodiment of the present invention.
【図１１】マルチチップ・モジュールの一般的な構成を
示す断面図である。FIG. 11 is a cross-sectional view showing a general configuration of a multichip module.
【図１２】マルチチップ・モジュールのベース基板の一
般的な配線やパッドのパターン例を示す平面図である。FIG. 12 is a plan view showing an example of general wiring and pad patterns on a base substrate of a multichip module.
【図１３】マルチチップ・モジュールのベース基板の一
般的な配線構造を示す断面図である。FIG. 13 is a cross-sectional view showing a general wiring structure of a base substrate of a multichip module.
【図１４】マルチチップ・モジュールのベース基板の従
来の検査方法を示す模式図である。FIG. 14 is a schematic diagram showing a conventional inspection method for a base substrate of a multichip module.
１９，２３，３６ パッド ２０，２４，２５，３０，３１，３７，３８ パッド ２１，２６，２７，３２，３３，３７，３８ ダイオー
ド ２２，２８，２９，３４，３５，４０ 接地19, 23, 36 pad 20, 24, 25, 30, 31, 37, 38 pad 21, 26, 27, 32, 33, 37, 38 diode 22, 28, 29, 34, 35, 40 ground
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年５月２１日[Submission date] May 21, 1993
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】発明の名称[Name of item to be amended] Title of invention
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【発明の名称】 半導体装置およびその検査方法Title: Semiconductor device and inspection method thereof
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【特許請求の範囲】[Claims]
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００１[Correction target item name] 0001
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００１】[0001]
【産業上の利用分野】この発明は、マルチチップ・モジ
ュール（Multichip Module：ＭＣＭ）と呼ばれる半導体
装置において、ＩＣを搭載する配線基板（以下、ベース
基板と称す）であるところの半導体装置の改良に関し、
特に、その検査の簡略化を達成できるようにしたもの、
およびその検査方法に関するものである。FIELD OF THE INVENTION This invention relates to a multi-chip module: In have you in the semiconductor device called a (Multichip Module MCM), wiring substrate for mounting the IC (hereinafter, the base substrate hereinafter) is a semiconductor device where a Regarding improvement,
In particular, the one that can achieve the simplification of the inspection,
And the inspection method thereof.
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１５[Name of item to be corrected] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１５】[0015]
【課題を解決するための手段】この発明に係る半導体装
置は、ベース基板上に形成されるＩＣ搭載用のパッドと
所定電位との間に接続されるダイオードを設けるように
したものである。A semiconductor device according to the present invention.
The device is such that a diode connected between a pad for mounting an IC formed on the base substrate and a predetermined potential is provided.
【手続補正６】[Procedure correction 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１６[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１６】また、この発明に係る半導体装置は、上記
ダイオードを当該ベース基板に作り込むようにしたもの
である。The semiconductor device according to the present invention is such that the above-mentioned diode is built in the base substrate.
【手続補正７】[Procedure Amendment 7]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１７[Correction target item name] 0017
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１７】また、この発明に係る半導体装置の検査方
法によれば、導通検査用のダイオードが設けられたベー
ス基板上に形成されるＩＣ搭載用のパッドのみにプロー
ブカードを当接させ、単数もしくは複数個の上記ダイオ
ードに流れる電流値を測定し、当該測定値をもとにベー
ス基板内の配線の良否を決定するようにしたものであ
る。Further, according to the semiconductor device inspection method of the present invention, the probe card is brought into contact with only the IC mounting pad formed on the base substrate provided with the diode for the continuity test, and the single or The current values flowing through the plurality of diodes are measured, and the quality of the wiring in the base substrate is determined based on the measured values.
【手続補正８】[Procedure Amendment 8]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１８[Correction target item name] 0018
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１８】さらにこの発明に係る半導体装置の検査方
法によれば、導通検査用のダイオードが作り込まれたベ
ース基板上に形成されるＩＣ搭載用のパッドのみにプロ
ーブカードを当接させ、単数もしくは複数個の上記ダイ
オードに流れる電流値を測定し、当該測定値をもとにベ
ース基板内の配線の良否を決定するようにしたものであ
る。Further, according to the semiconductor device inspection method of the present invention, the probe card is brought into contact with only the IC mounting pad formed on the base substrate on which the diode for the continuity inspection is formed, and the probe card is singular or The current values flowing through the plurality of diodes are measured, and the quality of the wiring in the base substrate is determined based on the measured values.
【手続補正９】[Procedure Amendment 9]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２３[Name of item to be corrected] 0023
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２３】[0023]
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体装置であ
るところのマルチチップ・モジュールのベース基板にお
けるパッドと配線の様子を模式的に示したものである。
図１(a) において、１９はベース基板の外周部に形成さ
れた、ベース基板２とパッケージ１間を接続するための
ボンディングパッド（Ａパッド）、２０はベース基板の
内側に形成された、ベース基板２とＩＣ３間を接続する
ためのボンディングパッド（Ｂパッド）、２１はこのＢ
パッド２０に隣接してこれに接続されるようにベース基
板２に作り込まれたダイオードであり、他端は接地２２
されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a semiconductor device according to an embodiment of the present invention.
2 schematically shows the state of pads and wiring on the base substrate of the multichip module.
In FIG. 1 (a), 19 is a bonding pad (A pad) formed on the outer peripheral portion of the base substrate for connecting between the base substrate 2 and the package 1, and 20 is a base formed inside the base substrate. Bonding pad (B pad) 21 for connecting between the substrate 2 and the IC 3 is this B
It is a diode built in the base substrate 2 so as to be adjacent to and connected to the pad 20, and the other end is a ground 22.
Has been done.
【手続補正１０】[Procedure Amendment 10]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００４９[Correction target item name] 0049
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００４９】[0049]
【発明の効果】以上のように、この発明に係る半導体装
置によれば、半導体集積回路チップを搭載するベース基
板に、半導体集積回路チップと当該基板との接続用端子
に一端が接続され、他端が所定電位に接続されたダイオ
ードを設けるようにしたので、ベース基板とパッケージ
との接続用のパッドのみにプローブを接触させることに
よりベース基板の検査が可能となり、プローブカードの
ピン数を削減でき、安価なプローブカードが実現可能と
なり、併せてプローブと検査パッド間の接触不良の確率
を低減できる効果がある。As described above, the semiconductor device according to the present invention is used.
According to the above arrangement , since the base substrate on which the semiconductor integrated circuit chip is mounted is provided with the diode whose one end is connected to the connection terminal between the semiconductor integrated circuit chip and the substrate, and the other end is connected to the predetermined potential. , The base board can be inspected by contacting the probe only with the pads for connecting the base board and the package, the number of pins of the probe card can be reduced, and an inexpensive probe card can be realized. This has the effect of reducing the probability of poor contact between pads.
【手続補正１１】[Procedure Amendment 11]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００５０[Correction target item name] 0050
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００５０】また、この発明に係る半導体装置によれ
ば、上述のダイオードをベース基板に作り込むようにし
たので、ベース基板の製造工程でこのダイオードを付与
でき、検査機能の付与によるコストアップを極力少なく
することができる。Further, according to the semiconductor device of the present invention, since the diode described above is formed in the base substrate, the diode can be added in the manufacturing process of the base substrate, and the cost increase due to the addition of the inspection function is minimized. Can be reduced.
【手続補正１２】[Procedure Amendment 12]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００５１[Correction target item name] 0051
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００５１】また、この発明に係る半導体装置の検査方
法によれば、導通検査用のダイオードが設けられたベー
ス基板上に形成されるＩＣ搭載用のパッドのみにプロー
ブカードを当接させ、単数もしくは複数個の上記ダイオ
ードに流れる電流値を測定し、当該測定値をもとにベー
ス基板内の配線の良否を判定するようにしたので、導通
検査用のダイオードが設けられたベース基板の検査を、
プローブカードの針を基板外周部のパッドに接触するも
ののみとして行なうことができ、ダイオードに流れる電
流の測定結果により、ベース基板の配線の不良の有無お
よびその種類を判定できる効果がある。Further, according to the semiconductor device inspection method of the present invention, the probe card is brought into contact with only the IC mounting pad formed on the base substrate provided with the diode for the continuity inspection, and the single or Since the current value flowing through the plurality of diodes is measured and the quality of the wiring in the base substrate is determined based on the measured value, the inspection of the base substrate provided with the diode for the continuity inspection is performed.
It is possible to use only the probe card needle that comes into contact with the pad on the outer peripheral portion of the substrate, and it is possible to determine the presence or absence of a defect in the wiring of the base substrate and the type thereof by the measurement result of the current flowing through the diode.
【手続補正１３】[Procedure Amendment 13]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００５２[Correction target item name] 0052
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００５２】さらに、この発明に係る半導体装置の検査
方法によれば、導通検査用のダイオードが設けられたベ
ース基板上に形成されるＩＣ搭載用のパッドのみにプロ
ーブカードを当接させ、単数もしくは複数個の上記ダイ
オードに流れる電流値を測定し、当該測定値をもとにベ
ース基板内の配線の良否を判定するようにしたので、導
通検査用のダイオードが設けられたベース基板の検査
を、プローブカードの針を基板外周部のパッドに接触す
るもののみとして行なうことができ、ダイオードに流れ
る電流の測定結果により、ベース基板の配線の不良の有
無およびその種類を判定できる効果がある。Furthermore, according to the semiconductor device inspection method of the present invention, the probe card is brought into contact with only the IC mounting pad formed on the base substrate on which the diode for the continuity inspection is provided, and a single or Since the current value flowing through the plurality of diodes is measured and the quality of the wiring in the base substrate is determined based on the measured value, the inspection of the base substrate provided with the diode for the continuity inspection is performed. It is possible to use only the probe card needle that comes into contact with the pad on the outer peripheral portion of the substrate, and it is possible to determine the presence or absence of a defect in the wiring of the base substrate and the type thereof by the measurement result of the current flowing through the diode.
【手続補正１４】[Procedure Amendment 14]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図面の簡単な説明】[Brief description of drawings]
【図１】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の配線お
よびパッドの一例を示す模式図である。FIG. 1 shows a semiconductor device according to an embodiment of the present invention.
It is a schematic diagram which shows an example of the wiring and pad of the base substrate of the multi-chip module of a roller .
【図２】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の検査方
法における配線およびパッドの一例を示す模式図であ
る。FIG. 2 shows a semiconductor device according to an embodiment of the present invention.
It is a schematic diagram which shows an example of wiring and a pad in the inspection method of the base substrate of the multi-chip module of a roller .
【図３】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の検査方
法における配線およびパッドの一例を示す模式図であ
る。FIG. 3 shows a semiconductor device according to an embodiment of the present invention.
It is a schematic diagram which shows an example of wiring and a pad in the inspection method of the base substrate of the multi-chip module of a roller .
【図４】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の検査方
法における配線およびパッドの一例を示す模式図であ
る。FIG. 4 shows a semiconductor device according to an embodiment of the present invention.
It is a schematic diagram which shows an example of wiring and a pad in the inspection method of the base substrate of the multi-chip module of a roller .
【図５】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の検査方
法における配線およびパッドの一例を示す模式図であ
る。FIG. 5 shows a semiconductor device according to an embodiment of the present invention.
It is a schematic diagram which shows an example of wiring and a pad in the inspection method of the base substrate of the multi-chip module of a roller .
【図６】この発明の他の実施例による半導体装置である
ところのマルチチップ・モジュールのベース基板の配線
およびパッドの一例を示す模式図である。FIG. 6 is a semiconductor device according to another embodiment of the present invention.
It is a schematic diagram which shows an example of the wiring and pad of the base substrate of the multichip module.
【図７】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板のダイオ
ードの構造を示す断面図である。FIG. 7 shows a semiconductor device according to an embodiment of the present invention.
It is sectional drawing which shows the structure of the diode of the base substrate of the multi-chip module of a roller .
【図８】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板のダイオ
ードの構造を示す断面図である。FIG. 8 shows a semiconductor device according to an embodiment of the present invention.
It is sectional drawing which shows the structure of the diode of the base substrate of the multi-chip module of a roller .
【図９】この発明のさらに他の実施例による半導体装置
であるところのマルチチップ・モジュールのベース基板
の配線およびパッドの一例を示す模式図である。FIG. 9 is a semiconductor device according to still another embodiment of the present invention.
It is a schematic diagram showing an example of a multi-chip module base substrate wiring and pad where it is.
【図１０】この発明の一実施例による半導体装置である
ところのマルチチップ・モジュールのベース基板のダイ
オードの構造を示す断面図である。FIG. 10 is a semiconductor device according to an embodiment of the present invention.
It is a sectional view showing a structure of a base substrate of the diode of the multi-chip module where.
【図１１】マルチチップ・モジュールの一般的な構成を
示す断面図である。FIG. 11 is a cross-sectional view showing a general configuration of a multichip module.
【図１２】マルチチップ・モジュールのベース基板の一
般的な配線やパッドのパターン例を示す平面図である。FIG. 12 is a plan view showing an example of general wiring and pad patterns on a base substrate of a multichip module.
【図１３】マルチチップ・モジュールのベース基板の一
般的な配線構造を示す断面図である。FIG. 13 is a cross-sectional view showing a general wiring structure of a base substrate of a multichip module.
【図１４】マルチチップ・モジュールのベース基板の従
来の検査方法を示す模式図である。FIG. 14 is a schematic diagram showing a conventional inspection method for a base substrate of a multichip module.
【符号の説明】 １９，２３，３６ パッド ２０，２４，２５，３０，３１，３７，３８ パッド ２１，２６，２７，３２，３３，３７，３８ ダイオー
ド ２２，２８，２９，３４，３５，４０ 接地 ─────────────────────────────────────────────────────
[Explanation of Codes] 19, 23, 36 Pads 20, 24, 25, 30, 31, 37, 38 Pads 21, 26, 27, 32, 33, 37, 38 Diodes 22, 28, 29, 34, 35, 40 Ground ────────────────────────────────────────────────── ────
【手続補正書】[Procedure amendment]
【提出日】平成５年６月３０日[Submission date] June 30, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【特許請求の範囲】[Claims]
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 23/12
Claims (4)
導体集積回路チップ（以下、ＩＣチップと称す）を同一
パッケージ内に搭載してなるマルチチップ・モジュール
の、ＩＣチップを搭載するベース基板において、 上記ベース基板に、ＩＣチップと当該基板との接続用の
端子に一端が接続され、他端が所定電位に接続されたダ
イオードを設けてなることを特徴とするマルチチップ・
モジュールのベース基板。1. A base substrate on which an IC chip is mounted in a multi-chip module in which a plurality of semiconductor integrated circuit chips (hereinafter referred to as IC chips) that are not encapsulated in a package are mounted in the same package. A multichip characterized in that a base substrate is provided with a diode whose one end is connected to a terminal for connecting the IC chip and the substrate and the other end is connected to a predetermined potential.
Module base board.
体集積回路チップ（以下、ＩＣチップと称す）を同一パ
ッケージ内に搭載してなるマルチチップ・モジュール
の、ＩＣチップを搭載するベース基板において、 上記ベース基板に、ＩＣチップと当該基板との接続用の
端子に一端が接続され、他端が所定電位に接続されたダ
イオードを基板内に作り込んでなることを特徴とするマ
ルチチップ・モジュールのベース基板。2. A base substrate on which an IC chip is mounted in a multi-chip module in which a plurality of semiconductor integrated circuit chips (hereinafter referred to as IC chips) that are not enclosed in a package are mounted in the same package. A base of a multi-chip module, characterized in that a diode, one end of which is connected to a terminal for connecting the IC chip and the substrate and the other end of which is connected to a predetermined potential, is formed in the substrate on the base substrate. substrate.
体集積回路チップ（以下、ＩＣチップと称す）を同一パ
ッケージ内に搭載し、ＩＣチップと当該基板との接続用
の端子に一端が接続され、他端が所定電位に接続された
ダイオードを設けてなるマルチチップ・モジュールの、
ＩＣチップを搭載するベース基板の検査方法において、 上記ベース基板のＩＣチップと当該基板との接続用の端
子のみにプローブカードを当接させ、 単数もしくは複数個の上記ダイオードに流れる電流値を
測定し、 当該測定値をもとにベース基板内の配線の良否を決定す
るようにしたことを特徴とするマルチチップ・モジュー
ルのベース基板の検査方法。3. A plurality of semiconductor integrated circuit chips (hereinafter referred to as IC chips) which are not encapsulated in a package are mounted in the same package, one end of which is connected to a terminal for connecting the IC chip and the substrate, Of a multi-chip module having a diode whose other end is connected to a predetermined potential,
In a method of inspecting a base board on which an IC chip is mounted, a probe card is brought into contact only with a terminal for connecting the IC chip of the base board and the board, and a current value flowing in one or more diodes is measured. A method of inspecting a base substrate of a multi-chip module, characterized in that the quality of wiring in the base substrate is determined based on the measured value.
体集積回路チップ（以下、ＩＣチッ５と称す）を同一パ
ッケージ内に搭載し、ＩＣチップと当該基板との接続用
の端子に一端が接続され、他端が所定電位に接続された
ダイオードを作り込んでなるマルチチップ・モジュール
の、ＩＣチップを搭載するベース基板の検査方法におい
て、 上記ベース基板のＩＣチップと当該基板との接続用の端
子のみにプローブカードを当接させ、 単数もしくは複数個の上記ダイオードに流れる電流値を
測定し、 当該測定値をもとにベース基板内の配線の良否を決定す
るようにしたことを特徴とするマルチチップ・モジュー
ルのベース基板の検査方法。4. A plurality of semiconductor integrated circuit chips (hereinafter referred to as IC chips 5) which are not enclosed in a package are mounted in the same package, and one end is connected to a terminal for connecting the IC chip and the substrate. In a method of inspecting a base substrate on which an IC chip is mounted in a multi-chip module having a diode whose other end is connected to a predetermined potential, only a terminal for connecting the IC chip of the base substrate and the substrate A multi-chip characterized in that a probe card is brought into contact with the above, the current value flowing in one or more of the above diodes is measured, and the quality of the wiring in the base board is determined based on the measured value. -Inspection method of the module base board.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4125644A JPH0643219A (en) | 1992-04-16 | 1992-04-16 | Semiconductor device and its inspecting method |
| US08/013,845 US5565767A (en) | 1992-04-16 | 1993-02-05 | Base substrate of multichip module and method for inspecting the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4125644A JPH0643219A (en) | 1992-04-16 | 1992-04-16 | Semiconductor device and its inspecting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0643219A true JPH0643219A (en) | 1994-02-18 |
Family
ID=14915128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4125644A Pending JPH0643219A (en) | 1992-04-16 | 1992-04-16 | Semiconductor device and its inspecting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0643219A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001165987A (en) * | 1999-12-10 | 2001-06-22 | Shinko Electric Ind Co Ltd | Method for detecting disconnection of internal wiring of semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03187236A (en) * | 1989-12-07 | 1991-08-15 | Texas Instr Inc <Ti> | Test circuit which checks passive substrate for incorporating integrated circuit |
-
1992
- 1992-04-16 JP JP4125644A patent/JPH0643219A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03187236A (en) * | 1989-12-07 | 1991-08-15 | Texas Instr Inc <Ti> | Test circuit which checks passive substrate for incorporating integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001165987A (en) * | 1999-12-10 | 2001-06-22 | Shinko Electric Ind Co Ltd | Method for detecting disconnection of internal wiring of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100249537B1 (en) | Semiconductor device and method for manufacture of the same | |
| KR100385225B1 (en) | Flip chip type semiconductor device having probing pads and bump pads and fabrication method thereof | |
| US6429675B2 (en) | Structure and method for probing wiring bond pads | |
| JPH11265916A (en) | Structure for semiconductor wafer and producing method for semiconductor chip | |
| JPH10111315A (en) | Probe card and testing device using the same | |
| US5565767A (en) | Base substrate of multichip module and method for inspecting the same | |
| JPH02211648A (en) | Semiconductor device | |
| WO1999054932A1 (en) | Leadless array package | |
| US20030034489A1 (en) | Apparatus and method for a production testline to monitor CMOS SRAMs | |
| JP2018166171A (en) | Method of manufacturing semiconductor device, semiconductor device and inspection equipment for semiconductor device | |
| US6278128B1 (en) | Semiconductor device having external connection terminals formed in two-dimensional area | |
| KR100687687B1 (en) | Multichip module packaging method | |
| JPH0643219A (en) | Semiconductor device and its inspecting method | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JP3495835B2 (en) | Semiconductor integrated circuit device and inspection method thereof | |
| JPH05343489A (en) | Semiconductor device | |
| JP2003287559A (en) | Manufacturing method of semiconductor device | |
| KR100396344B1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP2657315B2 (en) | Probe card | |
| JP3474669B2 (en) | Semiconductor device inspection method and probe card | |
| JP2001135778A (en) | Semiconductor device | |
| KR0151827B1 (en) | Known good die manufacture using lead frame | |
| KR0151836B1 (en) | Wafer level burn-in and its method | |
| KR100576654B1 (en) | Wafer level chip scale type semiconductor package | |
| KR0169819B1 (en) | Apparatus for fabricating known good die |